JPH0229655A - Resist pattern forming method - Google Patents
Resist pattern forming methodInfo
- Publication number
- JPH0229655A JPH0229655A JP18107288A JP18107288A JPH0229655A JP H0229655 A JPH0229655 A JP H0229655A JP 18107288 A JP18107288 A JP 18107288A JP 18107288 A JP18107288 A JP 18107288A JP H0229655 A JPH0229655 A JP H0229655A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- pattern
- patterns
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
本発明は、多層レジスト法によるレジストパターン形成
法に関し、
基板段差の影響を受けることがなく、且つパターン間の
寸法が微小な場合にも精度よ(パターンが形成されるレ
ジストパターン形成法を提供することを目的とし、
基板表面に第1のレジストを表面が平坦になるように塗
布し、その上に第2のレジスト層を選択的に塗布した後
、樹脂層を塗布して全画工・2チングすることにより第
2のレジストのパターン間を前記樹脂層で埋め、さらに
該樹脂層をマスクとするRIHによって前記第1の樹脂
層をパターニングする工程を包含して構成される。[Detailed Description of the Invention] [Summary] The present invention relates to a resist pattern forming method using a multilayer resist method, which is unaffected by substrate level differences, and which improves accuracy even when the dimensions between patterns are minute (pattern pattern formation method). The purpose of the present invention is to provide a resist pattern forming method in which a first resist layer is applied to a substrate surface so that the surface is flat, and a second resist layer is selectively applied thereon. Includes a step of applying a resin layer and performing full painting/double-etching to fill in the gaps between the patterns of the second resist with the resin layer, and further patterning the first resin layer by RIH using the resin layer as a mask. It is composed of
本発明はレジストパターンの形成法に関わり、特に多層
レジスト法による微細パターンの形成に関わるものであ
る。The present invention relates to a method for forming a resist pattern, and particularly to the formation of a fine pattern by a multilayer resist method.
半導体集積回路では、その高密化に伴ってパターンの微
細化が進み、線幅と線間隔(line andSpaC
el以下L/Sと略記)がし、5μm或いはそれ以下の
パターンを形成するりソグラフィ技術が要求されている
が、一方では配線構造の多層化などのため基板表面の凹
凸が著しく大となり、フォトレジストの微細なパターニ
ングを困難なものにしている。In semiconductor integrated circuits, patterns become finer as the density increases, and line width and line spacing (line and spacing) increase.
el (abbreviated as L/S below), and lithography technology is required to form patterns of 5 μm or smaller, but on the other hand, the unevenness of the substrate surface has become extremely large due to multilayer wiring structures, etc. This makes fine patterning of resist difficult.
即ち、凹凸のある表面に塗布したレジスト層は必然的に
厚さが大となるが、転写像の分解能を高めるには光学系
の開口数を大にすることが必要であり、開口数が大にな
ると焦点深度が浅くなることから、厚いレジスト層の深
さ方向に均一に感光させることが出来なくなる。そのた
め、これを現像処理したレジストパターンは寸法精度が
低いものになる。In other words, a resist layer coated on an uneven surface will inevitably have a large thickness, but in order to increase the resolution of the transferred image, it is necessary to increase the numerical aperture of the optical system, and it is necessary to increase the numerical aperture of the optical system. In this case, the depth of focus becomes shallow, making it impossible to expose the thick resist layer uniformly in the depth direction. Therefore, a resist pattern obtained by developing this resist pattern has low dimensional accuracy.
かかる状況に対処する方法として多層レジスト法と呼ば
れる処理法が開発されている。その工程は第2図に示す
ようなものであって、以下該図面に従って、従来技術で
ある多層レジスト法の工程の一例を説明する。A processing method called a multilayer resist method has been developed as a method to deal with this situation. The process is as shown in FIG. 2, and an example of the process of the conventional multilayer resist method will be described below with reference to the drawing.
先ず同図fatが参照される。基板1の表面に例えば多
結晶St(ポリSt)層2が部分的に形成され、PSG
層3で被覆された構造で、下層レジスト4を段差が解消
する程度に厚く塗布して、表面を平坦にする。この下層
レジストは炭素系の高分子化合物である。First, fat in the figure is referred to. For example, a polycrystalline St (polySt) layer 2 is partially formed on the surface of the substrate 1, and the PSG
With the structure covered with layer 3, lower layer resist 4 is applied thickly enough to eliminate the step difference, and the surface is made flat. This lower layer resist is a carbon-based polymer compound.
その上に中間層7としてSto、或いはシリコーン樹脂
層塗布し、更にその上に上層レジスト5を塗布して、先
ず上層レジストだけをパターニングする。上層レジスト
は下層レジストと同様炭素系の高分子化合物であり、感
光性を持たせてリソグラフィによるパターニングを可能
にしたものである。A Sto or silicone resin layer is applied thereon as an intermediate layer 7, and an upper resist 5 is further applied thereon, and only the upper resist is patterned first. The upper resist layer, like the lower resist layer, is a carbon-based polymer compound and has photosensitivity to enable patterning by lithography.
続いて、同図(blに示す如く、上層レジストのパター
ンをマスクにして中間層を選択エツチングする。処理法
は弗素系プラズマを用いる反応性イオンエツチング(R
I E)で、中間層である珪素系の材料が専らエツチン
グされる。Next, as shown in the same figure (bl), the intermediate layer is selectively etched using the pattern of the upper resist as a mask.The processing method is reactive ion etching (R) using fluorine-based plasma.
In IE), the silicon-based material which is the intermediate layer is etched exclusively.
以上の処理で形成された中間層のパターンをマスクとし
て、下層レジストを選択的にエツチングすることにより
、同図(C)の如く下層レジストのパターンが形成され
る。処理法は酸素プラズマを用いるRIEで、炭素系で
ある下層レジストが専らエツチングされるが、RWEの
特徴である異方性の故に、厚い下層レジストもエツチン
グマスクと一致した形状にパターニングされる。Using the intermediate layer pattern formed by the above process as a mask, the lower resist layer is selectively etched to form a lower resist pattern as shown in FIG. 3(C). The processing method is RIE using oxygen plasma, and the carbon-based lower resist layer is etched exclusively, but because of the anisotropy characteristic of RWE, the thick lower resist layer is also patterned into a shape that matches the etching mask.
多層レジスト法では上に説明したように、比較的薄い上
層レジストに精密に形成されたパターンが順次受は継が
れて行(ので、比較的厚い下層レジストにもマスクパタ
ーンに一致したパターンを形成することが出来るのであ
る。As explained above, in the multilayer resist method, a pattern precisely formed on a relatively thin upper resist layer is successively inherited (therefore, a pattern matching the mask pattern is also formed on a relatively thick lower resist layer). It is possible.
フォトレジストのパターニングに於いて一層に、ポジ型
、ネガ型を問わず、フォトマスクに設定されたパターン
よりも、レジストパターンの方が細(なる傾向がある。In photoresist patterning, whether positive or negative, the resist pattern tends to be thinner than the pattern set on the photomask.
これは一つには、パターン密度が高い領域ではパターン
間の狭い部分のレジストは除去され難いという事情があ
るためであり、そのような条件の下でも確実にレジスト
を抜こうとすると、残すべきレジストも一部分が失われ
ることになる。One reason for this is that in areas with high pattern density, it is difficult to remove the resist in narrow areas between patterns, and even under such conditions, if you try to remove the resist reliably, it is difficult to remove the resist in the narrow areas between the patterns. A portion of the resist will also be lost.
また、そのような事情を別にしても、レジストを除去す
べき領域にレジストを残してはいけないという考えの下
に露光/現像処理が行われれば、同じようにレジストパ
ターンの細化を招(ことになる、更に異方性が特徴であ
るRIEによる下層レジストのパターニングでも、選択
的にエツチングされる領域は、マスクによって定められ
る領域よりも拡大する傾向があるので、パターンの細化
は一層著しくなる。In addition, even apart from such circumstances, if exposure/development processing is performed with the idea that no resist should be left in the area where resist should be removed, the resist pattern will become thinner ( Furthermore, even when patterning the underlying resist by RIE, which is characterized by anisotropy, the selectively etched area tends to be larger than the area defined by the mask, so the thinning of the pattern is even more significant. Become.
従ってL/Sが0.5μmのパターンを実現するために
は、マスクパターンを予め修正して、その線幅を例えば
0.6μm1線間隔を0.4μmとしておくことが必要
であるが、線間隔が超紫外光のg線(λ”436 nm
)の波長と同程度になるので、超紫外光によるリソグラ
フィが極めて困難になる。Therefore, in order to realize a pattern with an L/S of 0.5 μm, it is necessary to modify the mask pattern in advance to set the line width to 0.6 μm and the line spacing to 0.4 μm. is the super-ultraviolet g-line (λ”436 nm
), making lithography using ultra-ultraviolet light extremely difficult.
本発明の目的は微細パターンのりソグラフィに於いて、
下層レジストに形成されるパターンの幅を所定値より狭
めることなく、確実にパターン間のレジストが除去され
る多層レジスト方式のレジストパターン形成法を提供す
ることであり、L/Sが0.5μmのレジストパターン
を従来技術と同程度の容易さで形成する方法を提供する
ことである。The purpose of the present invention is to provide fine pattern lamination lithography,
It is an object of the present invention to provide a resist pattern forming method using a multilayer resist method in which the resist between patterns can be reliably removed without narrowing the width of the pattern formed on the lower resist layer below a predetermined value, and the L/S is 0.5 μm. It is an object of the present invention to provide a method for forming a resist pattern with the same ease as in the prior art.
上記目的を達成するため、本発明の典型的な実施例では
次のような処理が行われる。In order to achieve the above object, a typical embodiment of the present invention performs the following processing.
先ず、基板表面に下層レジストを、表面が平坦になる程
度の厚さに塗布し、これを熱処理して上層レジストと混
合しないようにして上層レジストを比較的薄く塗布する
。更に上層レジストをリソグラフィによりパターニング
する。First, a lower resist layer is applied to the surface of the substrate to a thickness that makes the surface flat, and this is heat-treated to prevent it from mixing with the upper resist layer, and an upper layer resist is applied relatively thinly. Furthermore, the upper resist layer is patterned by lithography.
その上に、例えばSOGであるSin、層を、前記パタ
ーンの間に厚く堆積するように塗布し、弗素系のRIE
を全面に施してレジストパターン上のSin1層を除去
し、続いて酸素系のRIEにより、前記パターン間に残
ったSiO□層をマスクとして、上層レジスト及び下層
レジストをエツチングする。On top of that, a layer of Sin, which is SOG, for example, is applied so as to be thickly deposited between the patterns, and then fluorine-based RIE is applied.
is applied to the entire surface to remove the Sin1 layer on the resist pattern, and then the upper resist layer and the lower resist layer are etched by oxygen-based RIE using the SiO□ layer remaining between the patterns as a mask.
以上の処理により、上層レジストのパターンを反転した
パターンが下層レジストに形成される。Through the above process, a pattern that is an inversion of the pattern of the upper resist is formed in the lower resist.
上記処理の中、SOGを塗布して全面エツチングする処
理により、上層レジストのパターンの間を補填するよう
に300層が残されるが、この処理は300層のパター
ニングに相当する処理であって、上層レジストのパター
ンをネガティブに形成しておけば、300層のパターン
は反転されてポジティブに形成される。In the above process, by applying SOG and etching the entire surface, 300 layers are left to fill in the gaps between the patterns of the upper resist. This process is equivalent to patterning 300 layers, and If the resist pattern is formed negative, the pattern of 300 layers is reversed and formed positive.
Singが主成分であるSOGとノボラック等のレジス
トとは被エツチング速度を異ならせてドライエツチング
を施すことが容易なので、300層のパターンをマスク
にして下層レジストをパターニングすることが出来る。Since it is easy to dry-etch resists such as SOG and novolak, which have Sing as their main component, by changing the etching speed, the lower resist layer can be patterned using the 300-layer pattern as a mask.
300層パターンの線間隔は上層レジストのパターンで
は線幅に相当するので、300層パターンで線間隔を狭
めることは上層レジストのパターンでは線幅を狭めるこ
とであり、即ち線間隔が広くなることであって、フォト
リソグラフィによるレジストパターン形成の障害が軽減
されるので、従来の多層レジスト法に比較して、より微
細なパターンの形成が可能となる。The line spacing in the 300-layer pattern corresponds to the line width in the upper resist pattern, so narrowing the line spacing in the 300-layer pattern means narrowing the line width in the upper resist pattern, that is, increasing the line spacing. As a result, obstacles to resist pattern formation by photolithography are reduced, making it possible to form finer patterns compared to conventional multilayer resist methods.
第1図は本発明実施例の工程を示す断面模式図である。 FIG. 1 is a schematic cross-sectional view showing the steps of an embodiment of the present invention.
以下該図面を参照しながら実施例の工程を説明する。The steps of the embodiment will be described below with reference to the drawings.
同図18)に示す如く、例えばポリSi層2である凸部
を持ち、P S Gl! 3によって被覆された基板1
の全面に下層レジスト4をスピンコードで塗布する。実
施例の工程の目的はこのPSG層を選択エツチングする
ためのマスクとなるパターンを下層レジスト層に形成す
ることである。As shown in FIG. 18), the P S Gl! Substrate 1 coated with 3
A lower resist 4 is applied over the entire surface using a spin code. The purpose of the process in this embodiment is to form a pattern in the lower resist layer that will serve as a mask for selectively etching this PSG layer.
下層レジストとしては例えばBCR(商品名東京応化型
)が適している・が、塗布後の表面が平坦になり易く、
PSG層をRIB処理する際にマスクとして機能する材
料であれば使用可能である。For example, BCR (trade name: Tokyo Ohka Type) is suitable as the lower layer resist, but the surface tends to become flat after application.
Any material can be used as long as it functions as a mask when performing RIB processing on the PSG layer.
表面の凹凸が解消する程度に下層レジストを塗布すると
、その厚さは2〜3μmになる。なお、下層レジストの
感光特性は特に問題にする必要はないが、感光基はベー
キングの際に破壊され、ピンホールを生じる原因にもな
るので、感光性は持たない方がよい。When the lower layer resist is applied to such an extent that the surface irregularities are eliminated, the thickness will be 2 to 3 μm. Note that the photosensitive properties of the lower resist layer do not need to be a particular problem, but the photosensitive groups are destroyed during baking and may cause pinholes, so it is better not to have photosensitivity.
これを250〜300℃で熱処理した後、上層レジスト
5を塗布してパターニングする。上層レジストは通常の
フォトリソグラフィと同様ノボラック系のポジ型レジス
トが用いられるが、下層レジストは熱処理されているの
で両者は混合せず、また化学的な影響を及ぼすこともな
い。上層レジストの厚さは、リソグラフィの精度からは
薄い方が良いが、後述するように300層の厚さを決定
するものでもあるから、0.2〜1.0μm程度である
。After heat-treating this at 250 to 300° C., an upper resist 5 is applied and patterned. As in the case of ordinary photolithography, a novolac positive type resist is used as the upper layer resist, but since the lower layer resist is heat-treated, the two do not mix and there is no chemical influence. The thickness of the upper resist layer is preferably about 0.2 to 1.0 μm, although it is better to be thinner from the viewpoint of lithography accuracy, since it also determines the thickness of 300 layers as described later.
この状態が第1図(blに示されている。This state is shown in FIG. 1 (bl).
上層レジストに形成されるパターンは、既に述べたよう
に、下層レジストに形成すべきパターンを反転したネガ
ティブのものである。As already mentioned, the pattern formed on the upper resist layer is a negative pattern that is the inverse of the pattern to be formed on the lower resist layer.
次いで300層6をスピンコードにより塗布する。SO
Gとしては例えばOCD Type−7(商品名。300 layers 6 are then applied by means of a spin cord. S.O.
Examples of G include OCD Type-7 (trade name).
東京応化型)が適当であるが、シリコーン樹脂のように
、ドライエツチングに於ける被エツチング速度が炭素系
のレジストと異なる流動性材料が使用可能である。但し
その流動特性は、同図(C1に示されるように、上層レ
ジストのパターンの間に溜まるようなものであることが
望ましく、段差部の隅だけに残るようなものは不適当で
ある。Tokyo Ohka type) is suitable, but it is also possible to use a fluid material such as silicone resin, which has a different etching speed in dry etching than carbon-based resist. However, as shown in Figure C1, it is desirable that the flow characteristics be such that it accumulates between the patterns of the upper resist, and it is unsuitable that it remains only at the corners of the stepped portions.
SOGを塗布した基板を弗素系のRIBにより全面エツ
チングする0反応ガスはCF、、CHF3゜CBrF*
などであり、処理条件は圧力0.2 Torr。The entire surface of the substrate coated with SOG is etched using a fluorine-based RIB.The reaction gas is CF, CHF3°CBrF*
etc., and the processing conditions were a pressure of 0.2 Torr.
高周波電力300mWである。このドライエツチングは
、第1図(dlに示されるように、上層パターン5の表
面が現れるまで行われる。The high frequency power is 300 mW. This dry etching is performed until the surface of the upper layer pattern 5 appears, as shown in FIG. 1 (dl).
続いてエツチング条件を変更し、o2のみを反応ガスと
してRIBを施すと、SOGパターンの間の上層レジス
トと、SOGに覆われていない下層レジストがエツチン
グ除去され、第1図+81の如く下層レジストにパター
ンが形成される。処理条件は圧力0.02〜0.005
Torr以外はF系と同じでよい、この下層レジスト
のパターンは上層レジストのパターンを反転したもので
あり、相互にポジ/ネガの関係にある。Next, when the etching conditions are changed and RIB is performed using only O2 as a reactive gas, the upper resist between the SOG patterns and the lower resist not covered by SOG are etched away, and the lower resist is exposed as shown in Figure 1 +81. A pattern is formed. Processing conditions are pressure 0.02-0.005
The pattern of this lower resist layer may be the same as that of the F series except for Torr, and the pattern of this lower resist layer is an inversion of the pattern of the upper resist layer, and they have a positive/negative relationship with each other.
以上で実施例の工程は終了し、形成された下層レジスト
パターンをマスクとしてPSGjii3が選択エツチン
グされる0通常これも弗素系のRIEによって行われる
。The process of the embodiment is thus completed, and the PSGjii3 is selectively etched using the formed lower resist pattern as a mask.This is also normally performed by fluorine-based RIE.
以上説明したように本発明の多層レジスト法ではパター
ンが反転されるので、最終的に形成されるレジストパタ
ーンに於いて、パターン間のレジストを抜く部分の寸法
をより狭くすることが可能になり、しかも、比較的薄い
上層レジストにフォトリソグラフィで精密に形成したパ
ターンに基づいて比較的厚い下層レジストを精度良くバ
ターニングする多層レジスト法の特徴を損なうことがな
い。As explained above, in the multilayer resist method of the present invention, the pattern is reversed, so in the resist pattern that is finally formed, it is possible to make the size of the part where the resist is removed between the patterns narrower. Furthermore, the characteristics of the multilayer resist method, in which a relatively thick lower resist layer is precisely patterned based on a pattern precisely formed by photolithography on a relatively thin upper resist layer, are not impaired.
本発明により、紫外光のg線(λ=436 nm)を利
用するりソグラフィでもL/Sが0.5μmのパターン
を形成することが可能になり、l(λ=365nn+)
によるリソグラフィではより微細なパターンの形成が可
能になった。According to the present invention, it is now possible to form a pattern with an L/S of 0.5 μm using ultraviolet g-line (λ = 436 nm) or by lithography,
Lithography has made it possible to form finer patterns.
5は上層レジスト、 6はSOG。5 is the upper layer resist, 6 is SOG.
7は中間層 である。7 is middle class It is.
第1図は実施例の工程を示す断面模式図、第2図は従来
技術の工程を示す断面模式図であり、
図に於いて
1は基板、
2はポリS is
3はPSG。
4は下層レジスト、
実施例の工程を示す断面模式図
第
図
従来技術の工程を示す断面模式図
第
図FIG. 1 is a schematic cross-sectional view showing the steps of the embodiment, and FIG. 2 is a schematic cross-sectional view showing the steps of the conventional technology. 4 is a lower resist layer; Fig. 4 is a schematic cross-sectional diagram showing the process of the example; Fig. 4 is a schematic cross-sectional diagram showing the process of the prior art;
Claims (1)
塗布する工程、 前記第1のレジスト層の上に、該第1のレジストと混合
させることなく第2のレジストを塗布して、該第2のレ
ジスト層をパターニングする工程、前記工程を終えた基
板上に、ドライエッチングに於ける被エッチング速度が
前記第1または第2のレジストと異なる樹脂を、前記第
2のレジスト層のパターンの間を埋めるように塗布する
工程、前記樹脂層をドライエッチングによって全面エッ
チングする工程、 前記エッチング処理によって残された前記樹脂層をマス
クとして、前記第2のレジスト層および前記第1のレジ
スト層を異方性ドライエッチングによって選択エッチン
グする工程とを包含することを特徴とするレジストパタ
ーン形成法。[Scope of Claims] A step of applying a first resist onto the surface of the substrate so that the surface is flat, and applying a second resist onto the first resist layer without mixing it with the first resist. a step of patterning the second resist layer by applying a resin, which has a different etching speed in dry etching than the first or second resist, onto the substrate after the step; a step of etching the entire surface of the resin layer by dry etching; using the resin layer left by the etching process as a mask, the second resist layer and the second resist layer are coated so as to fill the gaps between the patterns; 1. A resist pattern forming method comprising the step of selectively etching one resist layer by anisotropic dry etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18107288A JPH0229655A (en) | 1988-07-19 | 1988-07-19 | Resist pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18107288A JPH0229655A (en) | 1988-07-19 | 1988-07-19 | Resist pattern forming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0229655A true JPH0229655A (en) | 1990-01-31 |
Family
ID=16094312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18107288A Pending JPH0229655A (en) | 1988-07-19 | 1988-07-19 | Resist pattern forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0229655A (en) |
-
1988
- 1988-07-19 JP JP18107288A patent/JPH0229655A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
| US7960097B2 (en) | Methods of minimizing etch undercut and providing clean metal liftoff | |
| US8530147B2 (en) | Patterning process | |
| US5413898A (en) | Method of forming a pattern on a substrate having a step change in height | |
| JP2008517448A (en) | Recess structure forming method using reverse tone processing | |
| JPS6366939A (en) | Manufacture of integrated circuit | |
| US20140377708A1 (en) | Double patterning by ptd and ntd process | |
| WO2021233156A1 (en) | Manufacturing methods of semiconductor structure and memory, and semiconductor structure | |
| JPH07135140A (en) | Resist pattern formation method | |
| CN100365764C (en) | Method for manufacturing semiconductor device and method for forming pattern | |
| JPH0229655A (en) | Resist pattern forming method | |
| JPH05234965A (en) | Formation of contact hole | |
| JPH06244156A (en) | Formation of pattern | |
| CN115799051B (en) | Semiconductor structure, forming method thereof and electronic component | |
| JPH02156244A (en) | Pattern forming method | |
| CN1202443C (en) | Fabrication method of photomask assembly and contact hole | |
| KR100350762B1 (en) | Formation method of micropattern | |
| JPH0536599A (en) | Pattern formation method | |
| KR100310942B1 (en) | Photolithography techniques for superconducting device | |
| JPH04338630A (en) | Method for manufacture of semiconductor device | |
| JPH0513325A (en) | Pattern formation method | |
| JPS6154629A (en) | Forming process of photoresist pattern | |
| JP2713061B2 (en) | Method of forming resist pattern | |
| KR20000045425A (en) | Method for fabricating fine pattern | |
| CN117912938A (en) | Double patterning method, semiconductor device and electronic device |