JPH0229655A - レジストパターン形成法 - Google Patents

レジストパターン形成法

Info

Publication number
JPH0229655A
JPH0229655A JP18107288A JP18107288A JPH0229655A JP H0229655 A JPH0229655 A JP H0229655A JP 18107288 A JP18107288 A JP 18107288A JP 18107288 A JP18107288 A JP 18107288A JP H0229655 A JPH0229655 A JP H0229655A
Authority
JP
Japan
Prior art keywords
resist
layer
pattern
patterns
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18107288A
Other languages
English (en)
Inventor
Hideki Fushimi
英樹 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18107288A priority Critical patent/JPH0229655A/ja
Publication of JPH0229655A publication Critical patent/JPH0229655A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 本発明は、多層レジスト法によるレジストパターン形成
法に関し、 基板段差の影響を受けることがなく、且つパターン間の
寸法が微小な場合にも精度よ(パターンが形成されるレ
ジストパターン形成法を提供することを目的とし、 基板表面に第1のレジストを表面が平坦になるように塗
布し、その上に第2のレジスト層を選択的に塗布した後
、樹脂層を塗布して全画工・2チングすることにより第
2のレジストのパターン間を前記樹脂層で埋め、さらに
該樹脂層をマスクとするRIHによって前記第1の樹脂
層をパターニングする工程を包含して構成される。
〔産業上の利用分野〕
本発明はレジストパターンの形成法に関わり、特に多層
レジスト法による微細パターンの形成に関わるものであ
る。
半導体集積回路では、その高密化に伴ってパターンの微
細化が進み、線幅と線間隔(line andSpaC
el以下L/Sと略記)がし、5μm或いはそれ以下の
パターンを形成するりソグラフィ技術が要求されている
が、一方では配線構造の多層化などのため基板表面の凹
凸が著しく大となり、フォトレジストの微細なパターニ
ングを困難なものにしている。
即ち、凹凸のある表面に塗布したレジスト層は必然的に
厚さが大となるが、転写像の分解能を高めるには光学系
の開口数を大にすることが必要であり、開口数が大にな
ると焦点深度が浅くなることから、厚いレジスト層の深
さ方向に均一に感光させることが出来なくなる。そのた
め、これを現像処理したレジストパターンは寸法精度が
低いものになる。
〔従来の技術〕
かかる状況に対処する方法として多層レジスト法と呼ば
れる処理法が開発されている。その工程は第2図に示す
ようなものであって、以下該図面に従って、従来技術で
ある多層レジスト法の工程の一例を説明する。
先ず同図fatが参照される。基板1の表面に例えば多
結晶St(ポリSt)層2が部分的に形成され、PSG
層3で被覆された構造で、下層レジスト4を段差が解消
する程度に厚く塗布して、表面を平坦にする。この下層
レジストは炭素系の高分子化合物である。
その上に中間層7としてSto、或いはシリコーン樹脂
層塗布し、更にその上に上層レジスト5を塗布して、先
ず上層レジストだけをパターニングする。上層レジスト
は下層レジストと同様炭素系の高分子化合物であり、感
光性を持たせてリソグラフィによるパターニングを可能
にしたものである。
続いて、同図(blに示す如く、上層レジストのパター
ンをマスクにして中間層を選択エツチングする。処理法
は弗素系プラズマを用いる反応性イオンエツチング(R
I E)で、中間層である珪素系の材料が専らエツチン
グされる。
以上の処理で形成された中間層のパターンをマスクとし
て、下層レジストを選択的にエツチングすることにより
、同図(C)の如く下層レジストのパターンが形成され
る。処理法は酸素プラズマを用いるRIEで、炭素系で
ある下層レジストが専らエツチングされるが、RWEの
特徴である異方性の故に、厚い下層レジストもエツチン
グマスクと一致した形状にパターニングされる。
多層レジスト法では上に説明したように、比較的薄い上
層レジストに精密に形成されたパターンが順次受は継が
れて行(ので、比較的厚い下層レジストにもマスクパタ
ーンに一致したパターンを形成することが出来るのであ
る。
〔発明が解決しようとする課題〕
フォトレジストのパターニングに於いて一層に、ポジ型
、ネガ型を問わず、フォトマスクに設定されたパターン
よりも、レジストパターンの方が細(なる傾向がある。
これは一つには、パターン密度が高い領域ではパターン
間の狭い部分のレジストは除去され難いという事情があ
るためであり、そのような条件の下でも確実にレジスト
を抜こうとすると、残すべきレジストも一部分が失われ
ることになる。
また、そのような事情を別にしても、レジストを除去す
べき領域にレジストを残してはいけないという考えの下
に露光/現像処理が行われれば、同じようにレジストパ
ターンの細化を招(ことになる、更に異方性が特徴であ
るRIEによる下層レジストのパターニングでも、選択
的にエツチングされる領域は、マスクによって定められ
る領域よりも拡大する傾向があるので、パターンの細化
は一層著しくなる。
従ってL/Sが0.5μmのパターンを実現するために
は、マスクパターンを予め修正して、その線幅を例えば
0.6μm1線間隔を0.4μmとしておくことが必要
であるが、線間隔が超紫外光のg線(λ”436 nm
)の波長と同程度になるので、超紫外光によるリソグラ
フィが極めて困難になる。
本発明の目的は微細パターンのりソグラフィに於いて、
下層レジストに形成されるパターンの幅を所定値より狭
めることなく、確実にパターン間のレジストが除去され
る多層レジスト方式のレジストパターン形成法を提供す
ることであり、L/Sが0.5μmのレジストパターン
を従来技術と同程度の容易さで形成する方法を提供する
ことである。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の典型的な実施例では
次のような処理が行われる。
先ず、基板表面に下層レジストを、表面が平坦になる程
度の厚さに塗布し、これを熱処理して上層レジストと混
合しないようにして上層レジストを比較的薄く塗布する
。更に上層レジストをリソグラフィによりパターニング
する。
その上に、例えばSOGであるSin、層を、前記パタ
ーンの間に厚く堆積するように塗布し、弗素系のRIE
を全面に施してレジストパターン上のSin1層を除去
し、続いて酸素系のRIEにより、前記パターン間に残
ったSiO□層をマスクとして、上層レジスト及び下層
レジストをエツチングする。
以上の処理により、上層レジストのパターンを反転した
パターンが下層レジストに形成される。
〔作 用〕
上記処理の中、SOGを塗布して全面エツチングする処
理により、上層レジストのパターンの間を補填するよう
に300層が残されるが、この処理は300層のパター
ニングに相当する処理であって、上層レジストのパター
ンをネガティブに形成しておけば、300層のパターン
は反転されてポジティブに形成される。
Singが主成分であるSOGとノボラック等のレジス
トとは被エツチング速度を異ならせてドライエツチング
を施すことが容易なので、300層のパターンをマスク
にして下層レジストをパターニングすることが出来る。
300層パターンの線間隔は上層レジストのパターンで
は線幅に相当するので、300層パターンで線間隔を狭
めることは上層レジストのパターンでは線幅を狭めるこ
とであり、即ち線間隔が広くなることであって、フォト
リソグラフィによるレジストパターン形成の障害が軽減
されるので、従来の多層レジスト法に比較して、より微
細なパターンの形成が可能となる。
〔実施例〕
第1図は本発明実施例の工程を示す断面模式図である。
以下該図面を参照しながら実施例の工程を説明する。
同図18)に示す如く、例えばポリSi層2である凸部
を持ち、P S Gl! 3によって被覆された基板1
の全面に下層レジスト4をスピンコードで塗布する。実
施例の工程の目的はこのPSG層を選択エツチングする
ためのマスクとなるパターンを下層レジスト層に形成す
ることである。
下層レジストとしては例えばBCR(商品名東京応化型
)が適している・が、塗布後の表面が平坦になり易く、
PSG層をRIB処理する際にマスクとして機能する材
料であれば使用可能である。
表面の凹凸が解消する程度に下層レジストを塗布すると
、その厚さは2〜3μmになる。なお、下層レジストの
感光特性は特に問題にする必要はないが、感光基はベー
キングの際に破壊され、ピンホールを生じる原因にもな
るので、感光性は持たない方がよい。
これを250〜300℃で熱処理した後、上層レジスト
5を塗布してパターニングする。上層レジストは通常の
フォトリソグラフィと同様ノボラック系のポジ型レジス
トが用いられるが、下層レジストは熱処理されているの
で両者は混合せず、また化学的な影響を及ぼすこともな
い。上層レジストの厚さは、リソグラフィの精度からは
薄い方が良いが、後述するように300層の厚さを決定
するものでもあるから、0.2〜1.0μm程度である
この状態が第1図(blに示されている。
上層レジストに形成されるパターンは、既に述べたよう
に、下層レジストに形成すべきパターンを反転したネガ
ティブのものである。
次いで300層6をスピンコードにより塗布する。SO
Gとしては例えばOCD Type−7(商品名。
東京応化型)が適当であるが、シリコーン樹脂のように
、ドライエツチングに於ける被エツチング速度が炭素系
のレジストと異なる流動性材料が使用可能である。但し
その流動特性は、同図(C1に示されるように、上層レ
ジストのパターンの間に溜まるようなものであることが
望ましく、段差部の隅だけに残るようなものは不適当で
ある。
SOGを塗布した基板を弗素系のRIBにより全面エツ
チングする0反応ガスはCF、、CHF3゜CBrF*
などであり、処理条件は圧力0.2 Torr。
高周波電力300mWである。このドライエツチングは
、第1図(dlに示されるように、上層パターン5の表
面が現れるまで行われる。
続いてエツチング条件を変更し、o2のみを反応ガスと
してRIBを施すと、SOGパターンの間の上層レジス
トと、SOGに覆われていない下層レジストがエツチン
グ除去され、第1図+81の如く下層レジストにパター
ンが形成される。処理条件は圧力0.02〜0.005
 Torr以外はF系と同じでよい、この下層レジスト
のパターンは上層レジストのパターンを反転したもので
あり、相互にポジ/ネガの関係にある。
以上で実施例の工程は終了し、形成された下層レジスト
パターンをマスクとしてPSGjii3が選択エツチン
グされる0通常これも弗素系のRIEによって行われる
〔発明の効果〕
以上説明したように本発明の多層レジスト法ではパター
ンが反転されるので、最終的に形成されるレジストパタ
ーンに於いて、パターン間のレジストを抜く部分の寸法
をより狭くすることが可能になり、しかも、比較的薄い
上層レジストにフォトリソグラフィで精密に形成したパ
ターンに基づいて比較的厚い下層レジストを精度良くバ
ターニングする多層レジスト法の特徴を損なうことがな
い。
本発明により、紫外光のg線(λ=436 nm)を利
用するりソグラフィでもL/Sが0.5μmのパターン
を形成することが可能になり、l(λ=365nn+)
によるリソグラフィではより微細なパターンの形成が可
能になった。
5は上層レジスト、 6はSOG。
7は中間層 である。
【図面の簡単な説明】
第1図は実施例の工程を示す断面模式図、第2図は従来
技術の工程を示す断面模式図であり、 図に於いて 1は基板、 2はポリS is 3はPSG。 4は下層レジスト、 実施例の工程を示す断面模式図 第 図 従来技術の工程を示す断面模式図 第 図

Claims (1)

  1. 【特許請求の範囲】 基板表面に、第1のレジストを表面が平坦になるように
    塗布する工程、 前記第1のレジスト層の上に、該第1のレジストと混合
    させることなく第2のレジストを塗布して、該第2のレ
    ジスト層をパターニングする工程、前記工程を終えた基
    板上に、ドライエッチングに於ける被エッチング速度が
    前記第1または第2のレジストと異なる樹脂を、前記第
    2のレジスト層のパターンの間を埋めるように塗布する
    工程、前記樹脂層をドライエッチングによって全面エッ
    チングする工程、 前記エッチング処理によって残された前記樹脂層をマス
    クとして、前記第2のレジスト層および前記第1のレジ
    スト層を異方性ドライエッチングによって選択エッチン
    グする工程とを包含することを特徴とするレジストパタ
    ーン形成法。
JP18107288A 1988-07-19 1988-07-19 レジストパターン形成法 Pending JPH0229655A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18107288A JPH0229655A (ja) 1988-07-19 1988-07-19 レジストパターン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18107288A JPH0229655A (ja) 1988-07-19 1988-07-19 レジストパターン形成法

Publications (1)

Publication Number Publication Date
JPH0229655A true JPH0229655A (ja) 1990-01-31

Family

ID=16094312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18107288A Pending JPH0229655A (ja) 1988-07-19 1988-07-19 レジストパターン形成法

Country Status (1)

Country Link
JP (1) JPH0229655A (ja)

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
US7960097B2 (en) Methods of minimizing etch undercut and providing clean metal liftoff
US8530147B2 (en) Patterning process
US5413898A (en) Method of forming a pattern on a substrate having a step change in height
JP2008517448A (ja) リバーストーン処理を利用したリセス構造の形成方法
JPS6366939A (ja) 集積回路の製法
US20140377708A1 (en) Double patterning by ptd and ntd process
WO2021233156A1 (zh) 半导体结构、存储器的制备方法及半导体结构
JPH07135140A (ja) レジストパターン形成方法
CN100365764C (zh) 制造半导体设备的方法和形成图案的方法
JPH0229655A (ja) レジストパターン形成法
JPH05234965A (ja) コンタクトホールの形成方法
JPH06244156A (ja) パタ―ン形成法
CN115799051B (en) Semiconductor structure, forming method thereof and electronic component
JPH02156244A (ja) パターン形成方法
CN1202443C (zh) 光罩组合及接触洞的制造方法
KR100350762B1 (ko) 미세 패턴 형성 방법
JPH0536599A (ja) パターン形成方法
KR100310942B1 (ko) 초전도 소자의 포토리소그라피 방법
JPH04338630A (ja) 半導体装置の製造方法
JPH0513325A (ja) パターン形成方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
JP2713061B2 (ja) レジストパターンの形成方法
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
CN117912938A (zh) 一种双重图形化的方法、半导体器件及电子设备