JPH02299029A - プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、デバッグ機能を有するプロセッサに関し、
特にデバッグ時の割込み処理を改善したプロセッサに関
する。

（従来の技術） 近年、開発、評価の効率化を図る目的で、内部にデバッ
グ機能を備えたプロセッサが開発されている。

このようなプロセッサとしては、例えば第３図に示すよ
うに構成されたものがある。第３図は、プロセッサにお
ける割込み処理を実行するための概略構成を示す図であ
る。

プロセッサ１において、被デバツグプログラムをデバッ
グしている際に、デバッグ割込み（デバッグ時の割込み
、　Ｅ　Ｉ　Ｔ、　Ｅ　ｘｃｅｐｔｉｏｎＩ　ｎｔｅｒ
ｒｕｐｔ　　Ｔ　ｒａｐを特にデバッグ割込みと呼び、
通常のプログラムの実行時に発生する割込みと区別する
）が発生すると、第４図に示すようにすべての割込みが
有している割込みベクタ番号によって割込みベクタテー
ブル（ＥＩＴＶＴ）内のベクタテ−プルエントリ（ＥＩ
ＴＶＴＥ）が指定される。

割込みへフタテーブルは、プロセッサ１の外部に設けら
れてメモリ制御回路２の制御の下に外部アドレスバス３
から与えられるアドレスにしたがって外部データバス４
とデータの入出力がなされる外部メモリ５に設けられて
いる。割込みベクタテーブルは、第４図に示すように複
数のベクタテーブルエントリ（Ｅｒ−ｒＶＴＥ）から構
成されている。ベクタテーブルエントリは、割込み処理
ルーチンを実行させるための要素からなり、その１つが
ｖＰＣデータである。割込みへフタテーブルは、外部メ
モリ５に対して論理空間上に割り付けられており、その
先頭論理アドレスがプロセッサ１内に設けられたＥＩＴ
ベクタテーブルベースレジスタ（ＥＩＴＶＢ）６に格納
保持されている。

したがって、例えばそれぞれのベクタテーブルエントリ
が８バイト長で構成されている場合に、ベクタテーブル
エントリの論理アドレスは、割込みベクタ番号を８倍し
た値にベクタテーブルレジメタの値を加えたものとなる
。

すなわち、発生した割込みの割込みベクタ番号は内部デ
ータバス７を介して割込み制御回路８に与えられ、ベク
タテーブルの先頭論理アドレスはペースレジスタ６から
内部データバス７を介して割込み制御回路８に与えられ
、発生した割込み要求に対応したベクタテーブルエント
リのアドレスが上述したようにしてυｊ込み制御回路８
によって決定される。割込み制御回路８で決定されたア
ドレスは、内部データバス７を介して外部バス制御回路
９に与えられ、外部バス制御回路９から外部アドレスバ
ス３及びメモリ制御回路２を介して外部メモリ５に与え
られる。これにより、外部メｔす５から割込み制御回路
８で決定されたアドレスに対応したベクタテーブルエン
トリが読出される。

読出されたベクタテーブルエントリは、外部データバス
４を介してプロセッサ１の外部バス制御回路９に与えら
れ、この外部バス制御回路９から内部データバス７に与
えられる。内部データバス７に与えられたベクタテーブ
ルエントリのうちＶＰＣデータは、プログラムカウンタ
（ＰＣ）１０に格納保持される。これにより、プログラ
ムカウンタ１０は、その内容が更新される。

プログラムカウンタ１０に格納されたｖＰＣデータは、
デバッグ割込み要求を実行処理するためのデバッグ割込
みハンドラの先頭アドレスを示している。したがって、
プログラムカウンタ１０にｖＰＣデータが格納されると
、このＶＰＣデータで示される先頭アドレスで指定され
るデバッグ割込みハンドラが起動されて、デバッグ割込
み処理が開始される。なお、割込みへフタテーブル及び
ベクタテーブルレジスタ６の内容は、外部からプログラ
ムによって容易に変更することが可能となっている。

このようにして、プログラムのデバッグ中に発生するデ
バッグ割込み要求が処理されるわけであるが、このデバ
ッグ割込み処理は、デバッグ割込み以外の他の割込みの
割込み処理と同様にして行われている。

（発明が解決しようとする課題） このように、デバッグ機能を備えた従来のプロセッサに
あっては、デバッグ割込み処理は他の割込み処理と同様
にして行われていた。すなわち、発生した割込み要求に
対応したベクタテーブルエントリを外部メモリから読出
して、このベクタテーブルエントリの■ＰＣデータをプ
ログラムカウンタに格納し、このＶＰＣデータによって
デバッグ割込みハンドラを起動させるようにしていた。

一方、ＥＩＴベクタテーブルベースレジスタ（ＥＩＴＶ
Ｂ）やベクタテーブルエントリの内容は、ユーザプログ
ラムによって書換えが可能になっている。このため、Ｅ
ＩＴＶＢの内容を書換えて、ＥＩＴベクタテーブルの領
域を変更した場合には、デバッグ割込みが使用するベク
タテーブルエントリの内容を新たに変更した領域に移さ
なかったりすることがある。また、デバッグ割込みが使
用するベクタテーブルの内容をＩＩえてしまうことがあ
る。このような場合には、デバッグ中にデバッグ割込み
が発生しても、デバッグを行っているデバッグプログラ
ムに制御を戻すことが困難となり、デバッグ作業を続行
することが不可能となるような不具合が生じることにな
る。

そこで、この発明は、上記に鑑みてなされたものであり
、その目的とするところは、割込みの状態が変化した場
合であっても、確実にデバッグ作業時のデバッグ割込み
要求を処理することができるデバッグ機能を有するプロ
セッサを提供することにある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために、この発明は、割込み要求に
対応した割込み処理ルーチンを指定する指定情報を格納
保持する第１の保持手段を備え、割込み要求発生時にこ
の第１の保持手段に保持された指定情報によって指定さ
れる割込み処理ルーチンを実行させるデバッグ機能を有
するプロセッサにあって、プログラムのデバッグ時に発
生するデバッグ割込み処理ルーチンを指定する指定情報
を格納保持する第２の保持手段と、デバッグ割込み要求
発生時に前記第２の保持手段によって保持された指定情
報を前記第１の保持手段に転送保持させる制御手段とか
ら構成される。

（作用） 上記構成においで、この発明は、デバッグ割込み要求が
発生すると、デバッグ割込み処理ルーチンを指定するた
めの専用の保持手段に保持された指定情報によりデバッ
グ割込み処理ルーチンを指定して、発生した割込み要求
を処理づるようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明りる。

第１図はこの発明の一実施例を承り図であり、同図に示
すプロセッサ１１はデバッグ機能を備えており、外部メ
モリ５を接続している。なお、第１図において、第３図
と同符号のものは同一機能を有するものであり、その説
明は省略する。

第１図において、プロセッサ１１は、割込み制御回路１
２、デバッグ割込みベクタレジスタ（ＤＢＶ）１３及び
プログラムカウンタ（ＰＣ）１４を中心として構成され
ている。

割込み制御回路１２は、デバッグ時以外に発生する割込
み要求に対しては、第３図に示した割込み！ＩＩ　ｉ１
１回路８と同様に、発生した割込みのベクタ番号とペー
スレジスタ６の内容とから割込みベクタテーブルのベク
タテーブルエントリのアドレスを決定する。一方、割込
み制御回路１２は、デバッグ割込みが発生すると、ベク
タレジスタ１３にその格納内容を内部データバス７に出
力させ、プログラムカウンタ１４に内部データバス７に
出力されたベクタレジスタ１３の内容を取り込む旨の指
令を与える。

Ｋ１込み制御回路１２は、上記した動作をマイクロプロ
グラムで制御するような構成のものであっても、回路で
構成されるものであってもよい。

ベクタレジスタ１３は、デバッグ割込みを実行処理づる
ためのデバッグ割込みハンドラの先頭アドレス値を格納
保持するものである。このアドレス値は割込み処理が開
始される前に予めベクタレジスタ１３にセットされ、セ
ットされたアドレスは割込み制御回路１２の指令によっ
て内部データバス７に出力される。

プログラムカウンタ（ＰＣ＞１４は、デバッグ時以外に
割込み要求が発生すると、第３図に示したＰＣ３と同様
に外部メモリ５から読出されたベクタエントリのＶＰＣ
データが格納保持される。

一方、デバッグ割込み要求が発生した場合には、プログ
ラムカウンタ１４は、ベクタレジスタ１３から内部デー
タバス７に与えられたアドレスを、割込み制御回路１２
の制御の下に取り込み格納保持する。

以上説明したように、この発明の一実施例は構成されて
おり、次にこの実施例の作用を第２図を参照して説明す
る。

被デバツグプログラムのデバッグ時にデバッグ割込みが
発生すると、ベクタレジスタ１３の内容を内部データバ
ス７に出力する旨の指令が、割込み制御回路１２からベ
クタレジスタ１３に与えられる。これにより、ベクタレ
ジスタ１３に予め格納されていたデバッグ割込みハンド
ラの先頭アドレスが内部データバス７に出力される。

内部データバス７に出力された先頭アドレスは、訓込み
制御回路１２によって制御されたプログラムカウンタ１
４に取り込まれて格納保持される。

そして、プログラムカウンタ１４に格納された先頭アド
レスによってデバッグ割込みハンドラが起動されて、デ
バッグプログラムは割込み要求に対応した割込み処理ル
ーチンに移行する。

このように、この実施例にあっては、デバッグ割込み処
理を他の割込み処理とは別に、ベクタレジスタ１３の内
容にしたがってデバッグ割込みハンドラを指定するよう
にしているので、ペースレジスタ６やベクタテーブルエ
ントリのＶＰＣデータが変化した場合であっても、デバ
ッグ割込み処理に何ら影響を与えることはなくなる。こ
のため、デバッグ割込みが発生しても、それまでのデバ
ッグ作業を続けて実行することが可能となる。

したがって、デバッグ割込みを除く他の割込みをユーザ
に解／＋５［ツることが可能となり、ユーザはデバッグ
作業を確実かつ円滑に行うことができるようになる。

また、デバッグ割込みハンドラの先頭アドレスをレジス
タに格納された値によって指定することにより、デバッ
グプログラムを任意のアドレスに配置することが可能と
なり、システム全体としての汎用性が高められる。

なお、この発明は上記実施例に限定されるものではなく
、例えばデバッグ割込みハンドラの先頭アドレスを、プ
ロセッサ１１外に設けられたレジスタ等に格納保持して
もよい。また、外部メモリの所定のアドレスに格納する
ようにしてもよい。

［発明の効果］ 以上説明したように、この発明によれば、デバッグ機能
を有するプロセッサにおけるデバッグ割込み要求の割込
み処理と、デバッグ割込み要求以外の他の割込み要求の
割込み処理をそれぞれ別々の方法によって行なうように
したので、割込みの状態が変更された場合であっても、
デバッグプログラムを変更することなく、デバッグ作業
時に発生ずるデバッグ割込み要求を確実かつ容易に実行
することができるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成ブロック図、第
２図は第１図に示す構成の作用説明図、第３図は従来の
デバッグ機能を有するプロセッサを含む構成ブロック図
、第４図は第３図に示す構成の作用説明図である。 ２・・・メモリ制御回路 ５・・・外部メモリ ６・・・ＥＩＴへフタテーブルベースレジスタ９・・・
外部バス制御回路 １１・・・プロセッサ １２・・・割込み制御回路 １３・・・デバッグ割込みベクタレジスタ１４・・・プ
ログラムカウンタ

Claims (1)

1. 【特許請求の範囲】 割込み要求に対応した割込み処理ルーチンを指定する指
   定情報を格納保持する第１の保持手段を備え、割込み要
   求発生時にこの第１の保持手段に保持された指定情報に
   よつて指定される割込み処理ルーチンを実行させるデバ
   ッグ機能を有するプロセッサにあって、 プログラムのデバッグ時に発生するデバッグ割込み処理
   ルーチンを指定する指定情報を格納保持する第２の保持
   手段と、 デバッグ割込み要求発生時に前記第２の保持手段によつ
   て保持された指定情報を前記第１の保持手段に転送保持
   させる制御手段と を有することを特徴とするプロセッサ。