JPH02299251A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH02299251A JPH02299251A JP12067789A JP12067789A JPH02299251A JP H02299251 A JPH02299251 A JP H02299251A JP 12067789 A JP12067789 A JP 12067789A JP 12067789 A JP12067789 A JP 12067789A JP H02299251 A JPH02299251 A JP H02299251A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- fuse
- wafer alignment
- alignment mark
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 238000000034 method Methods 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 90
- 230000002950 deficient Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高精度に位置ぎめを行い、レーザ光照射によ
り半導体ウェハを加工する半導体集積回路の製造方法に
関するものであり、特ｌζ半導体メモＩＪの冗長救済技
術に関するものである。
り半導体ウェハを加工する半導体集積回路の製造方法に
関するものであり、特ｌζ半導体メモＩＪの冗長救済技
術に関するものである。
従来の技術
半導体集積回路、その中でも半導体メモリは、大容量化
、微細化が年々進んでいる。そのため、ダストや欠陥Ｉ
こよる半導体メモリの歩留低下が問題のひさつとなって
いる。これを解決するための方法として、冗長救済技術
がある。この技術は。
、微細化が年々進んでいる。そのため、ダストや欠陥Ｉ
こよる半導体メモリの歩留低下が問題のひさつとなって
いる。これを解決するための方法として、冗長救済技術
がある。この技術は。
半導体メモリに冗長回路を形成しτおき、ウェハ検査ｔ
Ｃより不良のチップの不良メモリを検出すると、ウェハ
検査時のデータｌζ基すいて、レーザ加工装置により不
良チップの冗長回路の中のヒユーズを切断し、不良メモ
リと冗長回路の予備のメモリとを置き換える技術であり
、以上のようにして、不良チップを良品化し、救済して
いる。この冗長救済技術においては、半導体集積回路の
中の冗長回路の中のヒユーズ位置を高精度で位置を確定
させてから、ヒユーズをレーザ光照射で切断することが
必要である。従来のヒユーズ切断方法は、まず第２図に
示す半導体集積回路ウェハ１１の上の基邸となるウェハ
アライメントマーク１２ 、１３ 、１４を用いて、ウ
ェハ１１の位置合せを行う。すなわち、レーサ加工装置
では、ウェハアライメントマーク１２ 、１３を用いて
ウェハ１１の水平方向の水平出しと、ウェハ１１のＸ座
標の確定を行い、続いて、ウェハアライメントマーク１
２ 、１３の水平方向と直交スるウェハアライメントマ
ーク】４を用いて、ウェハ１１０）Ｘ座標の確定を行う
。このように１．τ求められたウェハ１１のＸ座標とＸ
座標から、冗長救済処理のヒユーズ切断加工を行うチッ
プのヒユーズ位置を計算して、算出さねたウェハ位置ヘ
ウエハ】１を移動する。つまり、レーザ光が照射される
位置の下薯ζチ・ツブ内の切断されるべきヒユーズ（図
示せず）が来るようにウェハ１１を移動［１、その後レ
ーザ光を照射してヒユーズを切断している。
Ｃより不良のチップの不良メモリを検出すると、ウェハ
検査時のデータｌζ基すいて、レーザ加工装置により不
良チップの冗長回路の中のヒユーズを切断し、不良メモ
リと冗長回路の予備のメモリとを置き換える技術であり
、以上のようにして、不良チップを良品化し、救済して
いる。この冗長救済技術においては、半導体集積回路の
中の冗長回路の中のヒユーズ位置を高精度で位置を確定
させてから、ヒユーズをレーザ光照射で切断することが
必要である。従来のヒユーズ切断方法は、まず第２図に
示す半導体集積回路ウェハ１１の上の基邸となるウェハ
アライメントマーク１２ 、１３ 、１４を用いて、ウ
ェハ１１の位置合せを行う。すなわち、レーサ加工装置
では、ウェハアライメントマーク１２ 、１３を用いて
ウェハ１１の水平方向の水平出しと、ウェハ１１のＸ座
標の確定を行い、続いて、ウェハアライメントマーク１
２ 、１３の水平方向と直交スるウェハアライメントマ
ーク】４を用いて、ウェハ１１０）Ｘ座標の確定を行う
。このように１．τ求められたウェハ１１のＸ座標とＸ
座標から、冗長救済処理のヒユーズ切断加工を行うチッ
プのヒユーズ位置を計算して、算出さねたウェハ位置ヘ
ウエハ】１を移動する。つまり、レーザ光が照射される
位置の下薯ζチ・ツブ内の切断されるべきヒユーズ（図
示せず）が来るようにウェハ１１を移動［１、その後レ
ーザ光を照射してヒユーズを切断している。
発明が解決しようとする課題
しかし、なから、従来の製造方法ｌζよろヒユーズ切断
では、ウェハ］１のヒユーズ位置と、レーサ光照射位ｔ
には、重ね合せの誤差が大きく生じるという問題があっ
た。すなわら、通常、選択酸化膜分離工程で形成さねた
ウェハ１１の上のウェハアライメントマーク３２ 、１
３ 、１４を基準として、各工程のマスク合せがなさね
る。まずヒユーズ形成の工程時、ウェハアライメントマ
ーク１２ 、１３ 、１４と。
では、ウェハ］１のヒユーズ位置と、レーサ光照射位ｔ
には、重ね合せの誤差が大きく生じるという問題があっ
た。すなわら、通常、選択酸化膜分離工程で形成さねた
ウェハ１１の上のウェハアライメントマーク３２ 、１
３ 、１４を基準として、各工程のマスク合せがなさね
る。まずヒユーズ形成の工程時、ウェハアライメントマ
ーク１２ 、１３ 、１４と。
ヒユーズ形成用マスクとの重ね合せのアライメント誤差
Ｅ、が生じる。次に、冗長救済工程では、選択酸化膜分
離工程で形成されたウェハ１１の上のウェハアライメン
トマーク１２ 、１３ 、１４でウェハアライメントが
行われろときに、アライメント誤差Ｅ２が生じる。した
がって、ヒーズ切断時ＩＣ生じるレーザ光照射位置と切
断するヒユーズ位置との間のウェハ位置合せの全誤差Ｅ
Ｔは主としてＥＴ■Ｅ１＋Ｅ。
Ｅ、が生じる。次に、冗長救済工程では、選択酸化膜分
離工程で形成されたウェハ１１の上のウェハアライメン
トマーク１２ 、１３ 、１４でウェハアライメントが
行われろときに、アライメント誤差Ｅ２が生じる。した
がって、ヒーズ切断時ＩＣ生じるレーザ光照射位置と切
断するヒユーズ位置との間のウェハ位置合せの全誤差Ｅ
Ｔは主としてＥＴ■Ｅ１＋Ｅ。
となる。通常、これらのアライメント誤差Ｅ１．Ｅ２は
、０．３μｍ〜０゜５μｍ程度あり、他の誤差は無視で
きる程度に小さい。よって、ウェハ位置合せの全誤差Ｅ
Ｔは、０．６μｍ〜１．０μｍになる。以上のように。
、０．３μｍ〜０゜５μｍ程度あり、他の誤差は無視で
きる程度に小さい。よって、ウェハ位置合せの全誤差Ｅ
Ｔは、０．６μｍ〜１．０μｍになる。以上のように。
半導体集積回路の冗長救済による溝造が高精度で行えず
、レーザ光の照射ずねが発生し、歩留が低下するという
問題があった。
、レーザ光の照射ずねが発生し、歩留が低下するという
問題があった。
本発明は上記問題を解決するものでゐ６．冗長回路のヒ
ユーズ切断時のレーザ光の照射ずねを防止し１歩留を向
上させる半導体集積回路の製造方法を提供することを目
的とするものである。
ユーズ切断時のレーザ光の照射ずねを防止し１歩留を向
上させる半導体集積回路の製造方法を提供することを目
的とするものである。
課題を解決するための手段
上記問題を解決するため１本発明の半導体集積回路の製
造方法は、基準となる第１のウェハアライメントマーク
とは別に、ヒユーズ形成用マスク＋ｃ 第２ Ｃｎウェ
ハアライメントマークを設け、第１のウェハアライメン
トマークを使用してウェハアライメントを行い、ウェハ
上ｌζヒユーズ形成と同時ｌこ、ヒユーズ材質と同一の
材質からなる第２のウェハアライメントマークを形成す
るヒユーズ形成工程と、前記第２のウェハアライメント
マークを使用してウェハアライメントを行い、レーザ光
１Ｃより前記ヒユーズの切断加工を行う切断加工工程き
を有するものである。
造方法は、基準となる第１のウェハアライメントマーク
とは別に、ヒユーズ形成用マスク＋ｃ 第２ Ｃｎウェ
ハアライメントマークを設け、第１のウェハアライメン
トマークを使用してウェハアライメントを行い、ウェハ
上ｌζヒユーズ形成と同時ｌこ、ヒユーズ材質と同一の
材質からなる第２のウェハアライメントマークを形成す
るヒユーズ形成工程と、前記第２のウェハアライメント
マークを使用してウェハアライメントを行い、レーザ光
１Ｃより前記ヒユーズの切断加工を行う切断加工工程き
を有するものである。
作用
上記製造方法ｉこよれ、切断加工工程Ｅこおいて第２の
ウェハアライメントマークを使用しτウェハアライメン
トを行うことによって、この第２のウェハアライメント
マークとレーザ光ＷＡ射位置とのウェハアライメント誤
差が、レーザ光によ１１ｉ７７断されるヒユーズ位置と
レーザ光照射位置との間の誤差１ζなる。よって、第２
のウェハアライメントマークを形成するヒユーズ形成工
程時のウェハ上の第１のウェハアライメントマークとヒ
ユーズ形成マスクとの間のアライメント誤差が無視され
、ヒユーズ切断時のレーザ光の照射ずれが少なくなる。
ウェハアライメントマークを使用しτウェハアライメン
トを行うことによって、この第２のウェハアライメント
マークとレーザ光ＷＡ射位置とのウェハアライメント誤
差が、レーザ光によ１１ｉ７７断されるヒユーズ位置と
レーザ光照射位置との間の誤差１ζなる。よって、第２
のウェハアライメントマークを形成するヒユーズ形成工
程時のウェハ上の第１のウェハアライメントマークとヒ
ユーズ形成マスクとの間のアライメント誤差が無視され
、ヒユーズ切断時のレーザ光の照射ずれが少なくなる。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の半導体集積回路の製造方法を用いてヒ
ユーズ形成工程後ｉζ形成されたウェハの平面図である
。
ユーズ形成工程後ｉζ形成されたウェハの平面図である
。
半導体集積回路ウェハ１の上に、基準となる第１のウェ
ハアライメントマーク２．３．４を用いて、各製造工程
ごとのマスク合せが行われ、ウェハ１の全面Ｉこ多数の
半導体集積回路チップ８の製造工程が進行する。そして
、ヒユーズ・形成工程においては、ヒユーズ形成用マス
クに第２のウェハアライメントマークを設け、ヒユーズ
（図示せず）形成時ｌζ、ヒユーズ形成と同時に、ヒユ
ーズ材質と同一の材質の第２のウェハアライメントマー
ク５．６．７をウェハ１の上に形成する。この後。
ハアライメントマーク２．３．４を用いて、各製造工程
ごとのマスク合せが行われ、ウェハ１の全面Ｉこ多数の
半導体集積回路チップ８の製造工程が進行する。そして
、ヒユーズ・形成工程においては、ヒユーズ形成用マス
クに第２のウェハアライメントマークを設け、ヒユーズ
（図示せず）形成時ｌζ、ヒユーズ形成と同時に、ヒユ
ーズ材質と同一の材質の第２のウェハアライメントマー
ク５．６．７をウェハ１の上に形成する。この後。
半導体集積回路の検査工程ＥＣおいて、良品、不良品、
冗長救済可能量を検査選別する。そして、冗長救済可能
量のゐるウェハｌは、レーザ加工装置により、第２のウ
ェハアライメントマーク５，６１７を用いてウェハアラ
イメントを行い、検査時のデータから算出された位置の
ヒユーズを切断する。
冗長救済可能量を検査選別する。そして、冗長救済可能
量のゐるウェハｌは、レーザ加工装置により、第２のウ
ェハアライメントマーク５，６１７を用いてウェハアラ
イメントを行い、検査時のデータから算出された位置の
ヒユーズを切断する。
すなわち、レーザ加工装置では、まず第２のウェハアラ
イメントマーク５．６を用いてウェハ１の水平方向の水
平出しと、ウェハｌのＸ座標の確定を行い、続いて、第
２のウェハアライメントマーク５．６の水平方向と直交
する＠２のウェハアライメントマーク７を用いて、ウェ
ハ１のＸ座標の確定を行い、このようＩＣシて求めらね
たウェハｌのＸ座標とＸ座標から、冗長救済処理のヒユ
ーズ切断加工を行うチップ８のヒユーズ位置を計算して
、算出されたウェハ位置ヘウエハ１を移６ してヒユー
ズを切断する。
イメントマーク５．６を用いてウェハ１の水平方向の水
平出しと、ウェハｌのＸ座標の確定を行い、続いて、第
２のウェハアライメントマーク５．６の水平方向と直交
する＠２のウェハアライメントマーク７を用いて、ウェ
ハ１のＸ座標の確定を行い、このようＩＣシて求めらね
たウェハｌのＸ座標とＸ座標から、冗長救済処理のヒユ
ーズ切断加工を行うチップ８のヒユーズ位置を計算して
、算出されたウェハ位置ヘウエハ１を移６ してヒユー
ズを切断する。
このように、ヒユーズ切断を行う工程において、第２の
ウェハアライメントマーク５．６．７を用いてウェハア
ライメントを行うことによって、第１のウェハアライメ
ントマーク２．３．４とヒユーズ形成用マスクとの間の
アライメント誤差を無視でき、ヒユーズ位置とレーザ光
照射位置との間ノ誤差を、第２のウェハアライメントマ
ーク５゜６．７とレーザ光照射位置とのアライメント誤
差に抑えることができ、レーザ光の照射ずねを無くすこ
とが可能になり５歩留を向上させることができる。
ウェハアライメントマーク５．６．７を用いてウェハア
ライメントを行うことによって、第１のウェハアライメ
ントマーク２．３．４とヒユーズ形成用マスクとの間の
アライメント誤差を無視でき、ヒユーズ位置とレーザ光
照射位置との間ノ誤差を、第２のウェハアライメントマ
ーク５゜６．７とレーザ光照射位置とのアライメント誤
差に抑えることができ、レーザ光の照射ずねを無くすこ
とが可能になり５歩留を向上させることができる。
なお、第１図の実施例では第２のウェハアライメントマ
ーク５．６のＸ座標は、第１のウェハアライメントマー
ク２．３のＸ座標と異なって図示し７であるが同一でも
良い。ｔこだし、第２のウェハアライメントマーク５．
６のＸ座標が、第１のウェハアライメントマーク２，３
のＸ座標と同一の場合ハ、ウェハアライメントができる
程度（約５００μｍ以上）第２のウエノ１アライメント
マーク５゜６のＸ座標が離ねでいなければならない。ま
た、第２のウェハアライメントマーク５．６のＸ座標か
第１のウェハアライメントマーク２．３のＸ座標と同一
の場合、第２のウェハアライメントマーク５か第１のウ
ェハアライメントマーク２と重なってはならず、また第
２のウェハアライメントマーり６が第１のウェハアライ
メントマーク３と重なってはならない。同様に、第２の
ウニ／’％アライメノトマーク７のＸ座標は、第１のウ
ェハアライメントマーク４のＸ座標と異って図示しであ
るが同一でも良く、同一の場合、第２のウエノ１アライ
メントマーク７と第１のウェハアライメントマーク４が
重なってはならない。第２のウェハアライメントマーク
７のＸ座標が、第１のウェハアライメントマーク４のＸ
座標と同一の場合、ウェハアライメントができる程度（
約５００μｍ以上）第２のウェハアライメントマーク７
のＸ座標が離れていなければならない。いずれの場合も
、それぞれのウェハアライメントマークがお互い身ζ悪
影響を与えないように配置しなければならない。
ーク５．６のＸ座標は、第１のウェハアライメントマー
ク２．３のＸ座標と異なって図示し７であるが同一でも
良い。ｔこだし、第２のウェハアライメントマーク５．
６のＸ座標が、第１のウェハアライメントマーク２，３
のＸ座標と同一の場合ハ、ウェハアライメントができる
程度（約５００μｍ以上）第２のウエノ１アライメント
マーク５゜６のＸ座標が離ねでいなければならない。ま
た、第２のウェハアライメントマーク５．６のＸ座標か
第１のウェハアライメントマーク２．３のＸ座標と同一
の場合、第２のウェハアライメントマーク５か第１のウ
ェハアライメントマーク２と重なってはならず、また第
２のウェハアライメントマーり６が第１のウェハアライ
メントマーク３と重なってはならない。同様に、第２の
ウニ／’％アライメノトマーク７のＸ座標は、第１のウ
ェハアライメントマーク４のＸ座標と異って図示しであ
るが同一でも良く、同一の場合、第２のウエノ１アライ
メントマーク７と第１のウェハアライメントマーク４が
重なってはならない。第２のウェハアライメントマーク
７のＸ座標が、第１のウェハアライメントマーク４のＸ
座標と同一の場合、ウェハアライメントができる程度（
約５００μｍ以上）第２のウェハアライメントマーク７
のＸ座標が離れていなければならない。いずれの場合も
、それぞれのウェハアライメントマークがお互い身ζ悪
影響を与えないように配置しなければならない。
発明の効果
以上のように本発明によれば、ヒユーズ形成用マスクｌ
こより形成した第２のウェハアライメントマークでウェ
ハアライメントを行うことから、切断加工さねろヒユー
ズと、レーザ光照射位置とのずねを、１回のウェハアラ
イメント誤差の約０．５μｍ以内Ｉとすることが可能に
なり、半導体集積回路の冗長救済による製造が高精度に
行え、レーザ光照射ずれを無くすことが可能になり、歩
留を向上させることができる。
こより形成した第２のウェハアライメントマークでウェ
ハアライメントを行うことから、切断加工さねろヒユー
ズと、レーザ光照射位置とのずねを、１回のウェハアラ
イメント誤差の約０．５μｍ以内Ｉとすることが可能に
なり、半導体集積回路の冗長救済による製造が高精度に
行え、レーザ光照射ずれを無くすことが可能になり、歩
留を向上させることができる。
第１図は本発明の一実施例でゐり１本発明の半導体集積
回路の製造方法を用いてヒユーズ形成工程後に形成さね
たウェハの平面図である。第２図は従来の半導体集積回
路の製造方法を用いて形成さねたウェハの平面図である
。 １・・・半導体集積回路ウェハ、２．３．４・・・第１
のウェハアライメントマーク、５．６．７・・・第２の
ウェハアライメントマーク、８・・・半導体集積回路チ
ップ。
回路の製造方法を用いてヒユーズ形成工程後に形成さね
たウェハの平面図である。第２図は従来の半導体集積回
路の製造方法を用いて形成さねたウェハの平面図である
。 １・・・半導体集積回路ウェハ、２．３．４・・・第１
のウェハアライメントマーク、５．６．７・・・第２の
ウェハアライメントマーク、８・・・半導体集積回路チ
ップ。
Claims (1)
- １、基準となる第１のウェハアライメントマークとは別
に、ヒューズ形成用マスクに第２のウェハアライメント
マークを設け、第１のウェハアライメントマークを使用
してウェハアライメントを行い、ウェハ上に、ヒューズ
形成と同時に、ヒューズ材質と同一の材質からなる第２
のウェハアライメントマークを形成するヒューズ形成工
程と、前記第２のウェハアライメントマークを使用して
ウェハアライメントを行い、レーザ光により前記ヒュー
ズの切断加工を行う切断加工工程とを有する半導体集積
回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120677A JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1120677A JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02299251A true JPH02299251A (ja) | 1990-12-11 |
| JP3001587B2 JP3001587B2 (ja) | 2000-01-24 |
Family
ID=14792212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1120677A Expired - Lifetime JP3001587B2 (ja) | 1989-05-15 | 1989-05-15 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001587B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| US8420498B2 (en) * | 2008-04-24 | 2013-04-16 | Mitsumi Electric Co., Ltd. | Alignment method of chips |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1057424C (zh) * | 1996-02-29 | 2000-10-11 | 中国科学院上海光学精密机械研究所 | 微通道冷却热沉 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136546A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | レ−ザ−・トリミング装置 |
| JPH02192754A (ja) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-05-15 JP JP1120677A patent/JP3001587B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136546A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | レ−ザ−・トリミング装置 |
| JPH02192754A (ja) * | 1989-01-20 | 1990-07-30 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6661106B1 (en) * | 2002-08-13 | 2003-12-09 | International Business Machines Corporation | Alignment mark structure for laser fusing and method of use |
| US8420498B2 (en) * | 2008-04-24 | 2013-04-16 | Mitsumi Electric Co., Ltd. | Alignment method of chips |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3001587B2 (ja) | 2000-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444307A (ja) | 半導体装置の製造方法 | |
| JPS62291133A (ja) | 位置合わせ方法 | |
| JP2859855B2 (ja) | 半導体素子の微細パターンアライメント方法 | |
| KR19990023339A (ko) | 얼라인먼트 방법 | |
| JP2011044554A (ja) | 露光制御装置および半導体デバイスの製造方法 | |
| JPH02299251A (ja) | 半導体集積回路の製造方法 | |
| JP3157751B2 (ja) | 半導体基板のダイシング方法 | |
| JP2577346B2 (ja) | 半導体装置の製造方法 | |
| JP3317214B2 (ja) | 半導体集積回路 | |
| JP3265788B2 (ja) | 半導体集積回路の検査方法および検査装置 | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| TWI903480B (zh) | 雷射加工設備及雷射加工方法 | |
| KR101391200B1 (ko) | 반도체 패키지 가공 방법 | |
| CN104347443B (zh) | 一种晶圆套刻的水平方向突变的测试方法 | |
| JPS61228626A (ja) | パタ−ン修正装置 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JP2807028B2 (ja) | レーザリペア方法 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| KR0172753B1 (ko) | 멀티-레이어 중첩을 위한 포토마스크 | |
| JP3274507B2 (ja) | パッケージの製造方法 | |
| JPH02309620A (ja) | 半導体集積回路 | |
| JP3150055B2 (ja) | レーザ照射位置ズレ検査方法 | |
| JPH02192754A (ja) | 半導体装置 | |
| JPH026091A (ja) | レーザ加工装置 | |
| JPH0414812A (ja) | パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |