JPH02299306A

JPH02299306A - 増幅器

Info

Publication number: JPH02299306A
Application number: JP1117596A
Authority: JP
Inventors: Yasunobu Inabe; 井鍋　泰宣; Yoshifumi Ogata; 緒方　吉文
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1989-05-12
Filing date: 1989-05-12
Publication date: 1990-12-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電流入力信号が与えられたときに電圧出力信
号を得ることのできる広帯域な増幅器に関し、特に出力
電圧信号の歪を小さくするためのオフセット補償回路を
備えた増幅器に関するものである。

〔従来の技術〕

光中継器等で用いる光受信回路の入力部分のように、電
流信号を受けて相補な電圧信号を出力する増幅器として
は、従来よシ、いわゆる並列帰還形増幅器と差動形増幅
器を岨み合わせたものが良く用いられている。

第３図はこの種の代表的な回路構成例を示したものであ
って、１は電流信号源、２は信号入力端子、３は並列帰
還形増幅器、４は第１の差動形増幅器、５は第２の差動
形増幅器である。また、６は第１のピーク電圧保持回路
、Ｔは第２のピーク電圧保持回路、８は負電圧源、９は
第３の差動形増幅器、１０はレベルシフト回路、１１は
正相電圧信号出力端子、１２は逆相電圧信号出力端子で
ある。

ここで、並列帰還形増幅器３は、抵抗１３，１４゜２０
とＮＰＮ　）ランジスタ１５．１６及びダイオード１７
，１８．１９から構成される。第１の差動形増幅器４は
、抵抗２１．２３，２５．２７とＮＰＮト？ンジスタ２
２，２６及び定電流源２４から構成され、第３の差動形
増幅器９は、抵抗２８．３０，３２．３４とＮＰＮ　）
ランジスタ２９．３３及び定電流源３１から構成されて
いる。

そして、レベルシフト回路１０は、ＮＰＮ　トランジス
タ３５と定電流源３５から構成されている。

また、５１は並列帰還形増幅器３の出力端であると同時
に、第１の差動形増幅器４の逆相入力端である。５２は
第１の差動形増幅器４の正相入力端であると同時に、レ
ベルシフト回路１０の出力端である。５３と５４はそれ
ぞれ第１の差動形増幅器４の正相／逆相出力端であると
同時に、第２の差動形増幅器５の正相／逆相入力端であ
る。５５と５６はそれぞれ第２の差動形増幅器５の正相
／逆相出力端であると同時に、第１及び第２のピーク電
圧保持回路６．−７の信号入力端でおる。さらに、５γ
と５８はそれぞれ第１．第２のピーク電圧保持回路６，
７の信号出力端であると同時に、第３の差動形増幅器９
の正相／逆相入力端であシ、５９は第３の差動形増幅器
９の逆相出力端であると同時にレベルシフト回路１０の
信号入力端である。

ただし、第３図において第２の差動形増幅器５は、通常
、自動利得調整機能が付いた差動形増偏器や、複数個の
差動形増幅器を多段接続としたものであることが多いが
、ここでは簡単のために１個の差動形増幅器でもって表
現しである。

また、ピーク電圧保持回路６．７におけるピーク電圧保
持時間は、第１の差動形増幅器４→第２の差動形増幅器
５→ピーク電圧保持回路６，７→第３の差動形増幅器９
→レベルシフト回路１０→第１の差動形増幅器４から成
る帰還経路の信号伝播時間よシも充分長く設定する。こ
れは、該帰還回路が発振等の不安定動作を起こすことに
なるからである。

次に、第３図の動作を説明する。

一般に、増幅器を多段接続して大きな利得を実現しよう
とする場合、その途中の増幅器において直流オフセット
分が生じまいようにすることが必要である。（ここでい
う直流オフセット分とは、回路の途中で電源変動や回路
素子値偏差等の原因によす、伝播されている信号に対し
て寄生的に重畳される直流電圧成分を指す。）そうでな
いと、この直流オフセット分も増幅されて伝播されるこ
とになシ、最終出力段での信号のダイナミックレンジが
それだけ低減してしまう、換言すれば、信号振幅が大き
い場合には信号波形が歪んでしまうことになるからであ
る。そして、良く知られているように、差動形増幅器を
用いれば直流オフセットが極めて小さな増幅回路を構成
することができる。つま９、差動形増幅器の正相／逆相
信号の間で直流オフセット分が自動的にキャンセルされ
る、いわゆる同相モー下除去作用を有している。しかし
、通常、増幅器に外部から入力される信号は単相（差動
で々い）であるので、初段（入力部）はシングルエンド
（１人力１出力、つまり並列帰還形増幅器のような）の
増幅器を設置し、２段目以降を差動形増幅器で構成する
ことになる。

ここで、並列形帰還形増幅器３の出力を第１の差動形増
幅器４の逆相入力５１で受ける場合、その正相入力側５
２には基準電圧が必要である。そして該基準電圧は、電
流信号源１つまシミ流入力信号１が零である時の並列帰
還形増幅器３の出力電圧（すなわち並列帰還形層１器の
比カバイアスミ圧、つまシ出力平衡電圧）に等しくして
おく必要がある。そうでないと、第１の差動形増幅器４
の入力トランジスタ２２と２６の間に直流オフセットが
発生することになる。すなわち、負電源８の変動（ゆつ
くシした変動）１周囲温度変動による回路素子値の変動
９回路素子値の経時変動等があっても、上記基準電圧の
値がいつも並列帰還形増幅器３の出力平衡電圧の変化に
追随できるようにしておく必要がある。

さて、第３図においては以下のようにして上記自動追随
がなされる。

（１）まず、第３の差動形増幅器９の正相／逆相入力電
圧が等しい時に、レベルシフト回路１０のトランジスタ
３５のエミッタ電圧が並列帰還形増幅器３の出力平衡電
圧（以下、平衡電圧と称する）と等しくなるように、各
回路素子の値を設定する。

（２）次に、電流入力信号１を印加したとき、上記の諸
要因によって基準電圧と平衡電圧がはずれると、第２の
差動形増幅器５の各出力端５５．５６における電圧信号
の最大値、つまりピーク値に差が生じることになる。こ
のとき、直流オフセットが生じなければ、正相出力５５
と逆相出力５６は、振幅と中心電圧（直流バイアス電圧
、平衡電圧）は等しく、位相が１８０°異なる。従って
、ピーク値は同じになる。

（３）ことで、正相入力５２の基準電圧が逆相入力５１
の平衡電圧よシも相対的に高い方にずれたとすると、正
相出力５３の平衡電圧は逆相出力５４の平衡電圧よシも
高い方にずれ、正相出力５５のピーク電圧は逆相出力５
６のピーク電圧よシも高くなる。とれによシ、正相人力
５Ｔの電圧は逆相入力５８の電圧よυも低くなシ、この
結果、逆相出力５９とトランジスタ３５のエミッタ電圧
は初期の設定値よりも低下し、結局、正相人力５２の基
準電圧は下方修正される。

０）逆に、正相人力５２の基準電圧が逆相入力５１の平
衡電圧よシも相対的に低い方にずれた場合には、上記（
３）とは逆の過程をたどって、正相人力５２の基準電圧
は上方修正される。

（５）上記（３）と（４）の動作により、結局、正相入
力５２の基準電圧は逆相入力５１の平衡電圧と等しくな
る。

〔発明が解決しようとする課題〕

しかしながら、第３図の従来構成では、負電圧源８に外
来の高周波雑音が重畳した場合には、上記帰還ループの
時定数が大きくて上記（３）〜（４）の修正動作が追随
できないために、各出力端子１１゜１２における出力電
圧が上記高周波雑音によって変調を被ってしまい、歪ん
でしまうという欠点がある。すなわち、定電流源２４．
３１及び３６は高インピーダンスの回路要素であること
に加え、差動形の増幅器はそもそも同相雑音に対する耐
量が大きいので、正相入力５２の基準電圧は負電圧源８
に外来雑音が印加されても、はとんど変化しない。一方
、ダイオード１７〜１９の導通抵抗は小さい。また、抵
抗２０は通常比較的小さい上に、ベース・エミッタ微分
抵抗が小さいトランジスタ１５と抵抗１３（トランジス
タ１５のベース電流しか流れないので自身の抵抗値の数
百分の−にしか交流的には寄与しない）が並列に接続さ
れている。これによシ、逆相入力５１と負電圧源８との
間の交流的なインピーダンスは小さく（通常数１００Ω
程度以下）、負電圧源８に重畳した外来雑音はその多く
が逆相入力５１に現われる。つまり、逆相入力５１の点
で正規の電流君号１に対して雑音が重畳されることにな
シ、この雑音は差動形増幅器４，５で増偏されて出力端
子１１．１２に現われる。

このように上述した従来の増幅器は、電源雑音に対して
弱く、このため、負電圧源８を供給する電源装置が雑音
を鐸起しないように配慮しなくてはならないという問題
点があった。

本発明は以上の点に鑑み、かかる問題点を解決するため
になされたもので、その目的は、電源雑音に強い広帯域
の増幅器を提供することにある。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明は、並列帰還形層幅
器と、第１．第２及び第３の差動形増幅器と、電圧信号
のピーク値を一定期間保持する第１及び第２のピーク電
圧保持回路と、電圧信号の直流バイアス分をシフトする
レベルシフト回路を備えた増幅器において、上記レベル
シフト回路を第１．第２及び第３のトランジスタと第１
．第２及び第３の抵抗から構成し、この第１のトランジ
スタのエミッタは第１の抵抗を介して第２のトランジス
タのコレクタと第３のトランジスタのベースに接続し、
該第３のトランジスタのエミッタは上記第１の差動形増
幅器の正相入力に接続するとともに、直接ないしはダイ
オードを介して第２の抵抗と第３の抵抗の一端に接続す
る。そして該第２の抵抗の他端は第２のトランジスタの
ベースに接続し、かつ第３の抵抗は第１の定電位点く接
続するとともに、第１のトランジスタと第３のトランジ
スタのコレクタは第２の定電位点に接続し、該第１のト
ランジスタのベースは上記第３の差動形増幅器の逆相出
力に接続して、上記第１の差動形増幅器の正相入力側に
も逆相入力側と等しい電源雑音が印加されるようにして
、この正相／逆相入力間で雑音を打ち消し合うようにし
念ものである。

〔作用〕

したがって、本発明の増幅器においては、電源に外来の
高周波雑音が重畳した場合でも出力信号にその影響が及
ぼさなくなシ、出力電圧が電源雑音で変調されるのを解
消することができる。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明
する。

第１図は本発明に係る増幅器の第１の実施例を示す回路
構成図である。この実施例の増幅器は、並列帰還形層幅
器３と、第１〜第３の差動形増幅器４，５及び９と、電
圧信号のピーク値（最大値）を一定期間保持する第１及
び第２のピーク電圧保持回路６．Ｔと、電圧信号の直流
バイアス分をシフトするレベルシフト回路１０から構成
される点は第３図の従来例のものと同様であるが、上記
並列帰還形層幅器３は、抵抗１３．ｔ４，２０．３７と
、ＮＰＮ　）ランジスタ１５，１６．３９と、ダイオー
ド１Ｔ及び定電流源３８から構成される。

そして、上記レベルシフト回路１０は該並列帰還形層幅
器３と同形の回路構成とし、このレベルシフト回路１０
が、ＮＰＮ　）ランジスタ４０．４３　。

４５とダイオード４１及び抵抗４２，４４．４６から構
成されている。なお、図中同一符号は同一または相当部
分を示している。

ここで、まず第１図の並列帰還形層幅器３が第３図の並
列帰還形層幅器３と交流的に同等であることを説明する
。すなわち１■第１図の並列帰還形層幅器３において、
電流源３８による抵抗３Ｔでの電圧降下をＰＮ接合一部
分の導通電圧（約０．８Ｖ）と等しくしておけば、その
抵抗１４による電圧降下は、第３図の抵抗１４における
電圧降下と同じように、（負電源８の電圧の大きさ）−（ＰＮ接合５個分の導通
電圧）となる。ただし、この式のＰＮ接合５個は、第１図では
上記電流源３８による抵抗３Ｔでの電圧降下、ＰＮ接合
素子としてのトランジスタ３９．１５及び１６．ダイオ
ード１７の分であシ、第３図では同じくトランジスタ１
６．ダイオード１７．１８及ヒｌ　９　、　）ランジス
タ１５の分である。従って、第１図と第３図とで各抵抗
１３，１４．２０の値をそれぞれ等しくしておけば、ト
ランジスタ１５゜１６とダイオード１７を流れる直流バ
イアス電流は、それぞれ第１図と第３図とで等しくなる
。

■また、並列帰還形層幅器３において、入力端２と出力
端５１の間の変換インピーダンス（入力は電流信号、出
力は電圧信号である。）は、公知のように第１図、第３
図でも、はぼ抵抗１３の値に等しくなる。

それ故、上記■、■よシ第１図と第３図の並列帰還形層
幅器３は交流的に等価である。ただし、出力電圧の直流
バイアスは、第１図の方が第３図よシもＰＮＮ接合２部
分け低いところにある。

次に、第１図の実施例におけるオフセット補償動作を説
明する。

■　まず、第３の差動形増幅器９の正相／逆相入力電圧
が等しい時に、レベルシフト回路１０のトランジスタ４
０のエミッタ電圧（第１の差動形増幅器４の正相人力５
２に印加する基準電圧）が、並列帰還形増幅器３の出力
平衡電圧（信号１が零のときの出力５１における電圧）
と等しくなるように、各回路素子の値を設定する。これ
は、抵抗３γと２８．トランジスタ３９と４３．抵抗１
４と４４．トランジスタ１５と４５．抵抗１３と４６゜
トランジスタ１６と４０．ダイオード１７と４１゜抵抗
２０と４２をそれぞれ同じ値とし、定電流源３８の電流
値を定電流源３１の１／２　とすることで、容易に実現
できる。

■　次に、電流信号１を印加させて回路を動作させてい
る間に、前記の諸要因によって正相人力５２の基準電圧
と逆相入力５１の平衡電圧がずれると、出力端５５と５
６における電圧信号のピーク値に差が生じる。

■　ここで、正相入力５２の基準電圧が逆相入力５１の
平衡電圧よりも相対的に高い方にずれたとすると、第３
図の場合と同様、第３の差動形増幅器９の逆相出力５９
は初期の設定値よシも低い方へずれる。これにより、レ
ベルシフト回路１０のトランジスタ４３のエミッタ電圧
も低い方へ押し下げられ、この変化はその抵抗４４．ト
ランジスタ４０を介して出力端（第１の差動形増幅器４
の正相入力端）５２に伝えられ、この正相入力端５２に
おける基準電圧は下方修正される。

■　逆に、正相人力５２の基準電圧が逆相入力５１の平
衡電圧も相対的に低い方へずれた場合には、上記■とは
逆の過程をたどって正相人力５２の基準電圧は上方修正
される。

■　上記■と■の動作により、結局、正相人力５２の基
準電圧は逆相入力５１の平衡電圧と等しくなる。

次に、本実施例によれば、負電圧源８に外来の高周波雑
音が重畳した場合でも出力端子１１．１２の出力電圧に
は何ら影響を及ぼさ々いことを説明する。

負電圧源８と端子５１との間にあるインピーダンス性素
子は、並列帰還形増幅器３の抵抗２０と１３、及びｐＮ
接合素子１５と１７である。一方、負電圧源８と端子５
２との間にあるインピーダンス性素子は、レベルシフト
回路１０の抵抗４２と４６、及びＰＮ接合素子４５と４
１である。そして、上記のように、抵抗２０と４２．１
３と４６゜及びＰＮ接合素子１５と４５　、１７と４１
とは同じ値のものを用いる。すなわち、負電源８と端子
５１．５２との間のインピーダンス性要素は同等である
。これＫよシ、負電圧源８に重畳する外来雑音成分の内
、端子５１と５２に伝達される分は位相と振幅とも相等
しくなる。すなわち、差動形増幅器４にとっては同相の
入力となる。しかし、公知のように、差動形増幅器の同
相モード除去能力は極めて高い。従って、電源雑音によ
る端子５３．５４での信号歪みは極めて小さく、これに
より、出力端子１１．１２における信号変調（歪み）も
極めて小さくなる。

第２図は本発明の第２の実施例を示すものであって、各
回路要素は第１図のものと同様である。

ただ、第１図と異なるところは、第３の差動形増幅器９
の抵抗３２でもって並列帰還形増幅器３の抵抗３７を兼
用し、かつその定電流源３１で同じく定電流源３８を兼
ねるようにした点である。

かかる実施例の構成によると、第２図の抵抗３２の値を
第１図の抵抗３７と等しくし、第２図の定電流源３１の
電流値を第１図の定電流源３Ｂの２倍に設定すれば、第
１図の並列帰還、形層幅器３の各回路要素の直流バイア
ス状態は、第１図の並列帰還形増幅器３の各回路要素の
直流バイアス状態と同等となる。すなわち、第２図と第
１図の並列帰還形増幅器３の交流増幅動作は同等である
。

また、第２図の負電圧源８と端子５１．５２との間のイ
ンピーダンス性要素は第１図と同等である。つまシ、第
２図においても第１図と同様の電源雑音除去能力が実現
できる。

なお、本発明の第１と第２の実施例では、ダイオード１
７と４１が挿入されている場合について説明したが、負
電源８の電圧の大きさが小さい場合にはこれらのダイオ
ードを削除すればよい。逆に、負電源８の電圧の大きさ
が大きい場合にはダイオード１Ｔと４１の代わシに、そ
れぞれ（同数の）直列接続した複数個のダイオードを用
いればよい。さらに、本発明は、その特許請求の範囲に
記載された範囲において種々変更可能であることは言う
までもない。

〔発明の効果〕

以上説明したように、本発明の増幅器は、第１０差動形
増幅器の正相入力側にも逆相入力側と等しい電源雑音が
印加されるようにして、この正相／逆相入力間で（同相
成分となる）雑音を打ち消すようにしたので、電源に外
来の高周波雑音が重畳した場合でも出力信号にその影響
が及ぶことはなくなる。これによって、広帯域増幅器の
電源雑音除去能力が大幅に向上するとともに、電源装置
内の電源雑音除去能力が低くてもよいので、電源装置の
経済化が図れる等の優れた効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路構成図、第２
図は本発明の第２の実施例を示す回路構成図、第３図は
従来の増幅器の一例を示す構成図である。１・・・・電流信号源、２・・・・入力端子、３・・・
・並列帰還形増幅器、４・・・・第１の差動形増幅器、
５・・・・第２の差動形増幅器、６．７−・・・ピーク
電圧保持回路、８・・・・電圧源、９・・・・第３の差
動形増幅器、１０・・・・レベルシフト回路、１１．１
２・・・命出力端子。

Claims

【特許請求の範囲】

並列帰還形増幅器と、第１、第２及び第３の差動形増幅
器と、電圧信号のピーク値を一定期間保持する第１及び
第２のピーク電圧保持回路と、電圧信号の直流バイアス
分をシフトするレベルシフト回路を備え、上記並列帰還
形増幅器の出力を上記第１の差動形増幅器の逆相入力に
接続し、上記第１の差動形増幅器の正相／逆相出力をそ
れぞれ上記第２の差動増幅器の正相／逆相入力に接続す
るとともに、上記第２の差動形増幅器の正相／逆相出力
を、それぞれ上記第１及び第２のピーク電圧保持回路を
介して上記第３の差動形増幅器の正相／逆相入力に接続
し、上記第３の差動形増幅器の逆相入力を上記レベルシ
フト回路を介して上記第１の差動形増幅器の正相入力に
接続して、上記並列帰還形増幅器の入力を電流信号入力
端子とし、かつ上記第２の差動形増幅器の正相／逆相出
力をそれぞれ正相／逆相電圧信号出力端子とする増幅器
において、上記レベルシフト回路は、第１、第２及び第
３のトランジスタと、第１、第２及び第３の抵抗から成
り、この第１のトランジスタのエミッタが第１の抵抗を
介して第２のトランジスタのコレクタと第３のトランジ
スタのベースに接続され、該第３のトランジスタのエミ
ッタが上記第１の差動形増幅器の正相入力に接続される
とともに、直接ないしはダイオードを介して第２の抵抗
と第３の抵抗の一端に接続され、該第２の抵抗の他端が
第２のトランジスタのベースに接続され、かつ第３の抵
抗が第１の定電位点に接続されるとともに、第１のトラ
ンジスタと第３のトランジスタのコレクタが第２の定電
位点に接続され、該第１のトランジスタのベースが上記
第３の差動形増幅器の逆相出力に接続されたことを特徴
とする増幅器。