JPH02299469A - 入力電圧自動切換ａｃ―ｄｃコンバータ - Google Patents
入力電圧自動切換ａｃ―ｄｃコンバータInfo
- Publication number
- JPH02299469A JPH02299469A JP11514989A JP11514989A JPH02299469A JP H02299469 A JPH02299469 A JP H02299469A JP 11514989 A JP11514989 A JP 11514989A JP 11514989 A JP11514989 A JP 11514989A JP H02299469 A JPH02299469 A JP H02299469A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- volts
- input terminal
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000003071 parasitic effect Effects 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 244000145845 chattering Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100537375 Homo sapiens TMEM107 gene Proteins 0.000 description 1
- 102100036728 Transmembrane protein 107 Human genes 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力電圧が交流Ｖボルトあるいは２■ボルト
（たとえば、Ｖ＝１００ボルト）のいずれの場合にも、
出力に所望のＤＣ２Ｖボルトを自動的に得られる入力電
圧自動切換ＡＣ−ＤＣＣ一式−タに関するものである。
（たとえば、Ｖ＝１００ボルト）のいずれの場合にも、
出力に所望のＤＣ２Ｖボルトを自動的に得られる入力電
圧自動切換ＡＣ−ＤＣＣ一式−タに関するものである。
従来、１００ボルトまたは２００ボルトの交流入力電圧
に対して、２００ボルトの直流電圧を自動的に得る入力
端子自動切換ＡＣ−ＤＣコンバータがある。この入力電
圧自動切換ＡＣ−ＤＣＣ一式−タにおけるスイッチング
素子には、トライアックが使用されていた。トライアッ
クには、保持電流以下にならないと○ＦＦＬ、ない性質
があるため、瞬停に対して遅れるという問題があった。
に対して、２００ボルトの直流電圧を自動的に得る入力
端子自動切換ＡＣ−ＤＣコンバータがある。この入力電
圧自動切換ＡＣ−ＤＣＣ一式−タにおけるスイッチング
素子には、トライアックが使用されていた。トライアッ
クには、保持電流以下にならないと○ＦＦＬ、ない性質
があるため、瞬停に対して遅れるという問題があった。
トライアックの駆動は、電流制御であるため、特別の駆
動回路を電源から得なければならない。
動回路を電源から得なければならない。
そのためには、電源電圧を降圧する変圧器あるいは損失
の大きい抵抗を使用しなければならないという問題があ
った。
の大きい抵抗を使用しなければならないという問題があ
った。
このような問題を解決した従来例を第４図に示す。
符号１０．１０′は入力端子で、この間にＡＣｌ ００
／２００ボルトが入力する。Ｄｌは電源用整流器、Ｄ２
は制御回路用整流器である。Ｑ１およびＱ２は寄生ダイ
オードＤＰＩおよびＤＰ２をそれぞれ有するパワーＭＯ
３−ＦＥＴである。ＣＡおよびＣＢはコンデンサで、出
力端子１１および１１′の間に設けられ、コンデンサＣ
ＡとコンデンサＣＢとの接続部と入力端子１１′との間
に前記ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２が接続されてい
る。１２は電圧監視回路で、入力電圧としてＡＣ１００
ボルトかあるいは２００ボルトかを監視し、入力電圧が
ＡＣ１００ボルトを検出した場合には、スイッチ駆動回
路１３を駆動する。スイッチ駆動回路１３の駆動により
スイッチ１４がＯＮするため、ＡＣ１００ボルトを変圧
器１５で降圧してコンデンサ１６に蓄えられていた電荷
がＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２のゲート−ソース間
に与えられる。この結果、ＦＥＴ−Ｑ１およびＦＥＴ−
Ｑ２は交互にＯＮする。
／２００ボルトが入力する。Ｄｌは電源用整流器、Ｄ２
は制御回路用整流器である。Ｑ１およびＱ２は寄生ダイ
オードＤＰＩおよびＤＰ２をそれぞれ有するパワーＭＯ
３−ＦＥＴである。ＣＡおよびＣＢはコンデンサで、出
力端子１１および１１′の間に設けられ、コンデンサＣ
ＡとコンデンサＣＢとの接続部と入力端子１１′との間
に前記ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２が接続されてい
る。１２は電圧監視回路で、入力電圧としてＡＣ１００
ボルトかあるいは２００ボルトかを監視し、入力電圧が
ＡＣ１００ボルトを検出した場合には、スイッチ駆動回
路１３を駆動する。スイッチ駆動回路１３の駆動により
スイッチ１４がＯＮするため、ＡＣ１００ボルトを変圧
器１５で降圧してコンデンサ１６に蓄えられていた電荷
がＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２のゲート−ソース間
に与えられる。この結果、ＦＥＴ−Ｑ１およびＦＥＴ−
Ｑ２は交互にＯＮする。
このような構成の入力電圧自動切換ＡＣ−ＤＣＣ一式−
タにおいて、入力端子１０および１０′にＡＣ１００ボ
ルトが人力したとする。ＡＣ１００ボルトは整流器ＤＩ
により整流されてコンデンサＣＡを第４図図示の極性に
充電する。
タにおいて、入力端子１０および１０′にＡＣ１００ボ
ルトが人力したとする。ＡＣ１００ボルトは整流器ＤＩ
により整流されてコンデンサＣＡを第４図図示の極性に
充電する。
一方、ＡＣ１００ボルトは整流器Ｄ２により整流されて
制御回路の電源になる。そして、電圧監視回路１２は、
入力から１００ボルトが与えられていることを検出して
、スイッチ駆動回路１３を駆動する。スイッチ駆動回路
１３の駆動によりスイッチ１４がＯＮする。また、入力
電圧ＡＣ１００ボルトを変圧器１５により降圧してコン
デンサ１６を充電する。このコンデンサ１６に充電され
ている電圧は、前記スイッチ１４のＯＮによりＦＥＴ−
Ｑ１およびＦＥＴ−Ｑ２のゲート−ソース間に加えられ
、ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２は交互にＯＮする。
制御回路の電源になる。そして、電圧監視回路１２は、
入力から１００ボルトが与えられていることを検出して
、スイッチ駆動回路１３を駆動する。スイッチ駆動回路
１３の駆動によりスイッチ１４がＯＮする。また、入力
電圧ＡＣ１００ボルトを変圧器１５により降圧してコン
デンサ１６を充電する。このコンデンサ１６に充電され
ている電圧は、前記スイッチ１４のＯＮによりＦＥＴ−
Ｑ１およびＦＥＴ−Ｑ２のゲート−ソース間に加えられ
、ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２は交互にＯＮする。
したがって、前記コンデンサＣＡの電荷は、ＦＥＴ−Ｑ
２およびＦＥＴ−Ｑｌの寄生ダイオードＤＰＩを通って
入力端子１０′に戻る。
２およびＦＥＴ−Ｑｌの寄生ダイオードＤＰＩを通って
入力端子１０′に戻る。
入力電圧が反対の相の時には、入力端子１０′からＦＥ
Ｔ−Ｑ１およびＦＥＴ−Ｑ２の寄生ダイオード２を通り
、コンデンサＣＢを充電し、整流器Ｄ１を介して入力端
子１０に戻る。
Ｔ−Ｑ１およびＦＥＴ−Ｑ２の寄生ダイオード２を通り
、コンデンサＣＢを充電し、整流器Ｄ１を介して入力端
子１０に戻る。
このようにコンデンサＣＡとコンデンサＣＢとに充電さ
れた電荷の極性は同方向であるから、出力端子１１およ
び１１′には１００ボルトの２倍の２００ボルトが得ら
れる。
れた電荷の極性は同方向であるから、出力端子１１およ
び１１′には１００ボルトの２倍の２００ボルトが得ら
れる。
入力端子１０および１０′にＡＣ２００ボルトが入力し
た場合には、電圧監視回路１２てこの電圧を検出してス
イッチ駆動回路１３を駆動して、スイッチ１４をＯＦＦ
にする。したがって、コンデンサ１６に蓄積されている
電荷は、ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２のゲート−ソ
ース間にかかることがないので、ＦＥＴ−Ｑ１およびＦ
ＥＴ・Ｑ２はＯＦＦとなる。
た場合には、電圧監視回路１２てこの電圧を検出してス
イッチ駆動回路１３を駆動して、スイッチ１４をＯＦＦ
にする。したがって、コンデンサ１６に蓄積されている
電荷は、ＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２のゲート−ソ
ース間にかかることがないので、ＦＥＴ−Ｑ１およびＦ
ＥＴ・Ｑ２はＯＦＦとなる。
この結果、入力端子１０に入力した電圧は、整流器ＤＩ
−コンデンサＣＡ−コンデンサＣＢ−整流器Ｄ１を通り
入力端子１０′に戻る。
−コンデンサＣＡ−コンデンサＣＢ−整流器Ｄ１を通り
入力端子１０′に戻る。
入力端子１０’に入力した電圧が反対の相の時には、入
力端子１０′−整流器Ｄ１−コンデンサＣＡ−コンデン
サＣＢ−整流器Ｄ１を通り入力端子１０に戻る。
力端子１０′−整流器Ｄ１−コンデンサＣＡ−コンデン
サＣＢ−整流器Ｄ１を通り入力端子１０に戻る。
このようにしてＡＣ２００ボルトからＤＣ２００ボルト
が得られる。
が得られる。
しかし、上記従来例におけるＦＥＴ−Ｑ１およびＦＥＴ
−Ｑ２のゲート回路は、交流入力電源を降圧する変圧器
および整流回路が必要であった。
−Ｑ２のゲート回路は、交流入力電源を降圧する変圧器
および整流回路が必要であった。
また、電源の容景によって上記ＦＥＴを変えた場合、ゲ
ートを駆動するゲート回路も変えなくてはならないとい
う問題があった。
ートを駆動するゲート回路も変えなくてはならないとい
う問題があった。
本発明は、特別に変圧器および整流回路を必要としない
ゲート回路からなる入力端子自動切換ＡＣ−ＤＣコンバ
ータを提供することを目的とする。
ゲート回路からなる入力端子自動切換ＡＣ−ＤＣコンバ
ータを提供することを目的とする。
ま、た、本発明は、ゲート回路の電源を制御回路の電源
と共通にした入力電圧自動切換ＡＣ−ＤＣコンバータを
提供することを目的とする。
と共通にした入力電圧自動切換ＡＣ−ＤＣコンバータを
提供することを目的とする。
さらに、本発明は、ＦＥＴに寄生する寄生ダイオードを
巧みに利用して回路を簡単化した入力電圧自動切換ＡＣ
−ＤＣコンバータを提供することを目的とする。
巧みに利用して回路を簡単化した入力電圧自動切換ＡＣ
−ＤＣコンバータを提供することを目的とする。
前記目的を達成するために、本発明は、交流Ｖボルトの
入力において、入力端子１−整流器ＤＡ−コンデンサＣ
Ａ−ＦＥＴ−Ｑ２−ＦＥＴ−Ｑｌの寄生ダイオードＤＰ
Ｉ−入力端子２を形成する回路と、入力端子２−ＦＥＴ
−Ｑｌ−ＦＥＴ−Ｑ２の寄生ダイオードＤＰ２−コンデ
ンサＣＢ−Ｗ流器ＤＤ−入力端子１を形成する回路と、
が構成され、 交流２Ｖボルトの人力において、入力端子１−整流器Ｄ
Ａ−コンデンサＣＡ−コンデンサＣＢ−整流器ＤＣ−入
力端子２を形成する回路と、入力端子２−整流器ＤＢ−
コンデンサＣＡ−コンデンサＣＢ−整流器ＤＤ−入力端
子１を形成する回路と、が構成され、 入力端子に交流Ｖボルトまたは２Ｖボルトの電圧が加え
られた場合に、出力端子に直流２Ｖボルトの電圧が得ら
れることを特徴とする。
入力において、入力端子１−整流器ＤＡ−コンデンサＣ
Ａ−ＦＥＴ−Ｑ２−ＦＥＴ−Ｑｌの寄生ダイオードＤＰ
Ｉ−入力端子２を形成する回路と、入力端子２−ＦＥＴ
−Ｑｌ−ＦＥＴ−Ｑ２の寄生ダイオードＤＰ２−コンデ
ンサＣＢ−Ｗ流器ＤＤ−入力端子１を形成する回路と、
が構成され、 交流２Ｖボルトの人力において、入力端子１−整流器Ｄ
Ａ−コンデンサＣＡ−コンデンサＣＢ−整流器ＤＣ−入
力端子２を形成する回路と、入力端子２−整流器ＤＢ−
コンデンサＣＡ−コンデンサＣＢ−整流器ＤＤ−入力端
子１を形成する回路と、が構成され、 入力端子に交流Ｖボルトまたは２Ｖボルトの電圧が加え
られた場合に、出力端子に直流２Ｖボルトの電圧が得ら
れることを特徴とする。
また、本発明は、入力端子に人力するＶボルトまたは２
Ｖボルトを監視する電圧監視回路７と、当該電圧監視回
路？で検出されたＶボルトが抵抗Ｒ４を介して入力され
、前記ＦＥＴ−Ｑ１＃よびＦＥＴ−Ｑ２の駆動用電圧を
発生するゲート回路９と、前記電圧監視回路で検出され
た２ＶボルトがＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２をＯＦ
Ｆするために前記ゲート回路９で発生する電圧を停止す
るためのスイッチ回路ＰＣ１とから構成する。
Ｖボルトを監視する電圧監視回路７と、当該電圧監視回
路？で検出されたＶボルトが抵抗Ｒ４を介して入力され
、前記ＦＥＴ−Ｑ１＃よびＦＥＴ−Ｑ２の駆動用電圧を
発生するゲート回路９と、前記電圧監視回路で検出され
た２ＶボルトがＦＥＴ−Ｑ１およびＦＥＴ−Ｑ２をＯＦ
Ｆするために前記ゲート回路９で発生する電圧を停止す
るためのスイッチ回路ＰＣ１とから構成する。
さらに、本発明は、前記スイッチ回路にヒステリシス回
路を付加するように構成する。
路を付加するように構成する。
本発明のような構成の入力端子自動切換ＡＣ−ＤＣコン
バータでは、入力電圧ＡＣ１００ボルトの場合、コンデ
ンサＣＡを充電する相とコンデンサＣＢを充電する相と
により倍圧整流回路を形成してＤＣ２００ボルトを得る
。
バータでは、入力電圧ＡＣ１００ボルトの場合、コンデ
ンサＣＡを充電する相とコンデンサＣＢを充電する相と
により倍圧整流回路を形成してＤＣ２００ボルトを得る
。
入力電圧ＡＣ２００ボルトの場合、上記両相共にコンデ
ンサＣＡおよびコンデンサＣＢを同時に同方向に充電し
てＤＣ２００ボルトが得られる。
ンサＣＡおよびコンデンサＣＢを同時に同方向に充電し
てＤＣ２００ボルトが得られる。
また、電圧監視回路が常に入力電圧を監視しており、入
力電圧が１００ボルトの場合には、スイッチング素子の
ゲート回路を動作させるようにし、上記倍圧整流回路を
形成する。
力電圧が１００ボルトの場合には、スイッチング素子の
ゲート回路を動作させるようにし、上記倍圧整流回路を
形成する。
入力電圧がＡＣ２００ボルトの場合には、スイッチング
素子のゲート回路を動作しないようにして、ＡＣ２００
ボルトがそのままＤＣ２００ボルトに整流されるような
回路を形成する。
素子のゲート回路を動作しないようにして、ＡＣ２００
ボルトがそのままＤＣ２００ボルトに整流されるような
回路を形成する。
さらに、スイッチング回路のチャタリングが生じないよ
うにヒステリシス回路あるいは抵抗の付加によって回路
安定化を計っている。
うにヒステリシス回路あるいは抵抗の付加によって回路
安定化を計っている。
本発明の一実施例を第１図ないし第３図を参照しつつ説
明する。第１図は本発明における一実施例説明図、第２
図は本発明におけるＡＣ１００Ｖ入力時の動作原理説明
図、第３図は本発明におけるＡＣ２００Ｖ入力時の動作
原理説明図を示す。
明する。第１図は本発明における一実施例説明図、第２
図は本発明におけるＡＣ１００Ｖ入力時の動作原理説明
図、第３図は本発明におけるＡＣ２００Ｖ入力時の動作
原理説明図を示す。
図において、符号１および２は入力端子、３および４は
出力端子、５は電源整流回路、６は制御電源整流回路、
７は抵抗Ｒ１およびＲ２、ツェナーダイオードＺＤＩお
よびＺＤ２により電圧監視回路を形成している。８はト
ランジスタＴｒおよび抵抗Ｒ３によりスイッチ駆動回路
を形成している。ＰＣＩは前記スイッチ駆動回路８によ
り駆動されるホトカブラ。抵抗Ｒ４は制御電源整流回路
６の電圧を降圧する抵抗、抵抗Ｒ４’はスイッチング素
子と制御回路との共通端子に挿入されたバランス抵抗で
ある。９はツェナーダイオードＺＤ３、コンデンサＣ１
および抵抗５の並列回路からなるゲート回路を構成する
。なお、図示符号のＦＥＴ−Ｑｌ、ＤＰＩ、ＦＥＴ−Ｑ
２、ＤＰ２、ＣＡＳＣＢは第４図図示従来例と対応して
いる。
出力端子、５は電源整流回路、６は制御電源整流回路、
７は抵抗Ｒ１およびＲ２、ツェナーダイオードＺＤＩお
よびＺＤ２により電圧監視回路を形成している。８はト
ランジスタＴｒおよび抵抗Ｒ３によりスイッチ駆動回路
を形成している。ＰＣＩは前記スイッチ駆動回路８によ
り駆動されるホトカブラ。抵抗Ｒ４は制御電源整流回路
６の電圧を降圧する抵抗、抵抗Ｒ４’はスイッチング素
子と制御回路との共通端子に挿入されたバランス抵抗で
ある。９はツェナーダイオードＺＤ３、コンデンサＣ１
および抵抗５の並列回路からなるゲート回路を構成する
。なお、図示符号のＦＥＴ−Ｑｌ、ＤＰＩ、ＦＥＴ−Ｑ
２、ＤＰ２、ＣＡＳＣＢは第４図図示従来例と対応して
いる。
このような構成において、先ず入力端子１．２にＡＣ１
００ボルトが入力した場合を第２図にしたがって説明す
る。
００ボルトが入力した場合を第２図にしたがって説明す
る。
第２図（イ）図示のごとく、ＡＣ１００ボルトは、制御
電源整流回路６の整流器Ｄａで整流されるが、この電圧
ではトランジスタＴｒを駆動できずに、抵抗Ｒ４で降圧
されてゲート回路９に入る。
電源整流回路６の整流器Ｄａで整流されるが、この電圧
ではトランジスタＴｒを駆動できずに、抵抗Ｒ４で降圧
されてゲート回路９に入る。
ゲート回路９はコンデンサＣＩ、ツェナーダイオードｚ
３および抵抗Ｒ５により電源回路のスイッチング素子Ｑ
１およびＱ２を駆動するゲート電圧を発生する。この時
、コンデンサＣ１と抵抗Ｒ５との時定数により瞬停があ
っても、瞬停の回復後にスイッチング素子Ｑ１．０２を
駆動させるゲート電圧を保つことができる。
３および抵抗Ｒ５により電源回路のスイッチング素子Ｑ
１およびＱ２を駆動するゲート電圧を発生する。この時
、コンデンサＣ１と抵抗Ｒ５との時定数により瞬停があ
っても、瞬停の回復後にスイッチング素子Ｑ１．０２を
駆動させるゲート電圧を保つことができる。
ゲート回路９のゲート電圧によりＦＥＴ−Ｑ２がＯＮす
るので、ＡＣ１００ボルトの入力電圧は、入力端子１−
電源整流回路５の整流器ＤＡ−コンデンサＣＡ−ＦＥＴ
−Ｑ２−ＦＥＴ−Ｑｌの寄生ダイオードＤＰＩ−入力端
子２に戻る回路を形成する。
るので、ＡＣ１００ボルトの入力電圧は、入力端子１−
電源整流回路５の整流器ＤＡ−コンデンサＣＡ−ＦＥＴ
−Ｑ２−ＦＥＴ−Ｑｌの寄生ダイオードＤＰＩ−入力端
子２に戻る回路を形成する。
入力端子１に反対極性の電圧がかかった場合には、第２
図（ロ）図示のごとく、入力端子２の電圧は、制御電源
整流回路６の整流器Ｄｂで整流された後に抵抗Ｒ４で電
圧が落とされ、ゲート回路９のコンデンサＣ１を充電し
て抵抗Ｒ４’Ｊよび整流器Ｄｄを通り入力端子１に戻る
。この時、スイッチング素子ＦＥＴ−ＱｌはＯＮするの
で、ＡＣ１００ボルトの入力電圧は、入力端子２−ＦＥ
Ｔ−Ｑｌ−ＦＥＴ−Ｑ２の寄生ダイオードＤＰ２−コン
デンサＣＢ−電源整流回路５の整流器ＤＤ−入力端子１
に戻る回路を形成する。
図（ロ）図示のごとく、入力端子２の電圧は、制御電源
整流回路６の整流器Ｄｂで整流された後に抵抗Ｒ４で電
圧が落とされ、ゲート回路９のコンデンサＣ１を充電し
て抵抗Ｒ４’Ｊよび整流器Ｄｄを通り入力端子１に戻る
。この時、スイッチング素子ＦＥＴ−ＱｌはＯＮするの
で、ＡＣ１００ボルトの入力電圧は、入力端子２−ＦＥ
Ｔ−Ｑｌ−ＦＥＴ−Ｑ２の寄生ダイオードＤＰ２−コン
デンサＣＢ−電源整流回路５の整流器ＤＤ−入力端子１
に戻る回路を形成する。
以上のようにコンデンサＣＡおよびコンデンサＣＢには
、同方向の電荷が蓄積されるので倍圧整流となり出力端
子３．４にＤＣ２００ボルトの電圧が出力される。
、同方向の電荷が蓄積されるので倍圧整流となり出力端
子３．４にＤＣ２００ボルトの電圧が出力される。
次に、入力端子に２００ボルトが入力する場合を第１図
および第３図にしたがって説明する。
および第３図にしたがって説明する。
入力端子１および２に何れの極性の電圧が加わっても制
御回路電源６で整流された電圧は、抵抗Ｒ１とツェナー
ダイオードＺ’ＤＩおよびＺＤ２により分割されてトラ
ンジスタＴｒのベースニ加わる。すなわち、これらの抵
抗とツェナーダイオードとで電圧を監視し、２００ボル
トを検出した場合、トランジスタＴｒのベースにかかる
電圧がトランジスタＴｒをＯＮするに適した電圧になる
ように設計しておく。トランジスタＴｒがＯＮすると、
トランジスタＴｒを介してホトカブラＰＣ１の光ダイオ
ードに電流が流れる。これにより光ダイオードが発光し
て、ホトカブラＰＣＩの受光素子に電流が流れる。この
結果、ゲート回路９はショート状態になり電源回路のス
イッチング素子Ｑ１およびＱ２はＯＦＦとなる。
御回路電源６で整流された電圧は、抵抗Ｒ１とツェナー
ダイオードＺ’ＤＩおよびＺＤ２により分割されてトラ
ンジスタＴｒのベースニ加わる。すなわち、これらの抵
抗とツェナーダイオードとで電圧を監視し、２００ボル
トを検出した場合、トランジスタＴｒのベースにかかる
電圧がトランジスタＴｒをＯＮするに適した電圧になる
ように設計しておく。トランジスタＴｒがＯＮすると、
トランジスタＴｒを介してホトカブラＰＣ１の光ダイオ
ードに電流が流れる。これにより光ダイオードが発光し
て、ホトカブラＰＣＩの受光素子に電流が流れる。この
結果、ゲート回路９はショート状態になり電源回路のス
イッチング素子Ｑ１およびＱ２はＯＦＦとなる。
したがって、入力端子１にＡＣ２００ボルトが加わった
場合には、第３図（イ）図示のごとく、入力端子１−制
御電源整流回路６の整流器Ｄａ−ミー抵抗Ｒ４−ホトカ
プラＩ−抵抗Ｒ４’−整流器Ｄｃ−入力端子２の回路が
形成されて、スイッチング素子ＦＥＴ−０２はＯＦＦす
る。この結果、電源回路は、入力端子１−電源整流回路
５の整流器ＤＡ−コンデンサＣＡ−コンデンサＣＢ−整
流器ＤＣ−入力端子２となり出力端子３．４にＤＣ２０
０ボルトが出力する。
場合には、第３図（イ）図示のごとく、入力端子１−制
御電源整流回路６の整流器Ｄａ−ミー抵抗Ｒ４−ホトカ
プラＩ−抵抗Ｒ４’−整流器Ｄｃ−入力端子２の回路が
形成されて、スイッチング素子ＦＥＴ−０２はＯＦＦす
る。この結果、電源回路は、入力端子１−電源整流回路
５の整流器ＤＡ−コンデンサＣＡ−コンデンサＣＢ−整
流器ＤＣ−入力端子２となり出力端子３．４にＤＣ２０
０ボルトが出力する。
また、入力端子１に前記と反対の極性の電圧ＡＣ２００
ボルトが加わった場合には、第３図（ロ）図示のごとく
、入力端子２−制御電源整流回路６の整流器Ｄｂ−抵抗
Ｒ４−ホトカプラＰＣＩ−抵抗Ｒ４’−整流器Ｄｄ−入
力端子１の回路を形成して、スイッチング素子ＦＥＴ−
ＱｌはＯＦＦする。この結果、電源回路は、入力端子２
−電源整流回路５の整流器ＤＢ−コンデンサＣＡ−コン
デンサＣＢ−整流器ＤＤ−入力端子１となり出力端子３
．４にＤＣ２００ボルトが出力する。
ボルトが加わった場合には、第３図（ロ）図示のごとく
、入力端子２−制御電源整流回路６の整流器Ｄｂ−抵抗
Ｒ４−ホトカプラＰＣＩ−抵抗Ｒ４’−整流器Ｄｄ−入
力端子１の回路を形成して、スイッチング素子ＦＥＴ−
ＱｌはＯＦＦする。この結果、電源回路は、入力端子２
−電源整流回路５の整流器ＤＢ−コンデンサＣＡ−コン
デンサＣＢ−整流器ＤＤ−入力端子１となり出力端子３
．４にＤＣ２００ボルトが出力する。
以上のようにして、ＡＣ１００ボルトあるいは２００ボ
ルトが入力しても電源回路のスイッチング素子を０Ｎ１
０ＦＦして、常に出力にＤＣ２００ボルトを得ることが
できる。しかし、制御回路におけるスイッチが切換電圧
付近でチャタリング動作を起こすことがある。このよう
な場合には、ヒステリシス回路をスイッチに付加するこ
とによりチャタリングを防止することができる。
ルトが入力しても電源回路のスイッチング素子を０Ｎ１
０ＦＦして、常に出力にＤＣ２００ボルトを得ることが
できる。しかし、制御回路におけるスイッチが切換電圧
付近でチャタリング動作を起こすことがある。このよう
な場合には、ヒステリシス回路をスイッチに付加するこ
とによりチャタリングを防止することができる。
以上、本発明の実施例を詳述したが、本発明は、前記実
施例に限定されるものではない。そして、特許請求の範
囲に記載された本発明を逸脱することがなければ、種々
の設計変更を行うことが可能である。
施例に限定されるものではない。そして、特許請求の範
囲に記載された本発明を逸脱することがなければ、種々
の設計変更を行うことが可能である。
たとえば、電源回路、スイッチング素子を制御するゲー
ト回路、ゲート回路を駆動するスイッチ回路およびスイ
ッチ回路を駆動する回路等は、本実施例以外に公知の回
路を使用できる。
ト回路、ゲート回路を駆動するスイッチ回路およびスイ
ッチ回路を駆動する回路等は、本実施例以外に公知の回
路を使用できる。
本発明によれば、制御回路の電源から抵抗によって電圧
を落とすだけで、ゲート回路の電源とすることができる
ので、電源回路のスイッチング素子を０Ｎ１０ＦＦする
ゲート回路に、交流入力電源を降圧するための特別の変
圧器および整流回路が必要でないだけでなく、ゲート回
路の電源を制御回路の電源と共通にできる。
を落とすだけで、ゲート回路の電源とすることができる
ので、電源回路のスイッチング素子を０Ｎ１０ＦＦする
ゲート回路に、交流入力電源を降圧するための特別の変
圧器および整流回路が必要でないだけでなく、ゲート回
路の電源を制御回路の電源と共通にできる。
また、本発明によれば、電源の容量によって上記ＦＥＴ
を変えた場合、制御回路およびゲート回路を変えずに抵
抗Ｒ４を変えるだけで良い。
を変えた場合、制御回路およびゲート回路を変えずに抵
抗Ｒ４を変えるだけで良い。
さらに、本発明によれば、電源回路のスイッチング素子
であるＦＥＴに寄生する寄生ダイオードを巧みに利用し
て回路を簡単化したので、電源スイッチング素子および
制御回路の損失が少なく、瞬断に対して影響がないよう
に動作する。
であるＦＥＴに寄生する寄生ダイオードを巧みに利用し
て回路を簡単化したので、電源スイッチング素子および
制御回路の損失が少なく、瞬断に対して影響がないよう
に動作する。
第１図は本発明における一実施例説明図、第２図は本発
明におけるＡＣ１００Ｖ入力時の動作原理説明図、第３
図は本発明におけるＡＣ２００Ｖ入力時の動作原理説明
図、第４図は従来例説明図である。 １．２・・・入力端子 ３．４・・・出力端子 ５・・・電源整流回路 ６・・・制御電源整流回路 ７・・・電圧監視回路 ８・・・スイッチ駆動回路 ９・・・ゲート回路 しり
明におけるＡＣ１００Ｖ入力時の動作原理説明図、第３
図は本発明におけるＡＣ２００Ｖ入力時の動作原理説明
図、第４図は従来例説明図である。 １．２・・・入力端子 ３．４・・・出力端子 ５・・・電源整流回路 ６・・・制御電源整流回路 ７・・・電圧監視回路 ８・・・スイッチ駆動回路 ９・・・ゲート回路 しり
Claims (2)
- （１）交流Ｖボルトの入力において、 入力端子１−整流器ＤＡ−コンデンサＣＡ−ＦＥＴ・Ｑ
２−ＦＥＴ・Ｑ１の寄生ダイオードＤＰ１−入力端子２
を形成する回路と、 入力端子２−ＦＥＴ・Ｑ１−ＦＥＴ・Ｑ２の寄生ダイオ
ードＤＰ２−コンデンサＣＢ−整流器ＤＤ−入力端子１
を形成する回路と、 が構成され、 交流２Ｖボルトの入力において、 入力端子１−整流器ＤＡ−コンデンサＣＡ−コンデンサ
ＣＢ−整流器ＤＣ−入力端子２を形成する回路と、 入力端子２−整流器ＤＢ−コンデンサＣＡ−コンデンサ
ＣＢ−整流器ＤＤ−入力端子１を形成する回路と、 が構成され、 入力端子に交流Ｖボルトまたは２Ｖボルトの電圧が加え
られた場合に、出力端子に直流２Ｖボルトの電圧が得ら
れることを特徴とする入力電圧自動切換ＡＣ−ＤＣコン
バータ。 - （２）入力端子に入力するＶボルトまたは２Ｖボルトを
監視する電圧監視回路７と、 当該電圧監視回路７で検出されたＶボルトが抵抗Ｒ４を
介して入力され、前記ＦＥＴ・Ｑ１およびＦＥＴ・Ｑ２
の駆動用電圧を発生するゲート回路９と、 前記電圧監視回路で検出された２ＶボルトがＦＥＴ・Ｑ
１およびＦＥＴ・Ｑ２をＯＦＦするために前記ゲート回
路９で発生する電圧を停止するためのスイッチ回路ＰＣ
１と、 を備えたことを特徴とする請求項１記載の入力電圧自動
切換ＡＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11514989A JPH02299469A (ja) | 1989-05-10 | 1989-05-10 | 入力電圧自動切換ａｃ―ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11514989A JPH02299469A (ja) | 1989-05-10 | 1989-05-10 | 入力電圧自動切換ａｃ―ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02299469A true JPH02299469A (ja) | 1990-12-11 |
Family
ID=14655527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11514989A Pending JPH02299469A (ja) | 1989-05-10 | 1989-05-10 | 入力電圧自動切換ａｃ―ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02299469A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU755508B2 (en) * | 1999-06-02 | 2002-12-12 | Lg Electronics Inc. | Automatic voltage conversion module |
| EP3363112A4 (en) * | 2015-10-12 | 2018-12-26 | Texas Instruments Incorporated | Adaptive bus voltage auto-selection system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746675A (en) * | 1980-09-01 | 1982-03-17 | Tdk Corp | Power circuit |
| JPS6343568A (ja) * | 1986-08-06 | 1988-02-24 | Nippon Chemicon Corp | 交流入力自動切換回路 |
-
1989
- 1989-05-10 JP JP11514989A patent/JPH02299469A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5746675A (en) * | 1980-09-01 | 1982-03-17 | Tdk Corp | Power circuit |
| JPS6343568A (ja) * | 1986-08-06 | 1988-02-24 | Nippon Chemicon Corp | 交流入力自動切換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU755508B2 (en) * | 1999-06-02 | 2002-12-12 | Lg Electronics Inc. | Automatic voltage conversion module |
| EP3363112A4 (en) * | 2015-10-12 | 2018-12-26 | Texas Instruments Incorporated | Adaptive bus voltage auto-selection system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847550A (en) | Exit sign having a pulse switching tandem flyback voltage converter and a backup battery | |
| EP0487204B1 (en) | Variable voltage regulator | |
| EP1054504B1 (en) | AC and DC input power supply | |
| US4500923A (en) | Television receiver standby power supply | |
| US4811185A (en) | DC to DC power converter | |
| US5245272A (en) | Electronic control for series circuits | |
| JPH07308065A (ja) | 電源装置 | |
| JPH02299469A (ja) | 入力電圧自動切換ａｃ―ｄｃコンバータ | |
| EP0978933A3 (de) | Gleichspannungswandler | |
| JPH02136067A (ja) | 入力電圧切替コンバータ回路 | |
| KR960003739Y1 (ko) | 전원 온/오프 제어회로 | |
| JP2735736B2 (ja) | スイッチング電源 | |
| US5151851A (en) | Method and circuit arrangement for generating a sinusoidal line ac voltage from a dc voltage | |
| JP2675745B2 (ja) | 交直流信号電圧切替装置 | |
| KR890001043Y1 (ko) | 교류전압 정류회로 | |
| JPS62284Y2 (ja) | ||
| JPH051962Y2 (ja) | ||
| JP2771596B2 (ja) | インバータ | |
| JP2928945B2 (ja) | 直流電源装置 | |
| JP3615047B2 (ja) | 電源回路 | |
| KR100230187B1 (ko) | 프로젝션 텔레비젼의 메탈할라이드 램프 구동제어장치 | |
| JPH088705Y2 (ja) | 電動カーテン駆動回路 | |
| SU1069099A2 (ru) | Трехфазный инвертор | |
| JP2837734B2 (ja) | 供給電力調節回路 | |
| JPH02299473A (ja) | 電源回路 |