JPH02302046A - 自己整合形トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はゲート、ソース及びドレインメタライズ領域の
自己整合によるトランジスタの製造方法に係る。本発明
の方法によると、ゲート長を現在の光学マスキング法の
下限又は分解能より小さくすることができる。形成パタ
ーンの精度が向上するのは、製造中に樹脂マスク層の１
つを制御下で変形するためである。

［発明の背Ｉ！］ マイクロ波トランジスタでは個別回路か集積回路かによ
らず、ソース・トレイン方向で測定したゲート長をミク
ロンより小さい（サブミクロン）単位にすることが重要
である。光学マスキング装置が最も一般的であり、また
大量生産に適するが、１ミクロン以下の長さのゲートに
マスクすることができない。所謂微小（サブミクロン）
トランジスタを構成するには電子的なマスキング手段を
使用する必要があるが、はるかに高価である上、何より
も動作が遅いという欠点がある。しかしながら、長さ０
．２ミクロンのゲートの構成が可能になる。

［発明の概要］ 本発明の方法はマイクロ波トランジスタを対像としたも
のであり、光学マスキング手段、従ってミクロン以下で
はないマスクを用いてミクロンより小さい単位のゲート
長の実現を可能にする。本発明の方法はそれ自体周知と
なっている自己整合法を用いるが、使用する樹脂マスク
はゲート形成領域の微細パターンをソース・ドレイン形
成領域をマスクするパターンから２つの小間隔部で分離
したものである。これらの樹脂パターンの垂直縁部をイ
オンエツチング又はプラズマエツチングにより変形する
ことにより、傾斜面とする。

次に前記間隔部内にシリカ層を堆積した後樹脂パターン
を溶解除去すると、傾斜側面を有する２つの微細シリカ
マスクが間隔の中に残る。これら２つの微細マスク間の
開口は１ミクロン以下であり、この開口の中にゲートが
堆積されるため、ゲートはミクロンより小さい大きさと
なる。

開口部の長さは中央の樹脂パターンの長さ及び後に実施
するイオンエツチングにより調整可能であり、従ってゲ
ート長も調整可能である。

より詳細には、本発明は基板及び複数の半導体層の上に
ゲート、ソース及びドレインとしての３つのメタライズ
領域を含む自己整合形トランジスタの製造方法であって
、 半導体材料上に樹脂層を堆積し、光学マスキング手段の
最小分解能の寸法を有する少なくとも１つのパターンを
分離するために該光学マスキング手段によりゲート形成
領域にマスクを施す段階と、該パターンの両側面及び樹
脂マスクの両側面をＯ＋イオンの存在下でイオンエツチ
ング又はプラズマエツチングにより、これらの側面を傾
斜させる段階と、 マスク及びパターン上にシリカ層を堆積する段階と、 前記パターン及び樹脂マスク間の間隔部にあるシリカに
樹脂でマスクを施し、シリカを部分エツチングした後２
つのシリカマスクのみを残して２つの樹脂マスクをドラ
イエツチングにより除去すると共に、前記２つのシリカ
マスクの傾斜面の間にミクロンより小さい寸法の空間を
残し、前記空間を介してトランジスタのゲートメタライ
ズ層を堆積する段階とを含んで成る製造方法に係る。

次に添付図面を参照しながら本発明の実施態様２例につ
いてより詳細に説明する。この説明から本発明について
より良く理解されよう。

［実施例］ ショットキーゲートを有するＧａＡｓマイクロ波トラン
ジスタを例にとって本発明について説明するが、ヘテロ
接合トランジスタ又はシリコントランジスタ等にも容易
に置き換えることができるものであり、重要なのはトラ
ンジスタの構造ではなくゲートのメタライズ領域の形成
方法である。

第１図では説明を分り易くするために、既に周知とはな
っているいくつかの事前製造段階も合せて示している。

半絶縁性ＧａＡＳ基板１の上に窒化シリコン層２を堆積
した後、製造しようとするトランジスタに対応して少な
くとも１つの分離パターン３を含む第１＠４脂マスクを
形成する。シリカ４を堆積することにより、樹脂パター
ン３の周りにマスク５が形成される。第１樹脂を「リフ
トオフ」として周知の技術により分解除去する。シリコ
ンを打込んでＮ形の溝６を少なくとも１つ形成する。ト
ランジスタは半絶縁性ＧａＡＳの絶縁壁７に取囲まれた
この溝の中に形成されることになる。シリカマスク５を
除去し、Ｎ形溝をアニール処理する。

第２図では、窒化シリコン上に第２樹脂マスク８を堆積
する。基板内の溝６に関して中心を合せた状態でトラン
ジスタゲート形成領域にパターン９を残すように前記第
２樹脂マスクをエツチングする。結果的にこのパターン
９はほぼ同寸法の２つの間隔部１０及び１１によって残
りのマスク８から分離される。典型的にパターン９の長
さを１ミクロン、間隔部１０及び１１の長さも１ミクロ
ンとする。

パターン９が２つの側面１２及び１３を有し、マスク８
が側面１４及び１５を有しており、これらの側面が間隔
部１０及び１１の境界となっている。この製造段階では
、全ての側面が基板１の主面に対して垂直である。

間隔部１０及び１１にシリコンイオンを打込むことによ
ってコンタクト孔６ａ、６ｂを形成する。この第２回め
の打込みは第１回めに比べて高濃度ではあるが低エネル
ギーで行い、Ｎ＋形コンタクト孔６ａ　　及び６ｂがＮ
形溝６より深くならないようにする。

本発明方法の独創性は第３図に示す次の処理にある。こ
の処理はパターン９及び樹脂マスク８の側面をエツチン
グ又は変形してパターン９の長さを短くすると共に側面
を傾斜させ、側面と樹脂層上面との間に形成される角部
に丸みをつけることから成る。

このエツチング処理は下記の２つの方法で行うことがで
きる。

（１）Ｏ＋プラズマによる方法。パターン９の長さを短
くし、角部に丸みをつけることはできるが、側面１２〜
１５を傾斜させることはできない。

（２）ＲＩＥ（反応性イオンエツチング）として知られ
る０＋イオンを用いたドライエツチングによる方法。こ
の方法では樹１ｍ層の側面１２〜１５をエツチングして
第３図に示すような傾斜を与えることができるため、よ
り有利である。

このように変形した樹脂マスク８及びそのパターン９は
、第４図に示すように等方性スパッタリングにより均等
な厚さに堆積される第２シリカ層１６の支持体として作
用する。第２シリカ層１６は２つの間隔部１０及び１１
の形状を辿って形成される。

この第２シリカ層１６において自己整合用に使用する２
つの微細シリカマスクを分離するためには、第３樹脂層
１７を用いて表面を平坦化する必要がある。間隔部１０
及び１１が１ミクロン程度しか開口していなければ、第
４図に示すように樹脂１７によって間隔部が埋まるが、
間隔部１０及び１１の開口が１ミクロン以上であれば、
樹脂１７もシリカ層１６の形状をとることになる。

シリカ層内の２つの微細シリカマスクを下記の２段階処
理でエツチングする： （１）まず酸素ＲＩＥ又はプラズマによるドライエツチ
ングで、間隔部１０及び１１を埋めている肉厚部分を除
く樹脂層１７を除去する。

（２）基板１の主面と平行に樹脂８上に堆積されている
シリカ層１６をＣＨＦ３＋Ｃ３Ｆ８の存在下でプラズマ
又はＲＩＥによるドライエツチングで選択的に除去する
。この時側面１２〜１５に堆積されているシリカは、間
隔部１０及び１１に残った樹脂１７によって保護されて
いるのでエツチングされない。

この２段階ドライエツチング処理の結果を示したのが第
５図である。シリカ１１６は第２樹脂層８の傾斜面１２
〜１５の上に存在する２つの■字形部分のみ残っており
、それらの■字形部分は第３樹脂層１７の残留部分によ
って埋められている。

再び酸素ＲＩＥ又はプラズマによるドライエツチングを
行って、ＧａＡｓ層から残りの樹脂８及び１７を除去す
る。第６図では、窒化シリコン層２上に２つの微細シリ
カマスクのみが残っている。

以侵の説明を簡単にするために、これらのシリカマスク
に１８及び１９の呼称をつけることにする。

半導体材料上に全く樹脂が残っていないため、Ｎ＋形コ
ンタクト孔６ａ及び６ｂを８５０℃で２０分間アニール
処理する。

前記マスクが■字形であることについては既に述べた通
りであるが、第２マスク８に対して行ったイオンエツチ
ング（第３図）により、側面１２〜１５の終端が丸みの
ある部分２０になっており、後に有効となるキャストシ
ャドウ効果が高められていることにも注目する必要があ
る。

特に注目すべきなのは、両マスク１８及び１９の相対、
する側面１２及び１３間の開口２１の大きさが調整可能
である点である。パターン９のドライエツチング（第３
図）が足りないと、樹脂パターン９の上面が主として平
坦になり、その後比較的大きな間口２１を作る原因とな
る。他方、同じパターン９のドライエツチングを長くす
ると円錐形パターンの限界にまで達して、開口２１が無
くなる結果となる。

従って開口２１の寸法、ひいては形成されるべきトラン
ジスタのゲートの長さは樹脂パターン９のドライエツチ
ングによって調整されるのであり、マスク材料の微細化
にはもはや関係しない。

マスク１８及び１９をゲートの自己整合に使用する前に
、窒化シリコン層２に開口を形成する必要がある。これ
を実現するために、第７図に示すように、第４樹脂マス
ク２２をウェーハ上に形成した後、ソース及びドレイン
のオーミックコンタクト形成領域からエツチング除去す
る。この時樹脂１２２のパターン２３がマスク１８及び
１９間の開口２１を塞いで残るようにしなければならな
い。この第４８！脂マスクをエツチング除去する際、ソ
ース及びドレンのメタライズ領域についてはそれらがＮ
形溝６と接触している限り、余り高い精度を必要としな
い。

開口２１によって形成されるゲート領域についても同様
である。唯一の要件は、プラグ２３が開口２１を塞いで
いることである。

このマスクを形成した後、周知技術により窒化シリコン
層２を局所的にエツチング除去し、その後窒化シリコン
層２を除去した個所にＡＵ−Ｇｅ−Ｎｉオーミックコン
タクト領域２４及び２５をスパッタリングによって形成
する。スパッタリング中に特にプラグ２３上とマスク１
８及び１９の周縁部上に金属が堆積してＨ２６を形成す
る。

次にリフトオフによって第４樹脂マスク２２及び２３を
、それらの上に堆積したメタライズ［Ｉ２６と共に除去
する。オーミックメタライズ領域２４及び２５を４４０
℃でアニール処理する。

次に第８図に示すように、第５樹脂マスク２７を堆積さ
せた後、開口２１の部分をエツチング除去する。この場
合も、開口２１がシリカマスク１８及び１９の側面１２
及び１３によって形成されているため、余り厳密にマス
キングを行う必要はなく、第５マスク２１のエツチング
がシリカマスク１８及び１９の外側面１４と１５との間
で行われれば良いが、リフトオフによって除去されなか
ったオーミックメタライズ領域が残存していれば、必要
に応じて特にその部分に重点をおいて行う。

窒化シリコン１１２のゲート形成領域を、ＣＨＦ　十０
３Ｆ８の存在下でのＲＩＥにより、開口２１からエツチ
ング除去する。このエツチング動作を長くして、溝６内
のＮ形層をやや窪ませることにより、トランジスタの閾
値電圧ｖ１が調節可能となる。

指向性の方法を用いてゲートメタライズ層２８を開口２
１を介して堆積する。Ｔｉ−Ｐｔ−Ａｕを堆積すること
によってショットキー接合が生まれる。この処理中に金
属がマスク２７上及びシリカマスク１８及び１９の周縁
部上にも堆積してｌｌ１２９を形成する。

第５樹脂マスク２７及びその自由面上に堆積した金属を
リフトオフにより除去した後、金属層２６及び２９を載
せたシリカマスク１８及び１９をＨＦ＋ＮＨ４Ｆの水溶
液に溶解して除去する。

こうして完成したトランジスタを示したのが第９図であ
る。半導体材料層内にあるトランジスタ内部構造は、本
発明の説明上選択した構造と異なるものにしても良い。

また、半導体材料もシリコン、Ｇａ、ＡＩ、Ａｓ等に変
えても良い。このトランジスタの特徴はゲート、ソース
及びドレインのメタライズ領域が自己整合されているこ
とと、第２マスク８及び９の形成用に用いた光学マスキ
ング装置の分解箋よりゲート長の方が小さいことにある
。

第１０〜１３図は、出発ウェーハが既にＮ形とＮ＋形層
をエピタキシャル成長により形成されている場合の本発
明方法のいくつかの段階を表している。

その他の段階については既に説明した通りである。

第１０図を参照すると、半導体材料から成るつ工−ハが
エピタキシャル成長によりＮ形層３１上に形成されたＮ
＋形１３０を含んでいる。第１樹脂マスク３３をエツチ
ングして、トランジスタ形成ｍｌ上にパターン３４を形
成する。パターン３４によってマスクされた領域の周り
にボア注入法によって半絶縁性材料から成る絶縁壁３５
を形成する。この絶縁壁が第２図のマスク８及び９に相
当するものである。

先に説明した方法と比較すると、 ・窒化シリコン層２が無い点と、 ・Ｎ＋形層３０が既に存在するためにＮ＋形コンタクト
孔６ａ及び６ｂを打込まない点において相違している。

その他の処理は第２図（シリコン打込みを除り）、第３
．４．５．６図に示したシリカマスク１８及び１９の形
成方法と同じであるが、全体としてマスクが１つ少なく
なる。

最初の変更が生じるのは、第１１図に示すようにソース
及びドレンのメタライズ層２４及び２５を堆積する時で
ある。この場合窒化シリコン層２は存在しないため、そ
れをエツチングすることはない。

第４マスク２２及び２３（第１〜９図と同じ参照番号を
使用した）の形成及びエツチングの後、Ｎ“形層３０上
に直接オーミックコンタクト２４及び２５を形成する。

第２の変更が生じるのは、第１２図と第８図を比較して
分るようにゲートメタライズ領域２８の形成時において
である。Ｎ＋形層３０を開口２１を介してエツチングす
る。この時Ｎ形層３１の一部もエツチングして閾値電圧
Ｖ１を調整する。次に第８図に関して説明したように、
ショットキーグー１−メタライズ領域２８を形成する。

次に樹脂マスク２７と金属堆積層２９を溶解除去ｊノ、
最後に２つのシリカマスク１８及び１９と金属堆積層２
６を除去する。この方法によって得られる自己整合形ト
ランジスタを第１３図に示す。

要するに、本発明による方法の原理は、電子マスキング
手段より普及しておりかつ高速であるという利点を有す
るが物理的には１ミクロン程度の分解能しかもたないと
いう限界のある光学マスキング手段を使用することと、
樹脂マスク８及び９を変形することにより光学マスキン
グ手段の分解能より小さい間隔をあけて２つのシリカマ
スク１８及び１９を形成することにある。

当業者であれば以上に説明した以外のエツチング技術又
は堆積技術を使用して本発明を実施することができるで
あろうが、これらの技術も請求項の記載によって定義さ
れる本発明の範囲から逸脱しないことは言うまでもない
。

【図面の簡単な説明】

第１〜９因は打込み層を用いるトランジスタ製造方法の
各段階を示す。 第１０〜１３図はエピタキシャル成長によって形成した
層を用いるトランジスタＶ漬方法の各段階を示す。 なお、図面では、明解さを期すため、部分的に縮尺を変
更している。 １・・・・・・半絶縁性基板、２・・・・・・窒化シリ
コン層、３・・・・・・樹脂パターン、４・・・・・・
シリカ、５・・・・・・シリカマスク、６・・・・・・
Ｎ形溝、８・・・・・・第２樹脂マスク、９・・・・・
・樹脂パターン、１０．１１・・・・・・間隔９部、１
６・・・・・・第２シリカ層、１７・・・・・・第３樹
脂層１８、１９・・・・・・シリカマスク、２１・・・
・・・開口部、２２・・・・・・第４１脂マスク、２４
．２５・・・・・・ソース・ドレン領域、２６・・・・
・・メタライズ層、２７・・・・・・第５樹脂マスク、
２８・・・・・・ゲート領域。

Claims (5)

【特許請求の範囲】
1. （１）基板及び複数の半導体材料層上に形成されたゲー
   ト、ソース及びドレインの３つのメタライズ領域を備え
   た自己整合形トランジスタの製造方法であって、 半導体材料上に樹脂層を堆積し、光学マスキング手段の
   分解能の限界である寸法を有する少なくとも１つのパタ
   ーンを分離するために該光学マスキング手段によりゲー
   ト形成領域にマスクを施す段階と、 前記パターンの両側面及び前記樹脂マスクの両側面をＯ
   ＾＋イオンの存在下でプラズマエッチング又はイオンエ
   ッチングによりエッチングして前記側面を傾斜させる段
   階と、 前記マスク及び前記パターン上にシリカ層を堆積する段
   階と、 前記パターンと前記樹脂マスクとの間にあるシリカに樹
   脂でマスクを施し、シリカ層を部分的にエッチングした
   後２つのシリカマスクのみを残して２つの樹脂マスクを
   ドライエッチングにより除去すると共に、前記２つのシ
   リカマスクの間にミクロンより小さい寸法の開口を残し
   、該開口を通じてトランジスタのゲートメタライズ層を
   堆積する段階とを含む自己整合形トランジスタの製造方
   法。
2. （２）半絶縁性材料から成る基板上に窒化シリコン層を
   堆積し、まず樹脂でマスクした後シリカでマスクを施し
   、前記樹脂マスクを溶解除去してシリコンを打込むこと
   によりＮ形溝を形成し、前記シリカマスクを溶解除去す
   る段階と、 第２樹脂マスクを堆積させマスクを施し、使用する光学
   マスキング手段の分解能に相当する寸法の樹脂パターン
   を形成し、シリコン打込みによりＮ形溝上に２つのＮ＾
   ＋形溝を形成する段階と、前記パターンの両側面及び前
   記第２マスクの両側面を酸素プラズマ又は酸素イオンエ
   ッチングによりエッチングして前記樹脂パターンを縮小
   すると共に前記側面を傾斜させる段階と、 前記第２マスク上と前記樹脂パターン上と前記パターン
   と第２マスクを分離する間隙の中とにシリカ層を堆積し
   、該シリカ層上に第３樹脂マスクを堆積させる段階と、 前記第３樹脂マスクを前記パターンと前記第２マスクと
   の間の間隙にのみ残してドライ酸素エッチングにより除
   去した後、シリカ層を前記第２樹脂マスクと第３樹脂マ
   スクとの間の２つの部分のみ残してＣＨＦ＿３＋Ｃ＿３
   Ｆ＿８によるドライエッチングにより除去する段階と、 その傾斜縁部の間に使用する光学マスキング手段の分解
   能より寸法の小さい開口部を残した２つのシリカマスク
   を残して前記樹脂マスク及びパターンをドライ酸素エッ
   チングにより除去する段階と、 第４樹脂マスクを堆積させ、ソース及びドレインコンタ
   クト領域から前記窒化シリコン層をエッチング除去し、
   オーミックなソース及びドレインメタライズ層を堆積し
   た後第４樹脂マスクを溶解除去する段階と、 第５樹脂マスクを堆積させ、前記２つのシリカマスク間
   の開口からゲートコンタクト領域の窒化シリコン層をＣ
   ＨＦ＿３＋Ｃ＿３Ｆ＿８によるドライエッチングにより
   除去し、ショットキーゲートメタライズ層を堆積した後
   前記第５樹脂マスクを溶解除去する段階と、 前記２つのシリカマスクを ＨＦ＋ＮＨ＿４Ｆ＋Ｈ＿２Ｏの溶液の中で溶解除去する
   段階とを含む、半絶縁性材料の基板から自己整合形トラ
   ンジスタを製造する請求項１に記載の製造方法。
3. （３）使用する光学マスキング手段の分解能に相当する
   寸法の樹脂パターンを形成する第１樹脂マスクを堆積さ
   せてマスクを施す段階と、 前記パターンの両側面及び第１マスクの両側面を酸素プ
   ラズマエッチング又は酸素イオンエッチングによりエッ
   チングして前記樹脂パターンを縮小すると共に前記側面
   を傾斜させる段階と、前記第１マスク上と前記樹脂パタ
   ーン上と前記パターンと第２マスクを分離する間隙の中
   とにシリカ層を堆積し、該シリカ層上に第２樹脂マスク
   を堆積させる段階と、 前記第２樹脂マスクを前記パターンと第１マスク間の間
   隙の中にのみ残してドライ酸素エッチングにより除去し
   た後、前記シリカ層を前記第１及び第２樹脂マスク間の
   ２つの部分のみを残してＣＨＦ＿３＋Ｃ＿３Ｈ＿８によ
   るドライエッチングにより除去する段階と、 その傾斜縁部の間に使用する光学マスキング手段の分解
   能より小さい寸法の開口を残した２つのシリカマスクの
   みを残して、前記樹脂マスク及びパターンをドライ酸素
   エッチングにより除去する段階と、 第３樹脂マスクを堆積させ、オーミックなソース及びド
   レインメタライズ層を堆積し、前記第３樹脂マスクを溶
   解除去する段階と、 第４樹脂マスクを堆積させ、前記２つのシリカマスク間
   の開口からゲートコンタクト領域のＮ＾＋形半導体材料
   層をＣＨＦ＿３＋Ｃ＿３Ｈ＿８によるドライエッチング
   により除去し、ショットキーゲートメタライズ層を堆積
   した後前記第４樹脂マスクを溶解除去する段階と、 前記２つのシリカマスクをＨＦ＋ＮＨ＿４Ｆ＋Ｈ＿２Ｏ
   溶液の中で溶解除去する段階とを含む、エピタキシャル
   成長により形成されたＮ形層とＮ＾＋形層を備えた基板
   から自己整合形トランジスタを製造する請求項１に記載
   の製造方法。
4. （４）前記シリカマスクの傾斜側面にその自由端部にお
   いて丸みをつけ、この丸み付けがゲートの自己整合に用
   いる開口の寸法縮小に寄与するようにする請求項１に記
   載の製造方法。
5. （５）前記開口の長さを第２マスクの樹脂パターンのプ
   ラズマエッチング又は酸素ドライエッチングによって調
   整することができる請求項１に記載の製造方法。