JPH02302047A - 電荷転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷転送部とその転送のためのドライバーが同
一基板上に形成される電荷転送装置に関し、特にＣＭＯ
Ｓプロセスにより製造されるＣＯＤイメージヤの如き電
荷転送装置に関する。

（発明の１既要） 本発明は、同−基板上に電荷転送部と電荷転送用のドラ
イバーが形成される電荷転送装置において、半導体基板
と反対導電型とされ（・う・イハー用と電荷転送部用の
各つＬル領域を離間して配置し、それらの間の領域をコ
ンタクト領域とすることにより、さらには、ドライバー
のトランジスタの配置を工夫することにより、ドライバ
ーの電荷転送部への悪影響を小さくし、チップサイズの
減少等も実現するものである。

［従来の技術］ ＣＣＤ等の電荷転送装置は、通常、半導体基板を用いて
製造される。この電荷転送装置は、その半導体基板にウ
ェル領域やチャンネルストッパー９ｊ域等が形成され、
転送電極等が基板表面に形成される。特に受光部を有し
た固体撮像装置では、ｐ型の半導体基板やｐ型のウェル
領域に、受光部や埋め込みチャンネル層等の領域が形成
され、信号電荷の読み出しが行われる。

−Ｉに、電荷の転送を行うためには、電荷転送部の転送
電極に駆動パルスを供給するためのドライバーが必要で
ある。このドライバーは、従来の電荷転送装置では、別
のチップとされていた。しかしながら、現在では、半導
体製造技術の進歩に伴い、ドライバーを搭載したチップ
の開発がなされている。

〔発明が解決しようとする課題〕

ところが、同じチップ上に電荷転送部とドライバーを形
成した場合には、ドライバーから発生する熱によりホー
ル（正孔）が発生する。このドライバーによって発生し
たホールが例えば電荷転送のチャンネルを囲むＰ型のウ
ェル領域に進入した時では、そのホールによって、信号
電荷が乱れ、撮像部からの信号に悪影響が生ずる。

そこで、本発明は、ドライバーを搭載した電荷転送装置
において、ドライバーからの熱によって発生するキャリ
アの悪影響を抑えるような電荷転送装置の提供を目的と
する。

〔課題を解決するための手段］ 上述の目的を達成するために、本発明の電荷転送装置は
、同一基板上に電荷転送部と電荷転送用のドライバーが
形成される電荷転送装置であることを前提とする。上記
電荷転送部は、受光部を隣接させて有する構造であって
も良い。その電荷転送部が形成される第２導電型の第１
のウェル領域と、上記ドライバーを構成する第１導電型
チャンネルのトランジスタが形成される第２導電型の第
２のウェル領域が第１導電型の半導体基板上に互いに離
間して形成される。例えば、ｎ型の半導体基板上であれ
ば、２つのｐ型のウェル領域がそれぞれ離間して形成さ
れ、第１のウェル領域に電荷転送部が形成され、ドライ
バーを構成するｎＭ。

Ｓトランジスタが第２のウェル領域に形成される。

これら第１及び第２のウェル領域の間の第１導電型の半
導体基板には、ドライバーを構成する第２導電型チャン
ネルのトランジスタを形成する構造としても良い。そし
て、上記第１のウェル領域と上記第２のウェル領域の間
に上記半導体基板とのコンタクト領域が形成される。

（作用］ ドライバーが構成されるトランジスタを有したウェル領
域と、電荷転送部が構成されるウェル領域を連続して形
成した場合では、ドライバ一部分で発生したキャリアが
暗電流としてそのまま電荷転送部に進入し、電荷転送部
の信号電荷に悪影響を与える。そこで、本発明の電荷転
送装置では、これらのウェル領域を別個に形成して両者
を離間する。例えば、第１導電型をｎ型とし、第２導電
型をｐ型とすると、ドライバーとなるｎＭＯ３）ランジ
スタがｐ型の第２のウェル領域に形成されることになる
。そして、そのｐ型の第２のウェル領域中にホールが発
生したとしても、ｐ型の第２のウェル領域はｐ型の第１
のウェル領域と離間されてｎ型の領域に囲まれているた
めに、そのホールがｐ型の第１のウェル領域まで届かず
、悪影響が未然に防止される。さらに、本発明の電荷転
送装置では、半導体基板とのコンタクト領域が離間した
領域に形成される。従って、２つのウェル頌域間の部分
の半導体基板をバイアスさせて、特に半導体基板とウェ
ル頭載間を逆バイアスにより十分に接合分離させること
ができる。

（実施例〕 本発明の好適な実施例を図面を参照しながら説明する。

第１の実施例 本実施例は、ｎ型の半導体基板に２つのＩＰＷのウェル
領域が形成され、ドライバーがＣＭＯ３構成とされるＣ
ＣＤの例である。

その要部の概略的な断面構造を第１図に示す。

ｎ型の半導体基板１に、それぞれ所定の深さをもった第
１のｐ型のウェル領域２と第２のｐ型のウェル領域３が
形成される。これら第１のｐ型のウェル領域２と第２の
ｐ型のウェル領域３は距Ｍ１１だけ間を離して形成され
る。

第１のｐ型のウェル領域２には、電荷転送部としての電
荷を転送するための埋め込みチャンネル領域４が形成さ
れる。この埋め込みチャンネル領域４上には、図示しな
いゲート絶縁膜を介して転送電極５が形成される。また
、固体逼像装置となるように、電荷転送部は、埋め込み
チャンネル領域４に隣接し転送ゲートを介して受光部が
形成される構造であっても良い。この電荷転送部を有す
る第１のｐ型のウェル領域２には、バイアスするための
取り出し領域１２が形成される。この取り出し領域１２
はｐ型の高濃度不純物領域からなり、アルミニウム配線
層１３により低レベルの電圧が印加される。

第２のｐ型のウェル領域３には、ドライバーに用いられ
るｎＭＯ３トランジスタ６が形成される。

このｎＭＯ３）ランジスクロは、離間したｎ型の高濃度
不純物領域からなるソース領域７とトレイン領域８を有
し、ソース領域７とトレイン領域８の間の領域上にゲー
ト電極９が形成される。ソース領域７は接地電圧ＧＮＤ
が供給され、ドレイン領域８は上記転送電極５に接続さ
れる。また、ゲー［・電極９には入力信号Φｉｎが供給
される。このようなｎＭＯＳトランジスタ６が形成され
る第２のρ型のウェル領域３には、そのバイアスを与え
るための取り出し９■域１０が形成される。この取り出
し領域１０はｐ型の高濃度不純物領域からなり、アルミ
ニウム配線層１１より低レベルの電圧が取り出し領域１
０を介して第２のｐ型のウェル領域３に印加される。

ドライバーを構成するｐＭＯＳトランジスタ１４は、第
２のｐ型゛のつ°エル領域３の外側のｎ型の半導体基板
１の表面に形成される。このｐ、Ｍｐｓトランジスタ１
４は、離間したｐ型の高濃度不純物領域からなるソース
領域１５とドレイン領域１６を有し、ソース領域１５と
ドレイン領域１６の間の領域上にゲート電ｉ１７が形成
される。ソース領域１５は電源電圧Ｖ、。が供給され、
ドレイン領域１６は上記転送電極１４に接続される。そ
して、ゲート電＋Ｅｔａ１７には人力信号Φｉｎが供給
される。このｐＭＯＳトランジスタ１４は上記ｎＭＯＳ
トランジスタ６と組合せられてインバーターを構成し、
ドライバーとして？を両転送部の転送電極５を駆動する
。

離間された上記第１のｐ型のウェル領域２と上記第２の
ｐ型のウェル領域３の間の領域には、ｎ型の半導体基板
１が基板表面に臨む。このｎ型の半導体基板１０表面に
は、ｎ型の高濃度不純物拡散領域からなるコンタクｈ　
ｒｉＭ域１８が形成される。

このカンタクト領域１８には、高レベルの電圧がアルミ
ニウム配線層１９を介して印加される。このため半導体
基板ｌとｐ型のウェル領域２．３の間のｐｎ接合は逆バ
イアスとなり、コンタクト領域１８と近接した領域にお
いてｐｎ接合分離が行われることになる。

第２図は本実施例のＣＣＤの模式的な平面図である。略
長方形のチップ２１の中央部分に略長方形の第１のｐ型
のウェル領域２２が形成される。

この第１のｐ型のウェル領域２２に？！荷荷送送用埋め
込みチャンネル領域等が形成される。このｐ型のウェル
領域２２の周囲には、半導体基板をバイアスするための
コンタクト領域２３がウェル領域２２を囲むように形成
される。そして、このコンタクト領域２３の外側には、
ドライバーとしてのインバーター２４．２４が配設され
る。このインバーター２４．２４は、具体的には前記ｎ
Ｍ。

Ｓトランジスタ６と前記ｐＭＯｓトランジスタ１４から
構成されるＣＭＯＳインバーターに該当する。このイン
バーター２４．２４の出力がｐ型のウェル領域２２に形
成される転送電極に供給され、その転送電極を駆動する
。

このような構成の本実施例のＣＣＤでは、ドライバーを
構成するｎＭＯＳトランジスタ６を有した第２のｐ型の
ウェル領域３が、電荷転送部を有する第１のｐ型のウェ
ル領域２と別のウェルとされている。このため、ｎＭＯ
３トランジスタ６の作動によって熱が住じ、その熱によ
ってホールが発生した場合であっても、コンタクト領域
２３によって６１実にバイアスされている半導体基板ｌ
の領域を越えてまで、発生したホールが第１のρ型のウ
ェル領域２まで影響することがない。従って、暗電流の
防止から信号の乱れのない電荷の転送が行われることに
なる。

第２の実施例 本実施例は、２つのｐ型のウェル領域が離間して形成さ
れると共に、基板へのコンタクトｐＨ域とドライバーを
構成するｐＭＯ３’）ランジスタがウェル３■域の間の
領域に形成される例である。

その概略的な断面構造を第３図に示す。第１の実施例と
同様に、ｎ型の半導体＝Ｈｉｌに対して、それぞれ所定
の深さをもった第１のｐ型のウェル領域３２と第２のｐ
型のウェル領域３３が形成される。これら第１のｐ型の
ウェル領域３２と第２のｐ型のウェル領域３３は距離１
２だけ間を離して形成される。この距離ｉ２は、後述す
るようにｐＭＯ３トランジスタ４４とコンタクト領域４
８が形成される領域となる。

第１のｐ型のウェル領域３２には、電荷転送部としての
電荷を転送するための埋め込みチャンネル領域３４が形
成される。この埋め込みチャンネル領域３４上には、図
示しないゲート絶縁膜を介しドライバーにより駆動され
る転送電極３５が形成される。また、この電荷転送部は
、埋め込みチャンネル領域３４に隣接し転、送ゲートを
介して受光部が形成される構造であっても良い。この電
荷転送部を有する第１のｐ型のウェル領域３２には、バ
イアスするための取り出し領域４２が形成される。この
取り出し領域４２はｐ型の高・濃度不純物領域からなり
、アルミニウム配線層４３によす低レベルの電圧が印加
される。

この第１のｐ型のウェル領域３２と距創！！２だけ離れ
て配置される第２のｐ型のウェル領域３３には、ドライ
バーを構成するｎＭＯ３）ランジスタ３６が形成される
。このｎＭＯ３）ランジスタ３６は、ｎ型の高濃度不純
物領域であるソース領域３７とドレイン領域３８を有し
、それらソース領域３７とドレイン領域３８の間のチャ
ンネル領域上にゲート絶縁膜を介してゲート電極３９が
形成される。ソース領域３７は接地電圧ＧＮＤが与えら
れ、ドレイン領域３日は転送電極３５に接続されて該転
送電極３５を駆動する。また、ゲート電極３９には入力
信号Φｉｎが供給される。この第２のｐ型のウェル領域
３３の表面には、ｐ型の高濃度不純物領域からなる取り
出し領域４０が形成される。この取り出し領域４０はア
ルミニウム配線層４１を介して低レベルにバイアスされ
る。

第１のｐ型のウェル領域３２と第２のｐ型のウェル領域
３３の間の領域には、ｎ型の半導体基板３１の表面が臨
む。そして、そのｎ型の半導体基板３１の表面に、ドラ
イバーを構成するｐＭＯｓトランジスタ４４Ｌ！：半導
体１［３１をバイアスするためのコンタクト領域４８が
形成される。これらコンタクト領域４８とｐＭＯＳトラ
ンジスタ４４の位置関係は、コンタクト領域４８がｐＭ
ＯＳトランジスタ４４と第１のｐ型のウェル領域３２の
間に配置されるような関係とされている。

ｐＭＯＳ＋・ランジスタ４４はｐ型の高′ａｒＸ不純物
領域からなるソース領域４５とドレイン領域４６を有す
る。ソース領域４５は電源電圧■。′ｈ＜与えられ、ド
レイン領域４６は上記ｎＭＯ３ｈランジスタ３６のドレ
イン領域３８に接続されると共に、上記転送電極３５に
接続され、ｐＭＯＳトランジスタ４４とｎＭＯＳトラン
ジスタ３６で該転送電極３５．を駆動する。ソース領域
４５とドレイン領域４６の間の領域上にはゲート絶縁膜
を介してゲート電極４７が形成される。このゲート電極
４７には入力信号Φｉｎが供給される。

上記コンタクトｐＨ域４８は、半導体基板３１をバイア
スするための領域であり、ｎ型の高濃度不純物領域から
なる。このコンタクトｐＨ域４８は、第１のｐ型のウェ
ル領域３２の周囲を平面上囲むように形成される。そし
て、このコンタクト領域。

４８には、アルミニウム配線層４９より高レベルの電圧
が印加される。

このような構造の本実施例のＣＣＤは、第１の実施例と
同様に、第１のｐ型のウェル領域３２と第２のｐ型のウ
ェル領域３３が別個に形成され、さらにコンタクト領域
４８を介したバイアスによってウェル領域と基板が有効
に分離されるために、ドライバーの熱によってホールが
発生しても、そのホールが第１のｐ型のウェル領域３２
内部まで影響することが防止される。このため信号電荷
等を良好に維持することができる。また、特に本実施例
では、ドライバーを構成するρＭＯ３トランジスタ４４
とｎＭＯ３トランジスタ３６の中、基板と反対導電型の
チャンネルを必要とするｐＭ。

Ｓトランジスタ４４が、コンタクト領域４８を有した２
つのウェル領域３２．３３の間の領域に形成される。こ
のためｐＭＯ３トランジスタ４４のチャンネル形成領域
のバイアス（或いはウェルのバイアス）をコンタクト領
域４８を用いて行うことができ、このようにコンタクト
領域４８をｐＭＯＳトランジスタ４４のバイアス用とｎ
型の半導体基板３１の取り出し用の兼用とすることで、
ｐＭＯ３Ｉ−ランジスタ４４のための面積を節約するこ
とができる。従って、チップサイズの縮小化や、チップ
サイズを大きくせずに理論収率を向上させることができ
る。

〔発明の効果］ 本発明の電荷転送装置は、電荷転送部が形成される第１
のウェル領域と、ドライバーを構成するトランジスタが
形成される第２のウェル領域が離間されて別個に形成さ
れ、さらに、それらウェル領域の間の領域にコンタクト
領域が形成される。

このためドライバーの熱により発生したホール等のキャ
リアが第１のウェル領域に進入することが防止され、暗
電流等が防止されることになって、確実な電荷の転送が
実現される。また、本発明の電荷転送装置は、基板と反
対導電型のチャンネルを有するトランジスタを、コンタ
クト領域側に設けることで、チップサイズの縮小化番図
るこζができる。

【図面の簡単な説明】

第１図は本発明の電荷転送装置の−・例の模式的な断面
図、第２図はその一例の概略的な平面図、第３図は本発
明の電荷転送装置の他の一例の模式的な断面図である。 １．３１・・・半導体基板 ２．３２・・・第１のｐ型のウェル領域３．３３・・・
第２のｐ型のウェル領域４．３４・・・埋め込みチャン
ネル領域６．３６・・・ｎＭＯｓトランジスタ １４．４４・・・ｐＭＯ５ｈランジスタ１８．４８・・
・コンタクト領域 特許出願人　　　ソニー株式会社 代理人弁理士　小池　晃（他２名） 第２図

Claims (2)

【特許請求の範囲】
1. （１）同一基板上に電荷転送部と電荷転送用のドライバ
   ーが形成される電荷転送装置において、上記電荷転送部
   が形成される第２導電型の第１のウェル領域と、上記ド
   ライバーを構成する第１導電型チャンネルのトランジス
   タが形成される第２導電型の第２のウェル領域が第１導
   電型の半導体基板上に互いに離間して形成され、 上記第１のウェル領域と上記第２のウェル領域の間に上
   記半導体基板とのコンタクト領域が形成されることを特
   徴とする電荷転送装置。
2. （２）第１のウェル領域と第２のウェル領域の間の第１
   導電型の半導体基板にドライバーを構成する第２導電型
   チャンネルのトランジスタが形成される請求項第１項記
   載の電荷転送装置。