JPH0230285A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号をデジタル化して画像をプリントす
る装置などに最適な映像信号処理装置に関するものであ
る。

従来の技術 従来、映像信号をディジタル化して読み取るためには、
入力された映像信号を実時間でＡ／Ｄ変換して読み取る
手法と、１水平走査期間に１点ずつサンプリングしてＡ
／Ｄ変換しこれを複数の水平走査線について行う手法と
が用いられている。

これらの映像信号処理装置を画像プリンタ等に応用する
場合、前者は動画を読み取ることができる反面、高速で
大容量のフレームメモリを必要とし、後者は静止画に限
られるが、はぼ画像プリンタの印写ライン速度に合わせ
て読み込めるので、小容量のラインメモリだけで構成で
きるという特徴がある。

第２図は、従来の映像信号処理装置の後者の実施例の構
成図である。

第２図において、１は読取画素クロックを発生する発振
器、２は読取開始水平位置を設定する初期位置設定手段
、３は読み取る縦ラインを移動させるカウンタ、４は走
査線ごとに１画素を読み取るタイミングを発生させるカ
ウンタ、５は映像信号をＡ／Ｄ変換するＡ／Ｄ変換器、
６はＡ／Ｄ変換器５の出力データを記憶するレジスタで
ある。

以上のような構成の従来の映像信号処理装置について、
次にその動作を説明する。

読取開始信号ｅが与えられると、カウンタ３は初期位置
設定手段２に設定されている読取初期位置データをプリ
セットする。

カウンタ４は水平同期信号が入力されるごとに、カウン
タ３の出力データをプリセットし、プリセットされたデ
ータが発振器１からの画素クロック数と一致したときに
、ラッチ信号ｄを発生する。

このラッチ信号ｄによりレジスタ６は、Ａ／Ｄ変換器５
の出力画素データを記憶すると同時に、レジスタ６に画
素データが保持されていることを示すためにラッチ信号
ｄをストローブ信号として出力す石。

カウンタ４が上記の動作を１画面の走査線の数だけくり
返すことにより、映像信号を縦方向に１ライン読み取る
ことができる。

次にカウンタ３は、垂直同期信号によりカウントアツプ
されるためカウンタ４にプリセットされるデータも１だ
け大きくなり、映像信号をサンプリングする縦のライン
は１画素分右に移動する。

したがって第３図に示すように１画面を縦Ｍ画素、横Ｎ
画素にサンプリングする場合、サンプリングを行なう縦
ラインは、ｉ＝０の位置からｉ＝↑７　　　コシスーへ ５ａｃｔｉｏｎｓ　　　ｏｎ　　　Ｃｏｎｓｕｍｅ　　
　ＥｌＮｏ、　　３．　　Ａｕｇｕｓｔ　　　１９８２
）。

発明が解決しようとする課題 従来の方法によると入力画像信号にランダム雑音が重畳
している場合雑音をもサンプリングしてしまうためＳ／
Ｈの悪い画像となってしまうという問題点がある。

本発明は、従来同様フィールドメモリあるいはフレーム
メモリを必要としない簡易な回路構成で、雑音を抑圧し
ながら映像信号をサンプリングする映像信号処理装置を
提供することを目的としている。

課題を解決するための手段 本発明は上記問題点を解決するために、クロックを発生
する発振回路と、このクロックをカウントして水平同期
信号からの時間を計測し読取画素位置にサンプリングパ
ルスを発生する第１のカウンタと、この第１のカウンタ
の出力パルスを１画素間の時間に相当する時間だけ遅延
する従属接続されたＮ−１個（Ｎは２以上の整数）の遅
延手段と、前記第１のカウンタにプリセットする値をフ
レームまたはフィールド周期で更新し読取画素位置を１
画素分移動させる第２のカウンタと、第２のカウンタに
サンプリング開始初期位置をプリセットする初期位置設
定手段と、映像信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力を記憶するＮ個のレジスタと、
この内のＮ−１個のレジスタの出力を記憶するＮ−１本
のラインメモリと、前記レジスタのデータと、前記ライ
ンメモリのデータとから画素データを決定する画素デー
タ決定手段を備え、１水平走査期間内の隣接するＮ個の
画素を読み取り、読み取り画面範囲内の複数の水平走査
線について縦方向のＮ本の画素列を読み取り、Ｎ個のフ
レームまたはフィールドにわたって同一画素をＮ回読み
取り、このＮ個のデータから画素データ決定手段により
、例えば、Ｎ個のデータの相加平均をとって画素データ
を決定することによって雑音抑圧効果を得るものである
。

作用 本発明は上記構成をすることにより、発振回路でクロッ
クを発生し、第１のカウンタでこのクロックをカウント
して水平同期信号からの時間を計測し読取画素位置にサ
ンプリングパルスを発生し、遅延手段でこの第１のカウ
ンタの出力パルスを１画素間の時間に相当する時間だけ
遅延することによってＮ個のサンプリングパルス列を得
、Ａ／Ｄ変換器で映像信号をＡ／Ｄ変換し、レジスタで
Ａ／Ｄ変換されたデータを前記Ｎ個のサンプリングパル
スのタミングに記憶し、Ｎ−１本のラインメモリに順番
に書きこむ。第２のレジスタで前記第１のカウンタにプ
リセットする水平同期信号からの時間の値をフレームま
たはフィールド周期で更新し読取画素位置を１画素分移
動させ同様にして互いに隣接するＮ個の画素をサンプリ
ングする。

画素データ決定手段によってラインメモリに記憶された
前のフレームまたはフィールドの画素データと現在のフ
レームまたはフィールドの画素データを加工して得たデ
ータを新たにラインメモリに記憶する。Ｎ個のフィール
ドにわたって同一画素をＮ回読み取り、画素データ決定
手段により画素データを決定することにより雑音抑圧効
果を得るものである。

実施例 第１図は本発明の映像信号処理装置の一実施例のブロッ
ク図である。この実施例では説明を簡単にするために１
水平走査線あたり隣接、する２ｒｊｆｉ素を読み取るも
のであるが、１水平走査線あたり３画素以上の多数の画
素を読み取る場合も同様に実現させることができる。

第１図にお、いて従来例と同一構成要素については同一
番号を付与している。同図において１はクロックを発生
する発振器、２は読取開始水平位置を設定する初期位置
設定手段、４は走査線ごとにサンプリングパルスを発生
させる第１のカウンタ、３は１フレ一ム周期で画面の縦
方向に２本の読取ラインを１画素単位で移動させる第２
のカウンタ、５は入力静止画映像信号をＡ／Ｄ変換する
Ａ／Ｄ変換器、６，７はＡ／Ｄ変換器５（図中Ａ／Ｄと
表わす）の出力データを記憶する第１のレジスタおよび
第２のレジスタ、８は第１のカウンタ４が出力するサン
プリングパルスを１画素分遅延する遅延手段、９は縦方
向の画素列データを記憶するラインメモリ、１０は第１
のレジスタ６、第２のレジスタ７、ラインメモリ９から
出力される、フレーム周期だけ時間差をもって同一画素
をサンプリングした２個のデータの相加平均をとること
によって画素データを決定する画素データ決定手段であ
る。

つぎに動作を説明する。

読取開始信号ｅが与えられた第２のカウンタ３は、初期
位置設定手段２が出力する水平初期位置データをプリセ
ットする。第１のカウンタ４は、水平同期信号ａが入力
される毎に第２のカウンタ３の出力を°プリセットし、
発振器１が出力するクロックをカウントしプリセットさ
れたパルス数に達するとラッチ信号ｄを発生する。

入力静止画映像信号ＣをＡ／Ｄ変換器５でＡ／Ｄ変換し
た画素データを第１のレジスタ６は、第１のカウンタ４
が発生するラッチ信号ｄのタイミングで記憶し、第２の
ジスタフはラッチ信号ｄを遅延手段８により１画素に対
応する時間だけ遅延した信号ｆのタイミングで記憶する
。また、第１のレジスタ６に画素データが保持されてい
ることを示すために、ラッチ信号ｄをストローブ信号と
して出力する。まず読み取り開始直後の第１番目のフレ
ームについて奇数フィールドで１水平走査線あたり互い
に隣接する２画素ずつ読み取り画面範囲内の全ての水平
走査線についてサンプリングし、第２のレジスタ７の出
力をラインメモリ９の奇数フィールドに順次書きこむ。

つぎに偶数フィールドで１水平走査線あたり互いに隣接
する２画素ずつ読み取り画面範囲内の全ての水平走査線
についてサンプリングし、第２のレジスタ７の出力をラ
インメモリ９の偶数フィールドに順次書きこむ。

第２のカウンタ３は垂直同期信号すにより奇数フィール
ドごとに１ずつカウントアツプするように構成されてお
り、また遅延手段８における遅延時間は１画素分である
ので、次の奇数フィールドでは先程サンプリングされた
画素を再度サンプリングしたデータが第１のレジスタ６
に記憶される。

従って１水平走査線について互いに隣接する２画素ずつ
サンプリングし、画素データ決定手段により１フレーム
前のデータをラインメモリ９から読みだし第１のレジス
タθの出力と加算し２で除することにより前フレームと
の平均の画素データを得ると同時に第２のレジスタ７の
出力をラインメモリ９の奇数フィールドに書きこむ。こ
れを全ての水平走査線について行うことにより縦方向の
１ラインの雑音抑制された画素データが得られる。

次の偶数フィールドで１水平走査線について互いに隣接
する２画素ずつサンプリングし、画素データ決定手段に
より１フレーム前のデータをラインメモリ９から読みだ
し第１のレジスタ６の出力と加算し２で除することによ
り前フレームとの平均の画素データを得ると時に第２の
レジスタ７の出力をラインメモリ９の偶数フィールドに
書きこむ。

これを全ての水平走査線について行うことにより縦方向
の１ラインの雑音抑制された画素データが得られる。

上記の動作を繰り返し行い１画面分の読み取りを終了す
る。

この実施例の場合、入力の静止画映像信号の、雑音成分
がランダム雑音であると考えると最大３ｄＢの雑音抑制
効果が得られる。上述した構成において、１水平走査線
内で２画素以上多数の画素を読み取る場合には、第１の
カウンタ４を多数個の画素に対応してカウントアツプさ
せ、レジスタおよび遅延手段をも複数個備えることによ
り簡単に可能となる。その場合、１水平走査線内にＮ画
素読み取ることにより、同一画素をＮ回すンリングしそ
の平均をとれば、映像信号はフレーム間で相関があるの
でレベルは原信号と同じ大きさであるが、雑音成分は相
関がないのでレベルは１／４になり、最大２０　ｌｏｇ
４＝１０１ｏｇＮ　（ｄＢ）の雑音抑制効果が得られる
。

発明の効果 以上述べてきたように、本発明によれば、簡単な構成で
、画像の雑音レベルを低減させることができ、低価格で
高画質な映像信号処理装置を構成することができるので
実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における映像信号処理装置の
ブロック図、第２図は従来の映像信号処理装置のブロッ
ク図、第３図は従来例及び本発明の映像信号処理装置の
タイミングチャートである。 １・・・・発振器、　　２・・・・初期位置設定手段、
３．４・・・・カウンタ、　　５・・・・Ａ／Ｄ変換器
、６・・・・第１のレジスタ、　　７・・・・第２のレ
ジスタ、８・・・・遅延手段、９・・・・ラインメモリ
、　　１ｏ・・・・画素データ決定手段、　　ａ・・・
・水平同期信号、ｂ・・・・垂直同期信号、　　Ｃ・・
・・映像信号、　　ｄ・・・・ラッチ信号、　　ｅ・・
・・読取開始信号、ｆ・・・・遅延信号。 代理人の氏名　弁理士　粟野　重孝　ばか１名第 図

Claims (2)

【特許請求の範囲】
1. （１）クロックを発生する発振回路と、このクロックを
   カウントして水平同期信号からの時間を計測し読取画素
   位置にサンプリングパルスを発生する第１のカウンタと
   、この第１のカウンタの出力パルスを１画素に相当する
   時間だけ遅延する従属接続されたＮ−１個（Ｎは２以上
   の整数）の遅延手段と、前記第１のカウンタにプリセッ
   トする値をフレームまたはフィールド周期で更新し読取
   画素位置を１画素分移動させる第２のカウンタと、第２
   のカウンタにサンプリング開始初期位置をプリセットす
   る初期位置設定手段と、映像信号をＡ／Ｄ変換するＡ／
   Ｄ変換器と、第１のカウンタの出力パルスおよびＮ−１
   個の遅延手段の出力パルスのタイミングで前記Ａ／Ｄ変
   換器の出力を記憶するＮ個のレジスタと、この内のＮ−
   １個のレジスタの出力を記憶するＮ−１本のラインメモ
   リと、このＮ−１本のラインメモリに記憶されたデータ
   と前記レジスタに記憶された読取画素位置のデータとか
   ら画素データを決定する画素データ決定手段とを備え、
   １水平走査期間内の隣接するＮ個の画素を読み取り、複
   数の水平走査線について縦方向のＮ本の画素列を読み取
   り、Ｎ個のフレームまたはフィールドにわたって同一画
   素をＮ回読み取り、このＮ個のデータから画素データ決
   定手段により画素データを決定することを特徴とする映
   像信号処理装置。
2. （２）前記画素データ決定手段がＮ個のデータの相加平
   均をとって画素データとすることを特徴とする特許請求
   の範囲第１項記載の映像信号処理装置。