JPS6045095A - 厚膜多層基板の製造方法 - Google Patents
厚膜多層基板の製造方法Info
- Publication number
- JPS6045095A JPS6045095A JP15244283A JP15244283A JPS6045095A JP S6045095 A JPS6045095 A JP S6045095A JP 15244283 A JP15244283 A JP 15244283A JP 15244283 A JP15244283 A JP 15244283A JP S6045095 A JPS6045095 A JP S6045095A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- wiring conductor
- thick film
- film multilayer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、厚膜多層基板の製造方法に関する。
従来の厚膜多層基板の製造プロセスは例えば第１図（ａ
）、（ｂ）に示す如くアルミナ等の絶縁基板１に銀バラ
ジュウム系ペースト等で第１配線導体層２を印刷焼成し
た後に、第１図（Ｃ）に示す如く導体回路上の１部にガ
ラスペースト等で絶縁層３を印刷焼成する。更に第１図
（ｄ）の如く銀、バラジュウム系ペースト等で第２配線
導体層４を印刷焼成した後に第１図（ｅ）で示す如く前
記第１配線導体層２により形成される電極間に酸化ルテ
ニュクム系ペースト等の抵抗体５を印刷焼成する。
）、（ｂ）に示す如くアルミナ等の絶縁基板１に銀バラ
ジュウム系ペースト等で第１配線導体層２を印刷焼成し
た後に、第１図（Ｃ）に示す如く導体回路上の１部にガ
ラスペースト等で絶縁層３を印刷焼成する。更に第１図
（ｄ）の如く銀、バラジュウム系ペースト等で第２配線
導体層４を印刷焼成した後に第１図（ｅ）で示す如く前
記第１配線導体層２により形成される電極間に酸化ルテ
ニュクム系ペースト等の抵抗体５を印刷焼成する。
しかし、上記従来の製造方法では、第２配線導体層４及
び抵抗体５を形成する際、各々別々の２種類のスクリー
ン及びペースト（銀バラジュウム系ペーストと酸化ルテ
ニエウム系ペースト）を使用せねばならなく、製造プロ
セスが複軸となる問題があつた。
び抵抗体５を形成する際、各々別々の２種類のスクリー
ン及びペースト（銀バラジュウム系ペーストと酸化ルテ
ニエウム系ペースト）を使用せねばならなく、製造プロ
セスが複軸となる問題があつた。
更に、上記銀、パラジュウム系の配線導体層は銀の眉間
マイブレーク１ン、即ち第１又は第２配線導体層２又は
４の銀が数十ミクロンの厚さの絶縁層を介してイオン化
して移行することによる絶縁劣化が生じやすく、信頼性
の点でも問題があった。
マイブレーク１ン、即ち第１又は第２配線導体層２又は
４の銀が数十ミクロンの厚さの絶縁層を介してイオン化
して移行することによる絶縁劣化が生じやすく、信頼性
の点でも問題があった。
本発明の目的は、上記の問題点に鑑み、製造プロセスを
簡略にすると共に層間絶縁に対する信頼性を向上させた
厚膜多層基板の製造方法を提供することにある。
簡略にすると共に層間絶縁に対する信頼性を向上させた
厚膜多層基板の製造方法を提供することにある。
本発明は、第１配線導体層、絶縁層、第２配線導体層及
び抵抗体を印刷焼成して成る厚膜多層基板の製造方法に
おいて、前記第２配線導体層及び前記抵抗体を形成する
際に、同一のスクリーン及びペーストを用い、前記第２
配線導体層及び前記抵抗体を同時に印刷焼成することに
より、上記目的を達成するものである。
び抵抗体を印刷焼成して成る厚膜多層基板の製造方法に
おいて、前記第２配線導体層及び前記抵抗体を形成する
際に、同一のスクリーン及びペーストを用い、前記第２
配線導体層及び前記抵抗体を同時に印刷焼成することに
より、上記目的を達成するものである。
〔発明の実施例〕
以下本発明の厚膜多層基板の製造方法の一実施って説明
する。第２図は本発明の厚膜多層基板の製造方法の一実
施例を示した図である。先ず、第２図（ａ）、Φ）に示
す如くセラミック等の基板１上に銀バラジュウム系ペー
スト等で第１配線導体層２を印刷焼成し、その上に第２
図（Ｃ）で示す如くガラスペースト等で絶縁層３を印刷
焼成する。然る後に第２図（ｄ）で示す如く第２配線導
体層４と抵抗体５を同一のスクリーン、抵抗体ペースト
（酸化ルテニュウム系ペースト等〕を用いて同時に印刷
焼成して製造を完了する・ 上記実施例では、抵抗体ペーストを第２配線導体層４と
して使用するため、導体抵抗が大きくなる。そこで、例
えば第３図（１）で示される抵抗値Ｒを第２配線導体層
４０部分に持たせたいならば、第４図（２）で示す如く
抵抗値孔と抵抗値ルを有する部分に分割し、Ｒ＞Ｒ＋＋
Ｂの条件を満たすようにする。そして、第４図に示す如
く抵抗値ルな第２配線導体層４が有するようにして、こ
れに直列に形成された抵抗値Ｒ１の部分６をトリミング
で抵抗値補正を行ない、所望の抵抗値Ｒを得るようにす
ればよい。
する。第２図は本発明の厚膜多層基板の製造方法の一実
施例を示した図である。先ず、第２図（ａ）、Φ）に示
す如くセラミック等の基板１上に銀バラジュウム系ペー
スト等で第１配線導体層２を印刷焼成し、その上に第２
図（Ｃ）で示す如くガラスペースト等で絶縁層３を印刷
焼成する。然る後に第２図（ｄ）で示す如く第２配線導
体層４と抵抗体５を同一のスクリーン、抵抗体ペースト
（酸化ルテニュウム系ペースト等〕を用いて同時に印刷
焼成して製造を完了する・ 上記実施例では、抵抗体ペーストを第２配線導体層４と
して使用するため、導体抵抗が大きくなる。そこで、例
えば第３図（１）で示される抵抗値Ｒを第２配線導体層
４０部分に持たせたいならば、第４図（２）で示す如く
抵抗値孔と抵抗値ルを有する部分に分割し、Ｒ＞Ｒ＋＋
Ｂの条件を満たすようにする。そして、第４図に示す如
く抵抗値ルな第２配線導体層４が有するようにして、こ
れに直列に形成された抵抗値Ｒ１の部分６をトリミング
で抵抗値補正を行ない、所望の抵抗値Ｒを得るようにす
ればよい。
本実施例によれば、第２配線導体層４と抵抗体５を同一
スクリーン及び同一抵抗体ペーストを用いて同時に印刷
焼成することにより、従来に比べて工程数を低減させて
製造プロセスを簡略とすることができる。更に、従来の
銀バラジュウム系ペーストで問題とされる銀の層間マイ
ブレーションに関しても、第２配線導体層４に酸化ルテ
ニエウム系等の抵抗ペーストを用いることにより、上記
マイプレーシ冒ンが抑制され層間絶縁に対する信頼性を
向上させることができる。
スクリーン及び同一抵抗体ペーストを用いて同時に印刷
焼成することにより、従来に比べて工程数を低減させて
製造プロセスを簡略とすることができる。更に、従来の
銀バラジュウム系ペーストで問題とされる銀の層間マイ
ブレーションに関しても、第２配線導体層４に酸化ルテ
ニエウム系等の抵抗ペーストを用いることにより、上記
マイプレーシ冒ンが抑制され層間絶縁に対する信頼性を
向上させることができる。
以上記述した如く本発明の厚膜多層基板の製造方法によ
れば、製造プルセスを簡略にすると共に層間絶縁に対す
る信頼性を向上させる効果がある。
れば、製造プルセスを簡略にすると共に層間絶縁に対す
る信頼性を向上させる効果がある。
第１図は従来の厚膜多層基板の製造方法を示す工程図、
第２図は本発明の厚膜多層基板の製造方法の一実施例を
示した工程図、第３図は第２図で示した厚膜多層基板の
部分配線図、第４図は第２図の方法で製造した厚膜多層
基板の部分平面図である。 １・・・絶縁基板、２・・・第１配線導体層、３−絶縁
層、４・・−第２配線導体層、５−・抵抗体 代理人 弁理士 則 近 憲 佑 （ほか１名） 第３１゛Ａ 第２図 、。）二二＝イ゛ 第４図
第２図は本発明の厚膜多層基板の製造方法の一実施例を
示した工程図、第３図は第２図で示した厚膜多層基板の
部分配線図、第４図は第２図の方法で製造した厚膜多層
基板の部分平面図である。 １・・・絶縁基板、２・・・第１配線導体層、３−絶縁
層、４・・−第２配線導体層、５−・抵抗体 代理人 弁理士 則 近 憲 佑 （ほか１名） 第３１゛Ａ 第２図 、。）二二＝イ゛ 第４図
Claims (1)
- 【特許請求の範囲】 （リ 絶縁基板上に第１配線導体層を印刷焼成する工程
と、前記第１配線導体層上に絶縁層を印刷焼成する工程
と、前記絶縁層上に第２配線導体層を印刷焼成する工程
と、前記第１配線導体層により形成される電極間に抵抗
体を印刷焼成する工程とを有する厚膜多層基板の製造方
法において、抵抗体と同組成のペーストを第２配線導体
層として使用し、これら抵抗体と第２配線導体層を同時
に印刷焼成することを＊徴とする厚膜多層基板の製造方
法。 （２）前記第２配線導体層と直列に抵抗体を形成し、こ
の抵抗体をトリミングすることによりこの抵抗体と前記
第２配線導体層との合成値を所望の値とすることを特徴
とする特許請求の範囲第１項記載の厚膜多層基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15244283A JPS6045095A (ja) | 1983-08-23 | 1983-08-23 | 厚膜多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15244283A JPS6045095A (ja) | 1983-08-23 | 1983-08-23 | 厚膜多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6045095A true JPS6045095A (ja) | 1985-03-11 |
Family
ID=15540613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15244283A Pending JPS6045095A (ja) | 1983-08-23 | 1983-08-23 | 厚膜多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6045095A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198145A (ja) * | 1986-02-25 | 1987-09-01 | Nec Corp | 混成集積回路 |
| WO2009073448A3 (en) * | 2007-12-03 | 2009-09-11 | Publicover Mark W | Construction system |
-
1983
- 1983-08-23 JP JP15244283A patent/JPS6045095A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62198145A (ja) * | 1986-02-25 | 1987-09-01 | Nec Corp | 混成集積回路 |
| WO2009073448A3 (en) * | 2007-12-03 | 2009-09-11 | Publicover Mark W | Construction system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840001994A (ko) | 세라믹 다층 배선판의 제조방법 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2766146B2 (ja) | コンデンサ内蔵多層回路基板 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS60171793A (ja) | 多層配線基板の製造方法 | |
| JPS60105203A (ja) | 厚膜抵抗体の製造方法 | |
| JPH0389590A (ja) | 厚膜抵抗体付回路基板の製造方法 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPH06334295A (ja) | 抵抗内蔵多層厚膜回路の製造方法 | |
| JPS61154104A (ja) | 膜抵抗体 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH08125335A (ja) | 厚膜印刷多層回路の形成方法 | |
| JPS61154197A (ja) | 厚膜多層基板 | |
| JPH02303001A (ja) | 厚膜素子 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH05335743A (ja) | 多層回路基板 | |
| JPH10173341A (ja) | セラミック多層基板 | |
| JPH04326702A (ja) | 電子部品 | |
| JPS63141387A (ja) | 厚膜回路基板の製造方法 | |
| JPS61224390A (ja) | 厚膜回路基板 | |
| JPS60167496A (ja) | 厚膜多層回路基板の製造方法 | |
| JPS6034097A (ja) | 厚膜回路の製造方法 |