JPH02303056A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH02303056A JPH02303056A JP1123319A JP12331989A JPH02303056A JP H02303056 A JPH02303056 A JP H02303056A JP 1123319 A JP1123319 A JP 1123319A JP 12331989 A JP12331989 A JP 12331989A JP H02303056 A JPH02303056 A JP H02303056A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- electrode
- package
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカード用ＩＣモジュール等の薄型半導体集積回
路の製造方法に関し、特にそのパッケージの製造方法に
関するものである。
路の製造方法に関し、特にそのパッケージの製造方法に
関するものである。
従来、この種の薄型半導体集積回路を製造するには、裏
面に外部接続用電極を有しかつ半導体集積回路が装着さ
れる収納部を有するパッケージを予め形成しておき、こ
のパ、ツケージ内に半導体集積回路を装着させ、金属細
線等によって半導体集積回路とパッケージの内部電極と
を接続した後、半導体集積回路をボッティング樹脂等に
よって封止していた。これを第５図ないし第７図によっ
て説明する。
面に外部接続用電極を有しかつ半導体集積回路が装着さ
れる収納部を有するパッケージを予め形成しておき、こ
のパ、ツケージ内に半導体集積回路を装着させ、金属細
線等によって半導体集積回路とパッケージの内部電極と
を接続した後、半導体集積回路をボッティング樹脂等に
よって封止していた。これを第５図ないし第７図によっ
て説明する。
第５図（ａ）〜（ｃ）は従来の薄型半導体集積回路用パ
ッケージを示す図で、同図（ａ）は平面図、同図（ｂ）
は（ａ）図中ｖ −ｖ ｖＡ断面図、同図（ｃ）は裏面
図゛を示す。第６図（ａ） 、 （ｂ）は従来のパッケ
ージに半導体集積回路チップが装着された状態を示す図
で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中■−
■線断面図を示す、第７図は樹脂封止後の従来の薄型半
導体集積回路を示す断面図である。これらの図において
、１は薄型パッケージで、この薄型パンケージ１は基板
１ａを３枚、断面略階段状に積み重ねて形成され、幅方
向中央部には厚みが薄く形成されたダイパッド部２が設
けられ、かつ外側部には前記ダイパッド部２より厚みが
厚く形成された外枠部３が設けられている。４は後述す
る半導体集積回路チップに接続される内部電極、５は外
部装置（図示せず）に接続される外部電極で、この外部
電極５は前記薄型パッケージｌの裏面に形成され、薄型
パッケージ１に設けられたスルーホール（図示せず）等
によって前記内部電極４に接続されている。７は半導体
集積回路チップで、この半導体集積回路チップ７は上面
に電極７ａが形成され、前記薄型パッケージ１のグイパ
ッド部２に接着材８を介して装着されている。９は前記
半導体集積回路チップ７の電極７ａと薄型パフケージ１
の内部電極４とを接続するための金属細線、１０は半導
体集積回路チンブ７および金属細線９等を封止するため
の封止樹脂である。
ッケージを示す図で、同図（ａ）は平面図、同図（ｂ）
は（ａ）図中ｖ −ｖ ｖＡ断面図、同図（ｃ）は裏面
図゛を示す。第６図（ａ） 、 （ｂ）は従来のパッケ
ージに半導体集積回路チップが装着された状態を示す図
で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中■−
■線断面図を示す、第７図は樹脂封止後の従来の薄型半
導体集積回路を示す断面図である。これらの図において
、１は薄型パッケージで、この薄型パンケージ１は基板
１ａを３枚、断面略階段状に積み重ねて形成され、幅方
向中央部には厚みが薄く形成されたダイパッド部２が設
けられ、かつ外側部には前記ダイパッド部２より厚みが
厚く形成された外枠部３が設けられている。４は後述す
る半導体集積回路チップに接続される内部電極、５は外
部装置（図示せず）に接続される外部電極で、この外部
電極５は前記薄型パッケージｌの裏面に形成され、薄型
パッケージ１に設けられたスルーホール（図示せず）等
によって前記内部電極４に接続されている。７は半導体
集積回路チップで、この半導体集積回路チップ７は上面
に電極７ａが形成され、前記薄型パッケージ１のグイパ
ッド部２に接着材８を介して装着されている。９は前記
半導体集積回路チップ７の電極７ａと薄型パフケージ１
の内部電極４とを接続するための金属細線、１０は半導
体集積回路チンブ７および金属細線９等を封止するため
の封止樹脂である。
次に、上述したように構成された従来の半導体集積回路
を製造する方法について説明する。従来の半導体集積回
路を組立てるには、先ず、薄型パフケージｌに半導体集
積回路チップ７を装着させる。この際には上述したよう
に接着材８が使用される。次いで、第６図（ａ）および
第６図（ｂ）に示すように、半導体集積回路チップ７上
の電極７ａと薄型パッケージ１の内部電極４とを金属細
線９によって接続する。これによって半導体集積回路チ
ップ７上の電極４と外部電極５とが金属細線９゜内部電
極４を介して電気的に接続されることになる。このよう
にして配線した後、第７図に示すように、薄型パッケー
ジｌにおける外枠部３によって囲まれた部分に封止樹脂
１０をポツティング等によって充填する。上述したよう
に封止樹脂１０を充填して半導体集積回路チフプ７．金
属細線９等を封止することによって半導体集積回路の製
造工程が終了されることになる。
を製造する方法について説明する。従来の半導体集積回
路を組立てるには、先ず、薄型パフケージｌに半導体集
積回路チップ７を装着させる。この際には上述したよう
に接着材８が使用される。次いで、第６図（ａ）および
第６図（ｂ）に示すように、半導体集積回路チップ７上
の電極７ａと薄型パッケージ１の内部電極４とを金属細
線９によって接続する。これによって半導体集積回路チ
ップ７上の電極４と外部電極５とが金属細線９゜内部電
極４を介して電気的に接続されることになる。このよう
にして配線した後、第７図に示すように、薄型パッケー
ジｌにおける外枠部３によって囲まれた部分に封止樹脂
１０をポツティング等によって充填する。上述したよう
に封止樹脂１０を充填して半導体集積回路チフプ７．金
属細線９等を封止することによって半導体集積回路の製
造工程が終了されることになる。
しかるに、従来の製造方法によって製造される半導体集
積回路においては、薄型パフケージ１が複雑な構造であ
るために高価であり、この高価な薄型パッケージ１を使
用して製造されるために製造コストが高（なるという問
題があった。
積回路においては、薄型パフケージ１が複雑な構造であ
るために高価であり、この高価な薄型パッケージ１を使
用して製造されるために製造コストが高（なるという問
題があった。
本発明に係る半導体集積回路の製造方法は、インナーリ
ードの先端部に外部接続用電極バンドがリードフレーム
の裏面側へ段差をもって下げて一体に形成され、かつこ
の電極パッド上に半導体集積回路チップの電極と接合さ
れる突起電極が設けられたリードフレーム上に半導体集
積回路チップを接合させ、次いで、封止樹脂を、前記電
極パッドの裏面を外部に露出させてモールド成形するも
のである。
ードの先端部に外部接続用電極バンドがリードフレーム
の裏面側へ段差をもって下げて一体に形成され、かつこ
の電極パッド上に半導体集積回路チップの電極と接合さ
れる突起電極が設けられたリードフレーム上に半導体集
積回路チップを接合させ、次いで、封止樹脂を、前記電
極パッドの裏面を外部に露出させてモールド成形するも
のである。
本発明に係る半導体集積回路の製造方法によれば、外部
接続用電極パッドに半導体集積回路チップを接合させた
状態で封止樹脂をモールド成形することによってパッケ
ージが形成されるから、パッケージを予め形成しておく
ことなく半導体集積回路を製造することができる。
接続用電極パッドに半導体集積回路チップを接合させた
状態で封止樹脂をモールド成形することによってパッケ
ージが形成されるから、パッケージを予め形成しておく
ことなく半導体集積回路を製造することができる。
以下、本発明の一実施例を第１図ないし第４図によって
詳細に説明する。
詳細に説明する。
第１図（ａ） 、 （ｂ）は本発明に係る半導体集積回
路の製造方法に使用されるリードフレームを示す図で、
同図（ａ）は平面図、同図（ｂ）は（ａ）図中Ｉ−１線
断面図を示す。第２＠はリードフレームに半導体集積回
路チップが接合された状態を示す平面図、第３図（ａ）
、 （ｂ）は樹脂封止後のリードフＬ、 −ムを示す
図で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ
−ｍ線断面図を示す。第４図（ａ）〜（ｃ）はリードフ
レームから分断された半導体集積回路を示す図で、同図
（ａ）は平面図、同図（ｂ）は側面図、同図（ｃ）は裏
面図を示す。これらの図において前記第５図ないし第７
図で説明したものと同一もしくは同等部材については同
一符号を付し、ここにおいて詳細な説明は省略する。第
１図ないし第４図において、１１は本発明の半導体集積
回路の製造方法を実施する際に使用するリードフレーム
を示し、このリードフレーム１１はフレーム枠部１２と
、このフレーム枠部１２に複数本一体に設けられ、後述
する分断工程で切断される外部リード１３と、これらの
各外部リード１３に一連に設けられ、半導体集積回路チ
ップ７に接合される電極パッド１４が先端部に設けられ
たインナーリード１５と、各インナ−リード１５を連結
させて補強するタイバー１６とから構成されている。ま
た、前記インナーリード１５の電極バッド１４は、第１
図（ｂ）に示すように、リードフレーム１１の裏面側へ
段差をもって下げて形成され、半導体集積回路７の電極
７ａに接合される突起電極１４ａが上方へ向けて突設さ
れている。このように段差をもって形成されかつ突起電
極１４ａが形成された電極パッド１４をリードフレーム
１１に一体に形成するには、先ず、レジストマスクを使
用して板材を両面側からエツチングし、リードフレーム
１１の外形形状と等しい形状をもった同一厚のリードフ
レームを形成する。そして、突起電極１４ａとなる部分
を残して電極パッド１４の上面側にハーフエツチングを
施すと共に、電極バッド１４を残してリードフレームの
裏面側にハーフエツチングを施す。このハーフエツチン
グを施すことによって、第１図（ｂ）に示すようなリー
ドフレーム１１が得られる。すなわち、電極バッド１４
が突起電極１４ａとなる部位を残して薄く形成されるこ
とによって、突起電極１４ａが相対的に高く形成される
ことになり、また、リードフレームが電極バッド１４を
残して薄く形成されるこ、とによって、電極バッド１４
が段差をもって下げて形成されることになる。
路の製造方法に使用されるリードフレームを示す図で、
同図（ａ）は平面図、同図（ｂ）は（ａ）図中Ｉ−１線
断面図を示す。第２＠はリードフレームに半導体集積回
路チップが接合された状態を示す平面図、第３図（ａ）
、 （ｂ）は樹脂封止後のリードフＬ、 −ムを示す
図で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ
−ｍ線断面図を示す。第４図（ａ）〜（ｃ）はリードフ
レームから分断された半導体集積回路を示す図で、同図
（ａ）は平面図、同図（ｂ）は側面図、同図（ｃ）は裏
面図を示す。これらの図において前記第５図ないし第７
図で説明したものと同一もしくは同等部材については同
一符号を付し、ここにおいて詳細な説明は省略する。第
１図ないし第４図において、１１は本発明の半導体集積
回路の製造方法を実施する際に使用するリードフレーム
を示し、このリードフレーム１１はフレーム枠部１２と
、このフレーム枠部１２に複数本一体に設けられ、後述
する分断工程で切断される外部リード１３と、これらの
各外部リード１３に一連に設けられ、半導体集積回路チ
ップ７に接合される電極パッド１４が先端部に設けられ
たインナーリード１５と、各インナ−リード１５を連結
させて補強するタイバー１６とから構成されている。ま
た、前記インナーリード１５の電極バッド１４は、第１
図（ｂ）に示すように、リードフレーム１１の裏面側へ
段差をもって下げて形成され、半導体集積回路７の電極
７ａに接合される突起電極１４ａが上方へ向けて突設さ
れている。このように段差をもって形成されかつ突起電
極１４ａが形成された電極パッド１４をリードフレーム
１１に一体に形成するには、先ず、レジストマスクを使
用して板材を両面側からエツチングし、リードフレーム
１１の外形形状と等しい形状をもった同一厚のリードフ
レームを形成する。そして、突起電極１４ａとなる部分
を残して電極パッド１４の上面側にハーフエツチングを
施すと共に、電極バッド１４を残してリードフレームの
裏面側にハーフエツチングを施す。このハーフエツチン
グを施すことによって、第１図（ｂ）に示すようなリー
ドフレーム１１が得られる。すなわち、電極バッド１４
が突起電極１４ａとなる部位を残して薄く形成されるこ
とによって、突起電極１４ａが相対的に高く形成される
ことになり、また、リードフレームが電極バッド１４を
残して薄く形成されるこ、とによって、電極バッド１４
が段差をもって下げて形成されることになる。
なお、１７はモールド成形された封止樹脂である。
次に、上述したように構成されたリードフレーム１１を
使用して本発明の半導体集積回路の製造方法を説明する
。先ず、第２図に示すように、リードフレームｌｌ上に
半導体集積回路チップ７を接合する。この半導体集積回
路チップ７の接合にあたっては、半導体集積回路チップ
７の電極７ａをリードフレーム１１の突起電極１４ａに
半田等の専電性材によって接着して行われる。次いで、
半導体集積回路チップ７が接合されたリードフレーム１
１をモールド金型（図示せず）内に装着させ、第３図（
ａ）および第３図（ｂ）に示すように、封止樹脂１７を
モールド成形してパッケージを形成する。この際、電極
バッド１４の裏面が封止樹脂１７で覆われずに外部に露
出されるようにしてモールド成形が行われる。樹脂封止
後、第４図（ａ）ないし第４図（ｃ）に示すように、リ
ードフレーム１１のタイバー１６および外部リード１３
を切断し半導体集積回路をリードフレーム１１から分断
させて半導体集積回路の製造工程が終了される。このよ
うにして形成された半導体集積回路は、パッケージの裏
面に露出された電極バッド１４を外部装置（図示せず）
に接続して作動される。また、上述した半導体集積回路
の特性検査あるいは性能測定等を実施するには、パッケ
ージの側部に突設された外部リード１３に測定装置（図
示せず）を接続して行われる。
使用して本発明の半導体集積回路の製造方法を説明する
。先ず、第２図に示すように、リードフレームｌｌ上に
半導体集積回路チップ７を接合する。この半導体集積回
路チップ７の接合にあたっては、半導体集積回路チップ
７の電極７ａをリードフレーム１１の突起電極１４ａに
半田等の専電性材によって接着して行われる。次いで、
半導体集積回路チップ７が接合されたリードフレーム１
１をモールド金型（図示せず）内に装着させ、第３図（
ａ）および第３図（ｂ）に示すように、封止樹脂１７を
モールド成形してパッケージを形成する。この際、電極
バッド１４の裏面が封止樹脂１７で覆われずに外部に露
出されるようにしてモールド成形が行われる。樹脂封止
後、第４図（ａ）ないし第４図（ｃ）に示すように、リ
ードフレーム１１のタイバー１６および外部リード１３
を切断し半導体集積回路をリードフレーム１１から分断
させて半導体集積回路の製造工程が終了される。このよ
うにして形成された半導体集積回路は、パッケージの裏
面に露出された電極バッド１４を外部装置（図示せず）
に接続して作動される。また、上述した半導体集積回路
の特性検査あるいは性能測定等を実施するには、パッケ
ージの側部に突設された外部リード１３に測定装置（図
示せず）を接続して行われる。
したがって、本発明に係る半導体集積回路の製造方法に
よれば、電極バッド１４に半導体集積回路チップ７を接
合させた状態で封止樹脂１７をモールド成形することに
よってパッケージが形成されるから、パッケージを予め
形成しておくことなく半導体集積回路を製造することが
できる。
よれば、電極バッド１４に半導体集積回路チップ７を接
合させた状態で封止樹脂１７をモールド成形することに
よってパッケージが形成されるから、パッケージを予め
形成しておくことなく半導体集積回路を製造することが
できる。
以上説明したように本発明に係る半導体集積回路の製造
方法は、インナーリードの先端部に外部接続用電極パッ
ドがリードフレームの裏面側へ段差をもって下げて一体
に形成され、かつこの電極バンド上に半導体集積回路チ
ップの電極と接合される突起電極が設けられたリードフ
レーム上に半導体集積回路チップを接合させ、次いで、
封止樹脂を、前記電極バンドの裏面を外部に露出させて
モールド成形するため、外部接続用電極パッドに半導体
集積回路チップを接合させた状態で封止樹脂をモールド
成形することによってパッケージが形成されるから、パ
ッケージを予め形成しておくことなく半導体集積回路を
製造することができる。
方法は、インナーリードの先端部に外部接続用電極パッ
ドがリードフレームの裏面側へ段差をもって下げて一体
に形成され、かつこの電極バンド上に半導体集積回路チ
ップの電極と接合される突起電極が設けられたリードフ
レーム上に半導体集積回路チップを接合させ、次いで、
封止樹脂を、前記電極バンドの裏面を外部に露出させて
モールド成形するため、外部接続用電極パッドに半導体
集積回路チップを接合させた状態で封止樹脂をモールド
成形することによってパッケージが形成されるから、パ
ッケージを予め形成しておくことなく半導体集積回路を
製造することができる。
したがって、従来の高価な薄型パッケージを使用するこ
となく半導体集積回路を製造することができ、しかも、
ワイヤボンディング等が不要になり製造工程が簡略化さ
れるから、製造コストを低く抑えることができる。また
、外部接続用電極パッド上に半導体集積回路チップが直
接的に接合されるから、半導体集積回路の薄型化を図る
こともできる。さらにまた、リードフレームから半導体
集積回路を分断する際に、外部リードをパッケージの側
部に突出させた状態で切断することによって、この外部
リードを測定端子として使用することができるから、薄
型半導体集積回路を従来の樹脂封止パッケージ、例えば
、ＳＯＰ （スモール アウトライン パッケージ）型
半導体装置等と同様に取り扱うことができるという効果
もある。
となく半導体集積回路を製造することができ、しかも、
ワイヤボンディング等が不要になり製造工程が簡略化さ
れるから、製造コストを低く抑えることができる。また
、外部接続用電極パッド上に半導体集積回路チップが直
接的に接合されるから、半導体集積回路の薄型化を図る
こともできる。さらにまた、リードフレームから半導体
集積回路を分断する際に、外部リードをパッケージの側
部に突出させた状態で切断することによって、この外部
リードを測定端子として使用することができるから、薄
型半導体集積回路を従来の樹脂封止パッケージ、例えば
、ＳＯＰ （スモール アウトライン パッケージ）型
半導体装置等と同様に取り扱うことができるという効果
もある。
第１図（ａ） 、 （ｂ）は本発明に係る半導体集積回
路の製造方法に使用されるリードフレームを示す図で、
同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ−ｍ線
断面図を示す。第２図はリードフレームに半導体集積回
路チップが接合された状態を示す平面図、第３図（ａ）
、 （ｂ）は樹脂封止後のリードフレームを示す図で
、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ−ｍ
線断面図を示す、第４図（ａ）〜（ｃ）はリードフレー
ムから分断された半導体集積回路を示す図で、同図（ａ
）は平面図、同図（ｂ）は側面図、同図（ｃ）は裏面図
を示す。第５図（ａ）〜（ｃ）は従来の薄型半導体集積
回路用パッケージを示す図で、同図（ａ）は平面図、同
図（ｂ）は（ａ）図中Ｖ−Ｖ線断面図、同図（ｃ）は裏
面図を示す。第６図（ａ） 、 （ｂ）は従来のパッケ
ージに半導体集積回路チップが装着された状態を示す図
で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ＶＴ
−ＶＩ線断面図を示す。第７図は樹脂封止後の従来の薄
型半導体集積回路を示す断面図である。 ７・・・・半導体集積回路チップ、１１・・・・リード
フレーム、１３・・・・外部リード、１４・・・・電極
パッド、１４ａ・・・・突起電極、１５・・・・インナ
ーリード、１７・・・・封止樹脂。
路の製造方法に使用されるリードフレームを示す図で、
同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ−ｍ線
断面図を示す。第２図はリードフレームに半導体集積回
路チップが接合された状態を示す平面図、第３図（ａ）
、 （ｂ）は樹脂封止後のリードフレームを示す図で
、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ｍ−ｍ
線断面図を示す、第４図（ａ）〜（ｃ）はリードフレー
ムから分断された半導体集積回路を示す図で、同図（ａ
）は平面図、同図（ｂ）は側面図、同図（ｃ）は裏面図
を示す。第５図（ａ）〜（ｃ）は従来の薄型半導体集積
回路用パッケージを示す図で、同図（ａ）は平面図、同
図（ｂ）は（ａ）図中Ｖ−Ｖ線断面図、同図（ｃ）は裏
面図を示す。第６図（ａ） 、 （ｂ）は従来のパッケ
ージに半導体集積回路チップが装着された状態を示す図
で、同図（ａ）は平面図、同図（ｂ）は（ａ）図中ＶＴ
−ＶＩ線断面図を示す。第７図は樹脂封止後の従来の薄
型半導体集積回路を示す断面図である。 ７・・・・半導体集積回路チップ、１１・・・・リード
フレーム、１３・・・・外部リード、１４・・・・電極
パッド、１４ａ・・・・突起電極、１５・・・・インナ
ーリード、１７・・・・封止樹脂。
Claims (1)
- インナーリードの先端部に外部接続用電極パッドがリー
ドフレームの裏面側へ段差をもって下げて一体に形成さ
れ、かつこの電極パッド上に半導体集積回路チップの電
極と接合される突起電極が設けられたリードフレーム上
に半導体集積回路チップを接合させ、次いで、封止樹脂
を、前記電極パッドの裏面を外部に露出させてモールド
成形することを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123319A JPH02303056A (ja) | 1989-05-17 | 1989-05-17 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123319A JPH02303056A (ja) | 1989-05-17 | 1989-05-17 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02303056A true JPH02303056A (ja) | 1990-12-17 |
Family
ID=14857614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123319A Pending JPH02303056A (ja) | 1989-05-17 | 1989-05-17 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02303056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19745648A1 (de) * | 1997-10-15 | 1998-11-26 | Siemens Ag | Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten |
| DE10147376A1 (de) * | 2001-09-26 | 2003-04-24 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239852A (ja) * | 1987-12-03 | 1988-10-05 | Mitsui Haitetsuku:Kk | 半導体装置 |
| JPS63258050A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63310150A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Cable Ltd | 樹脂封止型ｉｃリ−ドフレ−ムおよび樹脂封止型ｉｃパッケ−ジ |
-
1989
- 1989-05-17 JP JP1123319A patent/JPH02303056A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258050A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
| JPS63310150A (ja) * | 1987-06-12 | 1988-12-19 | Hitachi Cable Ltd | 樹脂封止型ｉｃリ−ドフレ−ムおよび樹脂封止型ｉｃパッケ−ジ |
| JPS63239852A (ja) * | 1987-12-03 | 1988-10-05 | Mitsui Haitetsuku:Kk | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19745648A1 (de) * | 1997-10-15 | 1998-11-26 | Siemens Ag | Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten |
| US6719205B1 (en) | 1997-10-15 | 2004-04-13 | Infineon Technologies Ag | Carrier element for a semiconductor chip for incorporation into smart cards |
| DE10147376A1 (de) * | 2001-09-26 | 2003-04-24 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
| DE10147376B4 (de) * | 2001-09-26 | 2009-01-15 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
| US5789803A (en) | Semiconductor package | |
| CN1322584C (zh) | 无引线型半导体封装及其制造方法 | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| WO2001003186A9 (fr) | Dispositif a semi-conducteurs, son procede de fabrication et structure de montage d'un dispositif a semi-conducteurs | |
| JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP3837215B2 (ja) | 個別半導体装置およびその製造方法 | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100387171B1 (ko) | 반도체 장치의 제조방법 및 그 구조 | |
| JPH11191562A (ja) | 半導体装置の製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3831504B2 (ja) | リードフレーム | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2002134439A (ja) | 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP3938525B2 (ja) | 半導体装置の製造方法 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 |