JPH02303072A - 薄膜トランジスタアレー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 本発明はゲート電極及びゲートラインをマスクにして基
板裏面より露光を行ない、パッシベーションパターンを
形成する薄膜トランジスタ（ＴＰＴ）アレーの素子構造
に関するものである。

（ロ）ｆ７＋：米の技術 製造工程数の削減により製品の歩留りを向上させるため
、背面露光を用いた自己整合法がＴＰＴの製造法におい
て多用されるようになってきた。

例えば、裏面露光によりＴＦＴ上のみに感光性の遮光樹
脂を残す方法（特開昭６３−２３７０３３号公報）や、
背面露光に続いてフォトレジスト側から全面露光するこ
とにより露光時間を短縮して半導体膜−Ｈに保護絶縁膜
パタンを残す方法（特開昭（３３−３０５５６３号公＠
）やゲート電極をマスクとして絶縁性基板側から露光し
てゲート電極の形°に絶縁膜を残し、半４体膜に不純物
を導入する方法（特開昭６３−１５８８７５号公報）な
どがある。

第４図に従来のＴＰＴの透視平面図を示す。

第４図のゲートライン上で基板を切断し、ソース電極側
を除去した斜視図を第２図゛に示す。

第２図において、基板（１）からの裏面露光によりゲー
トライン（４）の形状に半導体膜（６）が残り、隣接し
たドレイン電極（９）が半導体膜（６）を介在して接続
されることがわかる。

（ハ）発明が解決しようとする課題 その結果隣接するドレイン電極（９）同士が電気的に接
続され、ドレイン−ドレイン間ショートが発生し、パネ
ルの表示特性が悪くなる欠点があった。

一方、ショートをなくすためには、ゲートライン（４）
上の半導体膜（６）をレーザ溶接などの手段で切断する
必要があり、ＴＰＴの製造工程において、切断場所を指
定するもう１枚の新たなマスクを要し、製造工程が増加
し、製造コストがかかる短所があった。

本発明はＴＰＴ間のショートをなくし、ショートの切断
工程をなくすることを目的とする。

（ニ）課題を解決するための手段 本発明は透明絶縁基板上に１本以上のゲートラインと複
数本のドレインラインとが交差し、各交差点に画素電極
またはソース電極を結合したＴＰＴを構成してなるＴＰ
Ｔアレーにおいて、上記ゲートラインは分離した複数の
非透光性ゲート電極と、画Ｘ電極と同時に形成される透
光性接続用ｔｉからなるか、もしくは分離した複数の非
透光性ゲート電極と、ソース電極と同時に形成される接
続用電極からなり、該接続用電極の一部がゲート電極下
または上に重畳したことを特徴とする。

（ホ）作用 不透光性の第１の島状領域がＩＴＰＴに対し、１個以上
に分割されているので、第１の島状領域上に形成される
半導体膜は各、ＴＰＴごとに分離し、隣接するＴＰＴ間
でショートが発生することがない。

（へ）実施例 第３図に本発明のＴＰＴアレーの第１の実施例の透視平
面図を示す。

透明絶縁性の基板（１）−ヒに透光性のＩＴＯよりなる
画素電極（２）及び接続用電極（１２）があり、接続用
電極（１２）の一部上に非透光性のゲート電極（３）が
積層し、ゲートライン（４）を形成している。

ゲートを極（３）はＡｕ−Ｃｒ、Ａ１．Ｔａなどの金属
で構成されている。

第３図のゲートライン上で基板を切断し、ソース電極側
を除去した本発明の第１の実施例のＴＰＴアレーの斜視
図を第１図に示す。

第１図において、ゲートライン（４）はゲート電極（３
）が接続用電極（１２）上に一部重なる構造で形成され
ている。

裏面露光により、上に非道光性のゲートを極（３）のな
い接続用電極（１２）上の半導体膜（６）及びパッシベ
ーション膜（７）は除去され、隣接するＴＰＴにショー
トが生じない構造になっている。

ゲート絶縁膜（５）上にゲート電極とほぼ同じ形で残る
半導体膜（６）とパッシベーション膜（７）の内、パッ
シベーション膜（７）はドレイン電極（９）及びソース
電極と半導体膜（６）の接触のため、一部エッチングに
より除かれている。

接続用電極を始めに設置する本発明の第１の実施例のＴ
ＰＴアレーの製造工程を第５図に示す平面図で詳述する
。

第５図（ａ）において、透明な基板（１）上に透光性の
ＩＴＯよりなる画素電極（２）及び接続用電極（１２）
を設ける。

続いて、一部が接続用電Ｖｉ（１２）に重畳するように
非透光性のＣｒよりなるゲート電極（３）を基板（１）
に被着する。

すると、第１図（ｂ）に示すように、ゲートライン（４
）は非透光性のゲート電極（３）と透光性の接続用電極
（１２）とから構成される。

次に、連続してＳｉＮｘからなるゲート絶縁膜、ａ−５
ｉからなる半導体膜、５ｉ−Ｘからなるパッシベーショ
ン膜を基板上に積層し、レジスト塗布後、基板の裏面か
ら露光して現像、エツチングを行なう。

エツチング後、レジストを剥離した基板の平面図を第５
図（ｃ）に示す。

第５図（ｃ）は下層に半導体膜のあるゲート電極の形状
をしたパッシベーション膜（７）とゲート絶縁膜（５）
との２つの領域で構成されている。

ソース電極及びドレイン電極と半導体膜との接触を計る
ため、第５図（ｄ）のようにパッシベーション膜（７）
の一部をエツチングして、表面に半導体膜（６）を出す
。

そして、不純物半導体で基板全面を覆い、半導体膜上に
不純物半導体を残るようにエツチングすると第５図（ｅ
）の如くになる。

第５図（ｅ）に示すように、ゲート絶縁膜（５）上の不
純物半導体（８）がパッシベーション膜（７）を跨ぐよ
うにエツチングで残された後、ゲート絶縁膜（５）の一
部をエツチングして、コンタクトホール（１１）がソー
ス電極と画素電極との間のコンタクトのために形成され
る。

さらに、全面にＡｔからなる金属膜を被着させた１＆、
ソース、ドレイン相当部を残して金属膜をエツチングす
ると、第５図（ｆ）のようになる。

’Ｉｓ　５図（ｆ）において、ソースを極（１０）はゲ
ート絶縁膜（５）を隔てて、コンタクトホールにより画
′Ｊ７：電極と電気接続され、一方、ドレイン電極（９
）は不純物半導体膜（８）上でソース１を極（１０）と
対向し、ドレインラインにより縦方向に連結している。

１６後に、ドレイン電極（９）とソース電極（１０’ｌ
との間を短縮させている不純物半導体（８）をパッシベ
ーション膜（７）上でエツチングして除去すると、第３
図に示すような本発明のＴＰＴの構造となる。

本発明の第２の実施例として、接続用電極を後で設置す
るＴＰＴアレーの透視平面図を第６図に示すつ 第６図において、ゲート電極（３）は八ｕ−Ｃｒ、Ｔａ
などの非透光性の金属よりなり、画Ｘ１を極（２）とソ
ース電極（ｌＯ）間のコンタクトホール（１１）の形成
時に同時に形成されるゲート電極（３）と接続…電極（
１２）間のコンタクトホール（１１）によって接続用電
極（１２）と電気接続される。

また、接続用電極（１２）はドレイン電極（９）とソー
ス電極（１０）と同時に形成され、接続用電極（１２）
の一部がゲート電極（３）上に重なるように設定されて
いる。

第７図に第６図の要部切断図を示す。

第７図において、基板（１）上の非透光性のゲート電極
（３）上に裏面露光により残るゲート絶縁膜（５）、半
導体膜（６）及びパッシベーション膜（７）の一部は除
去されて、コンタクトホール（１１）を形成し、このコ
ンタクトホール（１１）を利用して、ゲート電極（３）
と接続用電極（１２）との電気接続が計られる構造とな
っている。

第６．７図のゲートライン形成のためのＩＴＰＴあたり
の新たに設けられるコンタクトホール数は２個であるが
、このコンタクトホール形成は多層膜の応力を緩和する
ので膜のクラック及び剥離の発生を抑制し、ＴＰＴの特
性を安定化させる働きがある。

（ト）発明の効果 本発明の構成によれば、工程数を増やすことなく、最小
の工程数でＴＰＴ間のショートをなくすことができる。

【図面の簡単な説明】

第１図はソース電極側を除去した本発明の第１の実施例
のＴＰＴアレーの斜視図、第２図はソース電極側を除去
した従来例のＴＰＴアレーの斜視図、第３図は本発明の
ＴＰＴアレーの第１の実施例の透視平面図、第４図は従
来のＴＰＴの透視平面図、第５図は本発明の第１の実施
例のＴＰＴアレーの製造工程図、第６図は本発明のＴＰ
Ｔアレーの第２の実施例の透視平面図、第７図は本発明
のＴＰＴアレーの第２の実に例の要部断面図である。 １・・・基板、２・・・画素電極、３・・・ゲート電極
、４・・・ゲートライン、５・・・ゲート絶縁膜、６・
・・半導体膜、７・・・パッシベーション膜、８・・・
不純物半導体膜、９・・・ドレイン電極、１０・・・ソ
ース電極、１１・・・コンタクトホール、１２・・・接
続用を極。 第１図 第２図 第３図 第４図 第６図 第７図

Claims (2)

【特許請求の範囲】
1. （１）透明絶縁基板上に１本以上のゲートラインと複数
   本のドレインラインとが交差し、各交差点に画素電極を
   結合した薄膜トランジスタを構成してなる薄膜トランジ
   スタアレーにおいて、上記ゲートラインは分離した複数
   の非透光性ゲート電極と、画素電極と同時に形成される
   透光性接続用電極からなり、該接続用電極の一部がゲー
   ト電極下に重畳したことを特徴とする薄膜トランジスタ
   アレー。
2. （２）透明絶縁性基板上に１本以上のゲートラインと複
   数本のドレインラインとが交差し、各交差点にソース電
   極を結合した薄膜トランジスタを構成してなる薄膜トラ
   ンジスタアレーにおいて、上記ゲートラインは分離した
   複数の非透光性ゲート電極と、ソース電極と同時に形成
   される接続用電極からなり、該接続用電極の一部がゲー
   ト電極上に重畳したことを特徴とする薄膜トランジスタ
   アレー。