JPH02305037A - データ伝送システムの異常検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は送信バッファと受信バッファとを用いてデータ
伝送を行うデータ伝送システムにおける各バッファを含
むハードウェア部材の異常を検出するデータ伝送システ
ムの異常検出方式に関する。

（従来の技術） デジタルデータを伝送するデータ伝送システムにおいて
は、データ伝送速度があまりにも高速になると、送信側
及び受信側の各データ処理装置におけるＣＰＵ　（中央
処理装置）の処理速度が伝送速度に追いつかなくなる。

このような不都合を解消するために、一般に、第２図に
示すように、受信バッファと送信バッファとを使用する
データ伝送システムが採用されている。

すなわち、第２図において、データを送信する場合にお
いては、図示しない送信側のデータ処理装置から送出さ
れた送信データａは一旦送信バッファ１に蓄えられる。

送信バッファ１に蓄えられた送信データａはＰ／Ｓ変換
回路２にて読出されてパラレルデータからシリアルデー
タに変換された後、ＣＲＣ生成回路３にて生成されたＣ
ＲＣチェックコードが付加され、さらに送信出力回路４
にてレベル変換、符号化、変調等が施された後伝送ライ
ン５へ送出される。

また、データを受信する場合においては、伝送ライン５
から受信されたシリアルデータは受信入力回路６にて受
信され、レベル変換、復号化、復調等が施された後、Ｓ
／Ｐ変換回路７で元のパラレルデータに変換され、受信
バッファ８に一旦蓄えられる。そして、図示いない受信
側のデータ処理装置にて受信バッファ８に記憶された受
信データｂが読取られて所定のデータ処理が行われる。

なお、受信入力回路６から出力されたシリアルデータは
Ｓ／Ｐ変換回路７に送出されるとともにＣＲＣチェック
回路９へ入力される。このＣＲＣチェック回路９は、受
信したシリアルデータに付加されたＣＲＣチェックコー
ドを検出して、受信データに異常（エラー）が発生した
か否かを判断する。そして、異常が検出されると、受信
側のデータ処理装置へ異常検出信号Ｃを送出する。

しかし、この異常検出方式であると、送信出力回路４．
伝送ライン５及び受信入力回路６に何等かの異常が生じ
たことを検出できるが、送信バッファ１．受信バッファ
８及びＰ／Ｓ変換回路２゜Ｓ／Ｐ変換回路７等に異常か
生じていた場合には各データ処理装置においては、その
異常を検出できない問題がある。

このような不都合を解消するために、送信バッファと受
信バッファの前後に演算回路を設け、各バッファにデー
タを格納、読出する時点でそれぞれ所定の演算を行い、
両演算結果を比較することで、各バッファの異常を検出
する異常検出方式を発明者等にて提唱した（特願昭６３
−７７０８７号）。

この異常検出方式においては、第３図に示すように、送
信側のデータ処理装置から出力された送信データａは送
信バッファｌへ蓄えられると同時にサム生成保存回路１
１へ入力され、このサム生成保存回路１１にてチェック
サム演算が実施され、演算結果が保存される。

また、Ｐ／Ｓ変換回路２にてシリアルデータに変換され
た送信データは送信出力回路４及びＣＲＣ生成回路３へ
送出されるとともに、Ｓ／Ｐ変換回路１２へ入力され、
元のバラレデータに変換される。そして、このパラレル
データは次のサム生成照合回路１３へ入力され、チ＆　
ツクサム演算が実施され、演算結果が前記サム生成保存
回路１１に保存されている演算結果と比較対照される。

そして、各演算結果が一致しておれば、送信バッファ１
及びＰ／Ｓ変換回路２は異常がないと判断する。各演算
結果が一致しなければ、送信バッファ１及びＰ／Ｓ変換
回路２に何等かの異常が生じたので、送信側のデータ処
理装置に対して異常検出比信号ｄを送出する。また、異
常が検出されると必要に応じて、アボート回路１４から
送信出力回路４から出力されるＣＲＣチェックコードが
付された送信データに対してさらに無効コードを付加す
る。すると、受信側のデータ処理装置は受信データｂか
らその無効コードを検出することによって、該当受信デ
ータｂの無効を把握できる。

受信側においても、受信入力回路６にて受信したシリア
ルデータはＳ／Ｐ変換回路７及びＣＲＣ−チェック回路
９へ送出されるとともに、Ｓ／Ｐ変換回路１５へ入力さ
れ、元のパラレルデータに変換される。そして、パラレ
ルデータに変換された受信データは次のサム生成保存回
路１６でもって、チェックサム演算が実施され、演算結
果が保存される。

また、Ｓ／Ｐ変換回路７で元のパラレルデータに変換さ
れた受信データは受信バッファ８に一旦蓄えられた後に
、受信側のデータ処理装置にて読出されるが、読出され
た受信データｂはデータ処理装置へ送信されるとともに
サム生成照合回路１７へ入力される。そして、受信デー
タｂはチェツクサム演算が実施され、演算結果が前記サ
ム生成保存回路１６に保存されている演算結果と比較対
照される。そして、各演算結果が一致しておれば、受信
バッファ８及びＳ／Ｐ変換回路７は異常がないと判断す
る。各演算結果が一致しなければ、送信バッファ８及び
Ｓ／Ｐ変換回路７に何等かの異常が生じたので、受信側
のデータ処理装置に対して異常検出信号ｅを送出する。

このような異常検出方式であれば、前述した送信中に生
じた異常に加えて、送信出力回路４以前のハードウェア
部材、又は受信入力回路６以降のハードウェア部材の異
常発生を確実に検出できる。

しかしながら、このようなに構成された異常検出方式に
おいてもまだ次のような課題があった。

すなわち、各データ処理装置としては、各異常検出信号
ｄ、ｅを受領すると、送信出力回路４以前又は受信入力
回路７以降のハードウェア異常に何等可の異常が生じた
事を確認できるが、その異常発生範囲を送信バッファ１
．受信バッファ８側か、又はサム生成保存回路１１．１
６及びサム生成照合回路１３．１７側かを判断すること
ができない。よって、さらに限定された異常発生範囲を
特定することができない不都合があった。

また、第３図に示した送受信の回路を１個の集積回路に
組込む場合においては、製造上の不具合による動作不良
を除くために、意図的にサム生成保存回路の演算結果と
サム生成照合回路における各サムチェック演算結果を故
意に不一致にして、異常検出信号ｄ、ｅを出力させて、
サム生成保存回路及びサム生成照合回路の動作確認を行
う必要が生じるが、第３図の異常検出方式であれば、意
図的にチェックサム演算結果の不一致を生じさせる術が
なく、より完全な製品検査を実施できない問題もある。

（発明が解決しようとする課題） このように、第３図に示した異常検出方式においても、
異常発生範囲をさらに限定することができず、また、こ
の送受信回路を１個の集積回路に組込んだ場合には、サ
ム生成保存回路及びサム生成照合回路の動作確認を含む
より完全な製品検査を実施できない課題がある。

本発明はこのような事情に鑑みてなされたものであり、
送信バッファ及び受信バッファに対してそれぞれ切換回
路を介して並列に試験用バッファを接続することによっ
て、各演算結果に不一致が生じた場合にその異常が演算
回路に生じたものか各バッファに生じたものかを特定で
き、結果としてハードウェア異常発生範囲をより狭く特
定でき、異常発生の対応を迅速に実施できる共に、製造
時の製品検査を含む各ハト−ウェア部材の機能チェック
をより能率的に実施できるデータ伝送システムの異常検
出方式を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記課題を解消するために本発明のデータ伝送システム
の異常検出方式は、送信すべきデータを一旦送信バッフ
７に格納した後伝送ラインへ送出し、伝送ラインから受
信したデータを一旦受信バッファに格納した後この受信
バッファから読出すデータ伝送システムにおいて、 送信バッファ及び受信バッファの各バッファへ入力され
るデータに対して所定の演算を行う演算回路と各バッフ
ァから出力されるデータに対して所定の演算を行う演算
回路とを設け、両演算回路の演算結果の比較により前記
各バッファを含むハードウェア異常を監視し、 各バッファに対して各切換回路を介して並列に各試験用
バッファを接続し、両演算回路の演算結−果が一致しな
かった場合、切換回路を試験用バッファ側に切換えて、
この試験用バッファを用いて再度前記ハードウェア異常
監視を行うことによって、ハードウェア異常発生範囲を
特定するものである。

（作用） このように構成されたデータ伝送システムの異常検出方
式によれば、例えば送信バッファや受信バッファ、各演
算回路等のハードウェア部材に何等かの異常が発生する
と、各バッファに入力されるデータと各バッファから出
力されるデータとの演算結果が一致しなくなるので、異
常発生が確認される。

そして、異常発生が確認されると、切換回路を試験用バ
ッファ側に切換えて、この試験用バッファを用いて上述
したハードウェアの異常監視を実施する。そして、上述
と同様に再度演算結果が一致しなければ、演算回路側に
異常が生じたと判断できる。また、演算結果が一致する
と試験用バッファに切換えた送信バッファ又は受信バッ
ファが異常であると判断できる。

（実施例） 以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の異常検出方式を採用したデータ伝送シ
ステムを示すブロック図である。第３図と同一部分には
同一符号を付して重膜する説明を省略する。

この実施例においては、送信バッファ１の入出力信号路
にそれぞれ切換回路２１ａ、２１ｂが介挿されており、
各切換回路２１ａ、２１ｂの常閉端子に送信バッファ１
が接続され、常開端子に送信バッファ１と同一構成の試
験用バッファ２３が接続されている。そして、各切換回
路２１ａ。

２１ｂは送信側のデータ処理装置からの切換信号ｆにて
同時に切換制御される。そして、通常動作状態時におい
ては、切換回路２１ａ、２１ｂは常閉端子側、すなわち
送信バッファ１側に切換接続されている。

受信側においても、送信側と同様に、受信バッファ８の
人出力信号路にそれぞれ切換回路２４ａ。

２４ｂが介挿されており、各切換回路２４ａ。

２４ｂの常閉端子に受信バッファ８が接続され、常開端
子に送信バッファ８と同一構成の試験用バッファ２５が
接続されぞいる。そして、各切換回路２４ａ、２４ｂは
送信側のデータ処理装置からの切換信号ｇにて同時に切
換制御される。そして、通常動作状態時においては、切
換回路２４ａ。

２４ｂは常閉端子側、すなわち受信バッファ８側に切換
接続されている。

次に、このように構成されたデータ伝送システムの異常
検出方式の動作を説明する。まず、正常状態においては
、各切換回路２１ａ、２１ｂ。

２３ａ、２３ｂは各データ処理装置からの切換信号ｆ、
ｇにて常閉端子側、すなわち、送信バッファ１、受信バ
ッファ８側に接続されている。

そして、図示しない送信側のデータ処理装置からパラレ
ルの送信データａが入力されると、その送信データａは
送信バッファ１に一旦蓄えられた後Ｐ／Ｓ変換回路２で
シリアルのデータに変換される。また、データ処理装置
から入力した送信データａはサム生成保存回路１１にて
チェックサム演算が実施され、演算結果が保存される。

また、Ｐ／Ｓ変換回路２にてシリアルデータに変換され
た送信データはＣＲＣ生成回路３でＣＲＣチェックデー
タが付されて、送信出力回路４を経て伝送ライン５へ送
出される。また、Ｐ／Ｓ変換回路２にてシリアルデータ
に変換された送信データはＳ／Ｐ変換回路１２で元のパ
ラレルデータに変換される。そして、このパラレルデー
タは次のサム生成照合回路１３にてチェックサム演算が
実施され、演算結果が前記サム生成保存回路１１に保存
されている演算結果と比較対照される。そして、各演算
結果が一致しておれば、送信バッファ１及びＰ／Ｓ変換
回路２は異常がないと判断する。各演算結果が一致しな
ければ、送信バッファ１及びＰ／Ｓ変換回路２に同等か
の異常が生じたので、送信側のデータ処理装置に対して
異常検出信号ｄを送出する。また、異常が検出されると
必要に応して、アボート回路〕４にて送信出力回路４か
ら出力されるＣＲＣチェックコードが付された送信デー
タに対してさらに無効コードを付加する。

さて、異常検出信号ｄを受領した送信側のデータ処理装
置は、切換信号Ｃのレベルを反転して、切換回路２１ａ
、２１ｂを試験用バッファ２３側へ切換える。そして、
前述と同一の送信データａを出力する。データ処理装置
から入力された送信データａは今度は試験用バッファ２
３に一旦蓄えられた後Ｐ／Ｓ変換回路２へ送出されシリ
アルデータに変換される。また、入力された送信データ
ａはサム生成保存回路１１でチェックサム演算される。

そして、試験用バッファ２３から出力された出力された
送信データａに対するチェックサム’ｆａｎかサム生成
照合回路１３で実施され、再度サム生成保存囲路１１に
て算出されたチェックサム演算結果と比較対照される。

そして、演算結果が一致すれば、異常検出信号ｄは出力
されないので、送信側のデータ処理装置は送信バッファ
１が異常であると判断できる。

また、ａ′！Ｊ結果が一致しなければ、再度異常検出色
好ｄが出力されるので、送信側のデータ処理装置は送信
バッファ１は正常であり、サム生成保存回路１１叉はサ
ム生成照合回路１３等の演算回路が異常であると判断で
きる。

すなわち、データ処理装置は送信バッファ１゜サム生成
保存回路１１．サム生成照合回路１３等のハードウェア
部材の異常発生範囲を、送信バッファ側か演算回路側か
まで特定することができる。

受信側についても送信側とほぼ同様の手順にてハードウ
ェア部材の異常発生範囲を特定できる。

すなわち、受信入力回路６から入力されたシリアルの受
信データは、まず、ＣＲＣチェック回路９で伝送ライン
５および送信出力回路４．受信入力回路６における異常
の有無が検出される。次に、−サム生成保存回路１６の
チェックサム演算結果と受信バッファ８を介したサム生
成照合回路１７のチェックサム演算結果との一致、不一
致が判定され、不一致の場合は異常検出信号ｅが受信側
のデータ処理装置へ送出される。

そして、異常検出信号ｅを受領した受信側のデータ処理
装置は、切損信号ｇのレベルを反転して、切換回路２４
ａ、２４ｂを試験用バッファ２５側へ切換える。そして
、次の受信データが受信入力回路６へ入力されるのを待
つ。そして、受信データが受信入力回路６から入力され
ると、前述と同様に、サム生成保存回路１６のチェック
サム演算結果と試験用バッファ２５を介したサム生成照
合回路１７のチェックサム演算結果との一致、不一致か
判定される。

演算結果が一致した場合には、異常検出信号ｅは出力さ
れないので、受信側のデータ処理装置は受信バッファ８
が異常であると判断できる。

また、演算結果が一致しなければ、再度異常検出信号ｅ
が出力されるので、受信バッファ８は正常であり、サム
生成保存回路１６又はサム生成照合回路１７等の演算回
路が異常であると判断できる。

すなわち、データ処理装置は受信バッファ８゜サム生成
保存回路１６．サム生成照合回路１７等のハードウェア
部材の異常発生範囲を、受信バッファ側か演算回路側か
まで特定することができる。

よって、このような異常検出方式を採用したデータ伝送
システムにおいては、ハードウェア部材に異常が発生し
た場合には、その異常発生ハードウェア部材の範囲を迅
速に特定でき、異常発生に対する復旧措置を迅速に実行
することができる。

また、送信バッファ１又は試験用バッファ２３゜受信バ
ッファ８又は試験用バッファ２５のうちのいずれか一方
のバッファを故意に故障させたものを接続することより
、サム生成照合回路１３゜１７に比較不一致による異常
検出信号ｄ、ｅを出力させることができる。よって、サ
ム生成保存回路１１．１６、サム生成照合回路１３．１
７の動作確認を実行できる。

したがって、このような送受信の回路を１個の集積回路
に組込む場合においては、製造上の不具合による動作不
良を、除くために、意図的にサム生成保存回路の演算結
果とサム生成照合回路における各サムチェック／ｆｒ″
！５結果を故意に不一致にして、異常検出信号ｄ、ｅを
出力させて、サム生成保存回路及びサム生成照合回路の
動作確認を行う必要が生じるが、第１図の異常検出方式
であれば、意図的にチェックサム演算結果の不一致を生
じさせることが口Ｊ能となり、より完全な製品検査を実
施できる。

［発明の効果］ 以」−説明したように本発明のデータ伝送システムの異
常検出方式によれば、送信バッファ及び受信バッファに
対してそれぞれ切換回路を介して並列に試験用バッファ
を接続している。したがって、各演算結果に不一致が生
じた場合にその異常が演算回路に生じたものか各バッフ
ァに生じたものかを特定でき、結果としてハードウウア
異常発生範囲をより狭く特定でき、異常発生の対応を迅
速に実施できる。また、故意に故障した試験用バッファ
を接続することによって、製造時の製品検査を含む各ハ
ト−ウェア部材の機能チェックをより能率的に実施でき
る。

【図面の簡単な説明】

第１図は実施例の異常検出方式を採用したデータ伝送シ
ステムを示すブロック図、第２図は従来のデータ伝送シ
ステムを示すブロック図、第３図はこの出願前に出・願
した異常検出方式を採用したデータ伝送システムを示す
ブロック図である。 １・・・送信バッファ、４・・・送信出力回路、５・・
・伝送ライン、６・・・受信入力回路、８・・・受信バ
ッファ、１１．１６・・・サム生成保存回路（演算回路
）、１３．１７・・・サム生成照合回路（演算回路）、
２１ａ、２１ｂ、２４ａ、２４ｂ−・・切換回路、２３
．２．５・・・試験用バッファ、ａ・・・送信データ、
ｂ・・受信データ、ｄ、ｅ・・・異常検出信号、ｆ、　
　ｇ・・・しＪ換信号。

Claims (1)

1. 【特許請求の範囲】 送信すべきデータを一旦送信バッファに格納した後伝送
   ラインへ送出し、伝送ラインから受信したデータを一旦
   受信バッファに格納した後この受信バッファから読出す
   データ伝送システムにおいて、 前記送信バッファ及び受信バッファの各バッファへ入力
   されるデータに対して所定の演算を行う演算回路と前記
   各バッファから出力されるデータに対して前記所定の演
   算を行う演算回路とを設け、両演算回路の演算結果の比
   較により前記各バッファを含むハードウェア異常を監視
   し、 前記各バッファに対して各切換回路を介して並列に各試
   験用バッファを接続し、前記両演算回路の演算結果が一
   致しなかった場合、前記切換回路を前記試験用バッファ
   側に切換えて、この試験用バッファを用いて再度前記ハ
   ードウェア異常監視を行うことによって、ハードウェア
   異常発生範囲を特定することを特徴とするデータ伝送シ
   ステムの異常検出方式。