JPH02305080A - 映像用特殊再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デビオテーブレコーダ（ＶＴＲ）やビデオデ
ィスクプレーヤ等の映像機器において、フィールドメモ
リ等を用いて静止画再生やストロボ再生等の映像の特殊
再生を行う映像用特殊再生装置に関する。

従来の技術 ＶＴＲやビデオディスクプレーヤ等の映像機器において
、静止画再生やストロボ再生等の特殊再生を行う際には
、メモリ容量の観点から通常１フィールド□分の記憶容
量をもつメモリを用いて信号処理を行うように構成して
いる。ところが、テレビジョン信号は、４フイールドで
カラーバーストの位相が一巡する４フイールドシーケン
スの信号形態となっており、１フィールド分のメモリか
らテレビジョン信号を単に読み出しただけではカラーバ
ーストの位相が不連続となり、色の再現性が劣化する。

またテレビジョン信号は、インタレース走査のため偶数
フィールドと奇数フィールドで、垂直同期信号の相対的
位置が１／２水平走査期間だけ異なる構成となっており
、１フィールド分のメモリからこの信号を、単に読み出
したたけでは垂直同期信号の位置が、偶数フィールドか
或は奇数フィールドのいづれかに固定されてしまいイン
ターレースしなくなる。さらに、テレビジョン信号の１
フイールドは、２６２．５水平走査期間となっており、
フィールドごとにメモリの読み出しアドレスを開始アド
レスに戻すと、水平同期信号の位置が１／２水平走査期
間だけずれてしまう。したがって、１フィールド分のメ
モリを用いて特殊再生を行なう際には、垂直同期信号、
水平同期信号およびカラーバースト信号の連続性を考慮
する必要がある。

このような、垂直同期信号、水平同期信号およびカラー
バースト信号の連続性を考慮した映像用特殊再生装置と
しては、たとえば、第４図に示すような方式を採用した
特殊再生装置が従来から知られている。この従来の映像
用特殊再生装置は、メモリに記憶された１フィールド分
の映像信号から、垂直同期信号、水平同期信号、および
カラーバースト信号の連続性を保持して読み出し動作を
行うように、メモリの読み出しアドレスを制御して静止
画を得る方式を採用している。

以下、第４図を用いて、従来の映像用特殊再生装置につ
いて説明する。第４図において、４１０は特殊再生装置
の入力端子、４２０は出力端子である。４０１はアナロ
グの映像信号をディジタル信号に変換するアナログ・デ
ィジタル（Ａ／Ｄ）変換器（Ａ／Ｄ）、４０２はランダ
ムアクセスメモリ（ＲＡＭ）などの記憶素子で構成され
る映像信号を記憶できるメモリ、４０３はディジタルの
映像信号をアナログ信号に変換するディジタル・アナロ
グ（Ｄ／Ａ　）変換器（Ｄ／Ａ）である。また、４０４
は入力アナログ映像信号がら水平同期信号及び垂直同期
信号を分離する同期分離回路、４５０は同期分離回路４
０４で得た水平同期信号に同期した書き込みクロックを
発生する書き込みクロック発生回路、４５１は同期分離
回路４０４で得た水平・垂直同期信号に同期して書き込
みアドレスを発生する書き込みアドレス発生回路である
。さらに、４０６は基準の水平同期信号及び垂直同期信
号を発生する基準同期信号発生回路、４７０は基準同期
信号発生回路４０６で発生した基準の水平同期信号に同
期した読み出しクロックを発生する読み出しクロック発
生回路、４７１は読み出しクロックに同期して読み出し
アドレスを発生する読み出しアドレス発生回路、４７２
は読み出しアドレス発生回路４７０で発生される読み出
しアドレスを制御してメモリ４０２から読み出された映
像信号の垂直同期信号の連続性を保持するための垂直同
期信号連続性保持回路、４７３は読み出しアドレス発生
回路４７０で発生される読み出しアドレスを制御してメ
モリ４０２から読み出された映像信号の水平同期信号の
連続性を保持するための水平同期信号連続性保持回路、
４７４は読み出しアドレス発生回路４７０で発生される
読み出しアドレスを制御してメモリ４０２から読み出さ
れた映像信号のカラーバースト信号の位相の連続性を保
持するためのカラーバースト信号連続性保持回路である
。

以上のように構成された従来の映像用特殊再生装置につ
いて以下その動作を説明する。

装置の入力端子４１０より入力されたアナログ映像信号
はＡ／Ｄ変換器４０１でディジタル映像信号に変換され
ると共に、同期分離回路４０４に送られ、入力映像信号
中の水平同期信号及び垂直同期信号が分離される。書き
込みクロック発生回路４５０では、同期分離回路４０４
で分離された映像信号中の水平同期信号に同期した書き
込みクロックを発生する。読み込みアドレス発生回路４
５１では、同期分離回路４０４で分離された水平同期信
号および垂直同期信号を入力とし、書き込みクロックを
その動作クロックとして入力映像信号のメモリ４０２内
の書き込みアドレスを発生する。

一方、基準同期信号発生回路４０６は、メモリ４０２の
読み出しの際に基準となる水平同期信号（Ｈ）および垂
直同期信号（Ｖ）を発掘出力しており、読み出しクロッ
ク発生回路４７０は、この基準の水平同期信号（Ｈ）に
同期した読み出しクロック（ＣＬＫ）を発生する。読み
出しアドレス発生回路４７１は、基準同期信号発生回路
４０６で発生された基準の水平同期信号（Ｈ）および垂
直同期信号ＣＶ’）に同期してメモリ４０２からの読み
出しアドレスを発生し、同時に、垂直同期信号連続性保
持回路４７２．水平同期信号連続性保持回路４７．３、
カラーバースト信号連続性保持回路４７４によって制御
され、メモリ４０２から読み出された映像信号の垂直同
期信号、水平同期信号およびカラーバースト信号の位相
がフィールドが変化していこうと連続となるように、メ
モリ４０２の読み出しアドレスを制御する。

ここで、読み出しアドレス制御回路４７１におけるメモ
リの読み出しアドレスの制御方法について説明する。第
５図は、メモリ４０２の書き込み内容について示したも
ので、同図において〜は映像信号のカラーバースト信号
の位相を示している。

まず、水平同期信号連続性保持回路４７３の動作につい
て説明する。

基準同期信号発生回路４０６で発生される垂直同期信号
は、２６２．５水平走査期間を一同期としている。した
がってメモリ４０２内に記憶された映像信号は、第５図
の位置（ｐ）で示されるスタートアドレスから読み出さ
れ、第５図の位置（ｑ）のアドレスで第１フイールドを
終える。次に第２フイールドのスタートアドレスをロー
ドするとき、第５図の位置（ｐ）ではなく１／２水平走
査期間だけシフトした位置（ｒ）をスタートアドレスと
してロードすることにより入力映像信号における水平同
期信号のフィールド毎のタイミング関係を保ち、水平同
期信号の連続性を保持する。このとき、第２フイールド
のエンドアドレスは位置（Ｓ）となる。第３フイールド
以降は、以上の繰り返しとすることにより水平同期信号
の連続性が保持される。

すなわち、水平同期信号連続性保持回路４７３は、フィ
ールドごとにメモリ４０２の読み出しスタートアドレス
を１／２水平走査期間だけシフトするように読み出しア
ドレス発生回路４７１を制御することにより、メモリ４
０２から読み出した映像信号の水平同期信号の連続性を
保持する。

次に垂直同期信号連続性保持回路４７２の動作について
説明する。水平同期信号の連続性を保持するためにフィ
ールドごとに１／２水平走査期間だけスタートアドレス
をシフトして読み出された映像信号は、垂直同期信号に
ついて着目するとフィールドごとに１／２水平走査期間
だけ早く読み出されることになり、垂直同期信号の同期
としては、２６２水平走査期間と２６３水平走査期間の
信号が交互に現れることになる。したがって垂直同期信
号の同期として２６２．５水平走査期間が常に保たれる
ように、垂直同期信号連続性保持回路４７２は以下の動
作をする。

すなわち、メモリ４０２の読出しスタートアドレスとし
て、第５図における位置（ｐ）がロードされたときには
、順番に位置（ｑ）まで読み出し、第５図における位置
（ｒ）がスタートアドレスとしてロードされたときには
、垂直同期信号が１／２水平走査期間早く読み出される
のを防ぐために、垂直同期信号を読み出す前に、垂直同
期信号より１／２水平走査期間だけ前のアドレスを再ロ
ードしてそのタイミングを補償し、垂直同期信号が読み
出された直後には、再びアドレスを１／２水平走査期間
だけシフトした位置に戻す。このように垂直同期信号の
前後におけるメモリ４０２からの読み出しアドレスが設
定されるように、垂直同期信号連続性保持回路４７２に
より、読み出しアドレス発生回路４７０を制御すること
で垂直同期信号の連　−続性を保持する。

次に、カラーバースト信号連続性保持回路４７４の動作
について説明する。第６図は、水平同期信号および垂直
同期信号の連続性を考慮して読み出された映像信号のカ
ラーバースト信号の位相について示したもので、同図に
おける〜は、カラーバースト信号の位相を示している。

第６図において、カラーバースト信号の位相は、第１フ
イールドと第２フイールドの間および第３フイールドと
第４フイールドの間では連続となっているが、第２フイ
ールドと第３フイールドの間および第４フイールドと第
１フイールドの間では、それぞれ位相が反転している。

そこで、カラーバースト信号連続性保持回路４７４は、
第６図における第１フィールドと第２フイールドのとき
はオフセットを与えずにスタートアドレスをロードし、
第３フイールドと第４フイールドの読みの際には、スタ
ートアドレスとしてカラーバースト信号の同期で１８０
°だけ位相シフトするようにアドレスをロードすること
により、カラーバースト信号の位相の連続性を保持する
。

すなわち、第６図において、第３フイールドの読み出し
のときには、スタートアドレスとして同図（Ｃ）におけ
る位置（１）ではなく位置（ｔ゛）を示すアドレスをロ
ードする・ようにカラーバースト信号連続性保持回路４
７４は読み出しアドレスを発生するように読み出しアド
レス発生回路４７１を制御し、第４フイールドの読み出
しのときには同図（ｄ）における位置（ｖ）ではなく位
置（ｖ’）を示すアドレスをロードするように読み出し
アドレス発生回路４７１を制御する。このとき、読み出
された映像信号のカラーバースト信号の位相は、第６図
に示す第１フイールドから順にｐ→ｑ→ｒ→ｅ；、　−
＋　ｔ’　→ｕ’　−＋　ｙ　’　−＋　Ｗ　’となり
、カラーバースト信号の連続性は保持される。　以上の
構成により、垂直同期信号連続性保持回路４７２．水平
同期信号連続性保持回路４７３、カラーバースト信号連
続性保持回路４７４、および読み出しアドレス発生回路
４７１によって、垂直同期信号、水平同期信号およびカ
ラーバースト信号の位相の連続性を保持してメモリ４０
２から読み出された映像信号は、この後、Ｄ／Ａ変換器
（Ｄ／Ａ）４０３に送られ、アナログの映像信号に変換
され、出力端子４２０より出力される。

発明が解決しようとする課題 上記従来の特殊再生装置は、メモリに水平同期信号およ
び垂直同期信号まで含めて記憶し、メモリから映像信号
を読み出す際に、読み出しアドレスを制御することによ
り、水平同期信号、垂直同期信号およびカラーバースト
信号の連続性を保持するものである。

しかしながら、メモリとして、内部で並列処理するメモ
リを用いた場合、１アドレスに対応するメモリ内部の記
憶領域は、ｎ個（ｎは、メモリ内部の並列処理によって
決まる定数）の連続するサンプル点に対応する。このと
き、垂直同期信号。

水平同期信号およびカラーバースト信号の連続性保持の
ための制御を読み出し側のアドレス制御だけで行なうと
、ｎ個の連続するサンプル点を単位として位相制御を行
うため、位相♂制御を行うサンプル単位が粗くなり、こ
の結果、色の再現性の劣化や水平同期信号および垂直同
期信号のゆらぎを引き起こす等の課題を有していた。

本発明は上記従来の課題を解決するものであって、信号
処理用メモリとして内部で並列処理を行う１アドレスか
ｎ個のメモリ領域に対応するように構成したメモリを用
いても、色再現性の劣化、水平・垂直同期信号のいわゆ
る°ゆらぎ”を発生することのない高品位の特殊再生装
置を提供することを目的とするものである。

課題を解決するための手段 上記目的を達成するために本発明の映像用特殊再生装置
は、メモリの読み出し側に、メモリの１アドレスに対応
するサンプル点の数だけ遅延できる遅延素子群を用いた
ステップ移相回路を備え、遅延素子群の遅延段数を切換
換えて１サンプルデータ毎に位相制御可能に構成したも
のである。

作用 上記構成により、メモリ内部の並列処理により、メモリ
の１アドレスがｎ個の連続するサンプル点に対応するメ
モリを用いたとしても、メモリの読み出し側のアドレス
制御により、ｎ個の連続するサンプル点を単位とした位
相制御を行い、メモリの読み出し側に設けられた遅延素
子群によるステップ移相回路の遅延段数の切り換えによ
り、１サンプルごとの位相制御を行うことによって、■
アドレスが１個のサンプル点に対応していた場合と同様
、読み出された映像信号の垂直同期信号、水平同期信号
およびカラーバースト信号の連続性を精度良（保持でき
る。

実施例 以下本発明の一実施例の映像用特殊再生装置について、
図面を用いて説明する。

第１図は１９本発明による映像用特殊再生装置の一実施
例の構成を示すブロック図である。第１図において、１
０は装置の入力端子、２０は装置の出力端子、１はアナ
ログの映像信号をディジタル信号に変換するアナログ／
ディジタル＜　Ａ／Ｄ　）変換器（Ａ／Ｄ＞である。２
はＲＡＭ等で構成されるメモリであって、メモリ内にお
いてｎ個のディジタルデータが１アドレスで推定される
ようにそのメモリ領域が形成されている。３はディジタ
ルの映像信号をアナログ信号に変換するディジルタ／ア
ナログ（Ｄ／Ａ）変換器（Ｄ／Ａ）　、４は復号映像信
号から水平同期信号（Ｈ）および垂直同期信号（Ｖ）を
分離する同期分離回路、５０は同期分離回路４により得
た水平同期信号（Ｈ）に同期した書き込みクロックを発
生する書き込みクロック発生回路、５１は同期分離回路
４出力を入力とし、書き込みクロックに同期して書き込
みアドレスを発生する書き込みアドレス発生回路である
。

さらに、６は基準の水平同期信号（Ｈ゛）および垂直同
期信号（Ｖ゛）を発生する基準同期信号発生回路、７０
は基準同期信号発生回路６で発生した基準の水平同期信
号に同期した読み出しクロック（ＣＬＫ）を発生する読
み出しクロック発生口　　。

路、７１は読み出しクロック（ＣＬＫ’）に同期して読
み出しアドレスを発生する読み出しアドレス発生回路、
７２は読み出しアドレス発生回路７１を制御してメモリ
２から読み出された映像信号の垂直同期信号の連続性を
メモリ２の１アドレス分を単位としてｉｉｌ制御する垂
直同期信号連続性保持回路、７３は読み出しアドレス発
生回路７１を制御してメモリ２から読み出された映像信
号の水平同期信号の連続性をメモリ２の１アドレス分を
単位として制御する水平同期信号連続性保持回路、７４
は読み出しアドレス発生回路７１を制御してメモリ２か
ら読み出された映像信号のカラーバースト信号の連続性
をメモリ２の１アドレス分を単位として制御するカラー
バースト信号連続性保持回路である。以上の構成は第４
図において示した従来例の特殊再生装置と同様である。

さて、本発明ではさらに、メモリ２の１アドレス分に対
応するサンプル数だけ遅延段数を可変できる遅延素子群
で構成されるステップ移相回路８と、基準同期信号発生
回路６で発生された基準の水平同期信号（Ｈ）および垂
直同期信号（Ｖ゛）に同期してステップ移相回路８を制
御するステップ移相制御回路９とを備えたものである。

以上のように構成された本発明による映像用特殊再生装
置について以下第１図を用いてその動作を説明する。

装置の入力端子１０より入力されたアナログの映像信号
はＡ／Ｄ変換器＜Ａ／Ｄ）１に送られディジタル信号に
変換されるとともに、同期分離回路４に送られ入力映像
信号中の水平同期信号（）（）および垂直同期信号（ｖ
）が分離される。書き込みクロック発生回路５０では、
同期分離回路４で分離された水平同期信号（Ｈ）に同期
した書き込みクロック（ＣＬＫ）を発生する。書き込み
アドレス発生回路５１では、同期分離回路４で分離され
た水平同期信号（Ｈ）および垂直同期信号（Ｖ）に同期
してメモリ２の書き込みアドレスを制御する。

一方、基準同期信号発生回路６は、メモリ２の読み出し
の際に基準となる水平同期信号（Ｈ′）および垂直同期
信号（Ｖ′）を発生しており、読み出しクロック発生回
路７０では、この基準の水平同期信号〈Ｈ゛）に同期し
た読み出しクロックを発生する。また、読み出しクロッ
ク発生回路７０では、同時に読み出しアドレス発生回路
を駆動するクロックを基準の垂直同期信号でリセットし
て発生させており、垂直走査期間ごとに読み出しアドレ
ス発生回路を駆動するクロックは垂直同期信号と同期さ
れている。読み出しアドレス発生回路７１では、基準同
期信号発生回路６で発生された基準の水平同期信号およ
び垂直同期信号に同期して読み出しアドレスを一発生し
、同時に、垂直回期信号連続性保持回路７２、水平同期
信号連続性保持回路７３およびカラーバースト信号連続
性保持回路７４によって制御され、メモリ２から読み出
された映像信号の垂直同期信号、水平同期信号及びカラ
ーバースト信号の位相の連続性をメモリ２の１アドレス
分に対応するサンプル数を単位として制御する。ステッ
プ移相回路８は、メモリ２から読み出された映像信号の
垂直同期信号、水平同期信号およびカラーバースト信号
の位相の連続性を映像信号の１サンプルを単位として制
御し、ステップ移相回路９は基準同期信号発生回路６で
発生された基準の水平同期信号および垂直同期信号に同
期してステップ移相回路８を制御する。

ここで、メモリ２から読み出された映像信号の垂直同期
信号、水平同期信号およびカラーバースト信号の連続性
の制御法について説明する。説明の簡略化のためクロッ
クの周波数は映像信号のカラーバースト信号の４倍の周
波数とし、メモリ２としては１アドレスが４個の一連の
サンプル点に対応しているものとする。なお、この仮定
は、説明の便宜上のものであり、任意のクロック周波数
あるいは任意のサンプル数に容易に拡張して考えられる
ことは言うまでもない。

第２図は、第１図におけるステップ移相回路８の詳細を
示したブロック図であり、第２図において、８０はステ
ップ移相回路の全体を示す。８１０は第２図におけるメ
モリ２から読み出された映像信号が入力される入力端子
、８２０はステップ移相回路８０の出力端子、８３０は
ステップ移相判御回路９からの制御信号が入力される入
力端子である。８１．８２．８３．８４は遅延素子例え
ばフリップフロップ回路であり、８５は遅延素子の遅延
段数を切り換えるセレクタである。第２図における入力
端子８１０から入力された映像信号は、セレクタ８５に
よって遅延素子８１．８２゜８３．８４の遅延段数を変
えることにより、ｌサンプル点ごとの位相が制御され、
出力端子８２０から出力され、第１図におけるＤ／Ａ変
換回路（Ｄ／Ａ）へと送られる。

第３図は、第１図に示すステップ移相回路８の動作を示
す波形図である。第３図における（ａ）および（ｂ）は
、第１図におけるメモリ２がら読み出された映像信号に
ついて示したものであり、第３図における（Ｃ）および
（ｄ）は、第１図におけるステップ移相回路８の出力信
号である。以下、第１図および第３図を用いて、第１図
におけるメモリ２から読み出された映像信号の水平同期
信号の連続性を保持するための制御方法について説明す
る。第１図に示すメモリ２から読み出された映像信号は
、フィールドの継ぎ目で、第３図（ａ）に示すような映
像信号となる。すなわち、第１図に示す水平同期信号連
続性保持回路７３によるアドレス制御は第４図で示した
従来例と同様、第１フイールドのスタート時には読み出
しアドレスにオフセットを与えずに読み出すが、第２フ
イールドでは１／２水平走査期間だけのオフセットが必
要となる。ところが１７２水平走査期間は、カラーバー
スト信号の４倍のサンプリング周波数き、メモリ２の１
アドレスが４個のサンプル点に対応していた場合、整数
値のアドレスでは表わせなくなる。このとき、メモリ２
から読み出された映像信号は、０．５（水平走査期間）
Ｘ９１０（サンプル）＝４（サンプル）Ｘ　１１４（ア
ドレス）−１となり、正規のサンプル点よりも１サンプ
ルだけ先のサンプル点を読み出すことになる。

第３図（ａ）は、このときの映像信号の状態を示したも
のであり、サンプル点は、第３図（ｂ）に示すような状
態となっている第３図（ｂ）に示すａＱ、　ａｌ。

ａ２ｒａ３およびｂａ−ｂｌ＋　ｂ２＋　ｂ３はそれぞ
れ同じアドレス値で読み出される一連のサンプル点を示
す。

そこでステップ移相制御回路９では、水平同期信号連続
性保持回路７３が、１／２水平走査期間だけ読み出しア
ドレスにオフセットを与えたときに、ステップ移相回路
８を制御して、１サンプル点だけ前のサンプル点が出力
されるように、Ｉ１１御動作をする。このときのステッ
プ移相回路８の出力信号は、第３図（Ｃ）に示すように
、ステップ移相回路８がｅｌｆ　ＩＩＩされたときに１
サンプルだけ前のデータが出力される。したがって、ス
テップ移相回路８からの出力信号は、第３図（ｄ）に示
すように、水平同期信号の周期が９１０サンプルごとに
繰り返される正規の映像信号として出力される。

以上の動作説明では水平同期信号の連続性の制御につい
て示したが、垂直同期信号およびカラーバースト信号の
連続性の制御についても同様で、読み出しアドレスの制
御だけでは、制御できないサンプル点ごとの制御をステ
ップ移相回路８およびステップ移相制御回路９で行えば
よい。

以上のようにして、メモリ２から読み出された映像信号
の垂直同期信号、水平同期信号およびカラーバースト信
号の連続性が保持された映像信号は、この後Ｄ／Ａ変換
器（Ｄ／Ａ）３に送られアナログの映像信号に変換され
、出力端子２０より出力される。

また、以上の実施例では、サンプリング周波数と、メモ
リの１アドレスに対応するサンプル点の数を限定して説
明したが、任意の数に発展させて考えられることは自明
である。

発明の効果 本発明による映像用特殊再生装置では、メモリから映像
信号を読み出す際に、読み出しアドレスを制御して水平
同期信号、垂直同期信号およびカラーバースト信号の連
続性を制御し、さらに、メモリから映像信号を読み出し
た後に、ステップ移相回路により、１サンプル点ごとの
位相・タイミング制御を行うため、メモリとして１アド
レスが複数個の連続するサンプル点に対応しているよう
なメモリを用いた場合にも、充分な位相制御を行うこと
ができる。したがって、色の再現性の劣化や水平同期信
号および垂直同期信号のゆらぎを防止でき、その実用的
効果は大きい。

【図面の簡単な説明】

第１図は本発明による映像用特殊再生装置の一実施例の
構成を示すブロック図、第２図は第１図に本発明の映像
用特殊再生装置におけるステップ移相回路の構成を示す
ブロック図、第３図は第１図に示す本発明の映像用特殊
再生装置の動作を説明するための波形図、第４図は従来
の映像用特殊再生装置の構成を示すブロック図、第５図
は第４図に示す従来の映像用特殊再生装置の動作を示す
説明図、第６図は第４図に示す従来の映像用特殊再生装
置の動作を示すもう一つの説明図である。 ２・・・・・・メモリ、８，８０・・・・・・ステップ
移相回路、７２・・・・・・垂直同期信号連続性保持回
路、７３・・・・・・水平同期信号連続性保持回路、７
４・・・・・・カラーバースト信号連続性制御回路、９
・・・・・・ステップ移相制御回路。 代理人の氏名　弁理士　粟野重上　ほか１８昧　　　− 第２図 第３図　　　　　　　ＱＯ’４．ｑ＋ＣＦ−ｔｒ：ｒ’
７”ＪＩ／″Ｉ　　　　　　； 派 第　５　図

Claims (1)

【特許請求の範囲】
1. 複合映像信号を記憶することのできる少なくとも、１フ
   ィールド分の記憶容量を有する記憶手段と、前記記憶手
   段の読み出しアドレスを制御して複合映像信号を読み出
   す読み出し手段と、前記記憶手段から読み出された複合
   映像信号をクロックレートで位相シフトするステップ移
   相手段とを備え、前記記憶手段としてアドレス指定が時
   間的に連続するｎ個のサンプル点を一単位とする記憶素
   子を用いたときに、前記読み出し手段でアドレス制御を
   ｎサンプルを一単位として位相制御するとともに、前記
   ステップ移相手段で１サンプルごとの位相制御を行うよ
   うに構成したことを特徴とする映像用特殊再生装置。