JPH09307832A - 画面比変換装置及び方法 - Google Patents
画面比変換装置及び方法Info
- Publication number
- JPH09307832A JPH09307832A JP8287087A JP28708796A JPH09307832A JP H09307832 A JPH09307832 A JP H09307832A JP 8287087 A JP8287087 A JP 8287087A JP 28708796 A JP28708796 A JP 28708796A JP H09307832 A JPH09307832 A JP H09307832A
- Authority
- JP
- Japan
- Prior art keywords
- screen ratio
- frequency
- enable signal
- read
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 本発明に従う画面比変換装置は、一つのＦＩ
ＦＯメモリを用いて簡単に画面比を変換する装置及び方
法を提供する。 【解決手段】 本発明は、第１画面比を第２画面比に変
換するための画面比変換装置において、書込み及び読出
しイネーブル信号と、第１周波数の書込みクロック信号
と、前記第１周波数とは異なる第２周波数の読出しクロ
ック信号とを発生する制御回路と、前記書込みイネーブ
ル信号に応じて前記第１周波数に同期するビデオデータ
を書き込み、前記読出しイネーブル信号に応じて前記第
２周波数に同期する前記書き込まれたビデオデータを読
出すメモリとを備える。前記メモリは、少なくとも前記
第１周波数と第２周波数との差に対応する画素データが
貯蔵し得る容量を有する。
ＦＯメモリを用いて簡単に画面比を変換する装置及び方
法を提供する。 【解決手段】 本発明は、第１画面比を第２画面比に変
換するための画面比変換装置において、書込み及び読出
しイネーブル信号と、第１周波数の書込みクロック信号
と、前記第１周波数とは異なる第２周波数の読出しクロ
ック信号とを発生する制御回路と、前記書込みイネーブ
ル信号に応じて前記第１周波数に同期するビデオデータ
を書き込み、前記読出しイネーブル信号に応じて前記第
２周波数に同期する前記書き込まれたビデオデータを読
出すメモリとを備える。前記メモリは、少なくとも前記
第１周波数と第２周波数との差に対応する画素データが
貯蔵し得る容量を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ビデオ信号処理装
置において、入力されるビデオ信号のフォーマットを他
のフォーマットに変えて出力する画面比変換装置(Aspec
t Ratio Converter)及び方法に関し、特に、１６：９の
画面比を有するビデオ信号のフォーマットを４：３の画
面比を有するフォーマットに変換する画面比変換装置及
び方法に関する。
置において、入力されるビデオ信号のフォーマットを他
のフォーマットに変えて出力する画面比変換装置(Aspec
t Ratio Converter)及び方法に関し、特に、１６：９の
画面比を有するビデオ信号のフォーマットを４：３の画
面比を有するフォーマットに変換する画面比変換装置及
び方法に関する。
【０００２】
【従来の技術】高鮮明テレビジョン(High Definition T
elevision,いわゆるハイビジョン）は現在のテレビジョ
ンより広い１６：９の画面縦横比（アスペクト比：以
下、「画面比」という。）を有する。現在のテレビジョ
ンは４：３の画面比を有する。このような高鮮明テレビ
ジョンの画面モードにはフルモードがあるが、これは、
１６：９の画面を４：３に変換して録画した高鮮明テレ
ビジョンのビデオ信号を１６：９の画面に戻して見とき
の画面表示モードである。このように１６：９の画面を
４：３に変換して録画するためには画面比変換装置が必
要となる。
elevision,いわゆるハイビジョン）は現在のテレビジョ
ンより広い１６：９の画面縦横比（アスペクト比：以
下、「画面比」という。）を有する。現在のテレビジョ
ンは４：３の画面比を有する。このような高鮮明テレビ
ジョンの画面モードにはフルモードがあるが、これは、
１６：９の画面を４：３に変換して録画した高鮮明テレ
ビジョンのビデオ信号を１６：９の画面に戻して見とき
の画面表示モードである。このように１６：９の画面を
４：３に変換して録画するためには画面比変換装置が必
要となる。
【０００３】図１は、画面比を１６：９から４：３に変
換する場合の画面状態を示す図である。ＳＭＰＴＥ(Soc
iety of Motion Picture and Television Engineering)
２６７Ｍ、１６：９の画面比をＣＣＩＲ６０１、ＡＮＳ
Ｉ／ＳＭＰＴＥ １２５Ｍの４：３の画面比に変換する
場合を例にあげると、１６：９の水平ライン部分から
４：３に該当する中央部分だけを選択してメモリに記録
した後、再び読み出す。この際、入力信号のクロックは
１８ＭＨｚであり、出力信号のクロックは１３ＭＨｚな
ので、入力される信号のクロックが相対的に高速であ
り、出力される信号クロックは低速である。これによ
り、読出しと書込みとの間に時間差が生じる。このよう
な理由により、従来の画面比変換装置は、２個のライン
メモリに交代に読出し／書込み動作を繰り返す。
換する場合の画面状態を示す図である。ＳＭＰＴＥ(Soc
iety of Motion Picture and Television Engineering)
２６７Ｍ、１６：９の画面比をＣＣＩＲ６０１、ＡＮＳ
Ｉ／ＳＭＰＴＥ １２５Ｍの４：３の画面比に変換する
場合を例にあげると、１６：９の水平ライン部分から
４：３に該当する中央部分だけを選択してメモリに記録
した後、再び読み出す。この際、入力信号のクロックは
１８ＭＨｚであり、出力信号のクロックは１３ＭＨｚな
ので、入力される信号のクロックが相対的に高速であ
り、出力される信号クロックは低速である。これによ
り、読出しと書込みとの間に時間差が生じる。このよう
な理由により、従来の画面比変換装置は、２個のライン
メモリに交代に読出し／書込み動作を繰り返す。
【０００４】図２は、従来技術に従う画面比変換装置の
構成を示したもので、これは、日本の「National Techn
ical Report Vol.41 NO.2 Apr.1995」に開示されてい
る。同図において、第１ラインメモリ１０と第２ライン
メモリ２０は、それぞれ７２０ワードのメモリ容量を有
する。そして、前記第１ラインメモリ１０は、第１書込
みイネーブル信号ＷＣ１と書込みクロックＷＣＬＫを入
力して１６：９の画面比を有するビデオ信号（１６：９
ＶＳ）を記録し、第１読出しイネーブル信号ＲＣ１と読
出しクロックＲＣＬＫを入力して４：３の画面比を有す
るビデオ信号４：３ＶＳを出力する。このビデオ信号１
６：９ＶＳを、前記ビデオ信号４：３ＶＳに変換するた
めには、１６：９の水平ライン部分から４：３に該当す
る中央部分だけを選択して書込み動作を行った後、再び
読み出して出力する。
構成を示したもので、これは、日本の「National Techn
ical Report Vol.41 NO.2 Apr.1995」に開示されてい
る。同図において、第１ラインメモリ１０と第２ライン
メモリ２０は、それぞれ７２０ワードのメモリ容量を有
する。そして、前記第１ラインメモリ１０は、第１書込
みイネーブル信号ＷＣ１と書込みクロックＷＣＬＫを入
力して１６：９の画面比を有するビデオ信号（１６：９
ＶＳ）を記録し、第１読出しイネーブル信号ＲＣ１と読
出しクロックＲＣＬＫを入力して４：３の画面比を有す
るビデオ信号４：３ＶＳを出力する。このビデオ信号１
６：９ＶＳを、前記ビデオ信号４：３ＶＳに変換するた
めには、１６：９の水平ライン部分から４：３に該当す
る中央部分だけを選択して書込み動作を行った後、再び
読み出して出力する。
【０００５】前記第２ラインメモリ２０は、第２書込み
イネーブル信号ＷＣ２と前記書込みクロックＷＣＬＫを
入力して前記ビデオ信号１６：９ＶＳを記録し、第２読
出しイネーブル信号ＲＣ２と読出しクロックＲＣＬＫを
入力してビデオ信号４：３ＶＳを出力する。前記２つの
ラインメモリ１０、２０において、全て入力信号のクロ
ックは、前記ビデオ信号１６：９ＶＳに同期された１８
ＭＨｚであり、出力信号のクロックは、前記ビデオ信号
４：３ＶＳに同期された１３．５ＭＨｚである。
イネーブル信号ＷＣ２と前記書込みクロックＷＣＬＫを
入力して前記ビデオ信号１６：９ＶＳを記録し、第２読
出しイネーブル信号ＲＣ２と読出しクロックＲＣＬＫを
入力してビデオ信号４：３ＶＳを出力する。前記２つの
ラインメモリ１０、２０において、全て入力信号のクロ
ックは、前記ビデオ信号１６：９ＶＳに同期された１８
ＭＨｚであり、出力信号のクロックは、前記ビデオ信号
４：３ＶＳに同期された１３．５ＭＨｚである。
【０００６】ライン選択部３０は、前記第１ラインメモ
リ１０の出力端に連結される第１端子Ａと、前記第２ラ
インメモリ２０の出力端に連結される第２端子Ｂとを備
え、ライン制御信号ＬＣによって切り換えられる。前記
第１端子Ａに切り換えられると、前記第１ラインメモリ
１０から画面比４：３のビデオ信号４：３ＶＳを出力
し、前記第２端子Ｂに切り換えられると、前記第２ライ
ンメモリ２０から画面比４：３のビデオ信号４：３ＶＳ
を出力することにより、連続したラインが出力されるよ
うにする。
リ１０の出力端に連結される第１端子Ａと、前記第２ラ
インメモリ２０の出力端に連結される第２端子Ｂとを備
え、ライン制御信号ＬＣによって切り換えられる。前記
第１端子Ａに切り換えられると、前記第１ラインメモリ
１０から画面比４：３のビデオ信号４：３ＶＳを出力
し、前記第２端子Ｂに切り換えられると、前記第２ライ
ンメモリ２０から画面比４：３のビデオ信号４：３ＶＳ
を出力することにより、連続したラインが出力されるよ
うにする。
【０００７】図３（ａ）〜（ｆ）は、図２に示した画面
比変換装置で１６：９の画面比を４：３の画面比に変換
する過程及びその制御信号の波形を示す。図３（ａ）に
示す１６：９の画面比をもつビデオ信号１６：９ＶＳ
は、水平同期信号の１周期ごとに順次にライン単位のデ
ータが入力されるが、偶数番目のラインと奇数番目のラ
インが交代に入力され、全体は一連の順序を有する。各
奇数番目のラインは、図３（ｂ）に示す第１書込みイネ
ーブル信号ＷＣ１と波形が図示されていない１８ＭＨｚ
の書込みクロックＷＣＬＫとによって第１ラインメモリ
１０に記録される。各偶数番目のラインは、図３（ｃ）
に示す第２書込みイネーブル信号ＷＣ２と前記書込みク
ロックＷＣＬＫによって第２ラインメモリ２０に記録さ
れる。
比変換装置で１６：９の画面比を４：３の画面比に変換
する過程及びその制御信号の波形を示す。図３（ａ）に
示す１６：９の画面比をもつビデオ信号１６：９ＶＳ
は、水平同期信号の１周期ごとに順次にライン単位のデ
ータが入力されるが、偶数番目のラインと奇数番目のラ
インが交代に入力され、全体は一連の順序を有する。各
奇数番目のラインは、図３（ｂ）に示す第１書込みイネ
ーブル信号ＷＣ１と波形が図示されていない１８ＭＨｚ
の書込みクロックＷＣＬＫとによって第１ラインメモリ
１０に記録される。各偶数番目のラインは、図３（ｃ）
に示す第２書込みイネーブル信号ＷＣ２と前記書込みク
ロックＷＣＬＫによって第２ラインメモリ２０に記録さ
れる。
【０００８】このように入力された偶数ライン及び奇数
ラインの１６：９の画面比をもつビデオ信号１６：９Ｖ
Ｓは、それぞれ図３（ｄ）に示す第１読出しイネーブル
信号ＲＣ１と読出しクロックＲＣＬＫ、或いは図３
（ｅ）に示す第２読出しイネーブル信号ＲＣ２と前記読
出しクロックＲＣＬＫによって読み出され、図３（ｆ）
に示す４：３の画面比のもつビデオ信号４：３ＶＳを出
力する。
ラインの１６：９の画面比をもつビデオ信号１６：９Ｖ
Ｓは、それぞれ図３（ｄ）に示す第１読出しイネーブル
信号ＲＣ１と読出しクロックＲＣＬＫ、或いは図３
（ｅ）に示す第２読出しイネーブル信号ＲＣ２と前記読
出しクロックＲＣＬＫによって読み出され、図３（ｆ）
に示す４：３の画面比のもつビデオ信号４：３ＶＳを出
力する。
【０００９】言い換えるに、第１書込みイネーブル信号
ＷＣ１のローアクティブ区間の間、第１ラインメモリ１
０には第１ラインの４：３部分を記録し、第２書込みイ
ネーブル信号ＷＣ２のローアクティブ区間の間、第２ラ
インメモリ２０には第２ラインの４：３部分を記録す
る。前記第２ラインメモリ２０に第２ラインの４：３部
分を記録すると同時に、第１ラインメモリ１０では、第
１読出しイネーブル信号ＲＣ１のローアクティブ区間の
間第１ラインを読み出す。そして、第１書込みイネーブ
ル信号ＷＣ１のローアクティブ区間の間、再び前記第１
ラインメモリ１０に第３ラインの４：３部分を記録する
とともに、前記第２ラインメモリ２０では、第２読出し
イネーブル信号ＲＣ１のローアクティブ区間の間前記第
２ラインを読み出す。
ＷＣ１のローアクティブ区間の間、第１ラインメモリ１
０には第１ラインの４：３部分を記録し、第２書込みイ
ネーブル信号ＷＣ２のローアクティブ区間の間、第２ラ
インメモリ２０には第２ラインの４：３部分を記録す
る。前記第２ラインメモリ２０に第２ラインの４：３部
分を記録すると同時に、第１ラインメモリ１０では、第
１読出しイネーブル信号ＲＣ１のローアクティブ区間の
間第１ラインを読み出す。そして、第１書込みイネーブ
ル信号ＷＣ１のローアクティブ区間の間、再び前記第１
ラインメモリ１０に第３ラインの４：３部分を記録する
とともに、前記第２ラインメモリ２０では、第２読出し
イネーブル信号ＲＣ１のローアクティブ区間の間前記第
２ラインを読み出す。
【００１０】このように２つのラインメモリを使用する
と、ハードウェアの大きさが非常に大きくなる。即ち、
各チャンネル当たり１０ビットの信号を処理すると仮定
すれば、所要される記憶容量は、式（１）のように計算
されて４３．２Ｋｂｉｔのような膨大な容量になる。 １０×３×７２０×２＝４３．２ ……………… 式（１） ここで、１０は、１チャンネル当たり信号処理ビット
数、３はチャンネル数、７２０は、画面比１６：９のビ
デオ信号に対する画面比４：３のビデオ信号の有効区間
のデータの大きさであり、２はメモリの個数である。
と、ハードウェアの大きさが非常に大きくなる。即ち、
各チャンネル当たり１０ビットの信号を処理すると仮定
すれば、所要される記憶容量は、式（１）のように計算
されて４３．２Ｋｂｉｔのような膨大な容量になる。 １０×３×７２０×２＝４３．２ ……………… 式（１） ここで、１０は、１チャンネル当たり信号処理ビット
数、３はチャンネル数、７２０は、画面比１６：９のビ
デオ信号に対する画面比４：３のビデオ信号の有効区間
のデータの大きさであり、２はメモリの個数である。
【００１１】このようにメモリ容量の増加は、価格の上
昇、電力消耗、及び低機能化等の問題点をもたらす。
昇、電力消耗、及び低機能化等の問題点をもたらす。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は、一つのＦＩＦＯ（先入れ先出し）メモリを用いて簡
単に画面比を変換する装置を提供することにある。本発
明の他の目的は、画面比１６：９のビデオ信号のフォー
マットを一つのＦＩＦＯメモリを用いて画面比４：３の
ビデオ信号のフォーマットに変換する画面比変換装置及
び方法を提供することにある。
は、一つのＦＩＦＯ（先入れ先出し）メモリを用いて簡
単に画面比を変換する装置を提供することにある。本発
明の他の目的は、画面比１６：９のビデオ信号のフォー
マットを一つのＦＩＦＯメモリを用いて画面比４：３の
ビデオ信号のフォーマットに変換する画面比変換装置及
び方法を提供することにある。
【００１３】
【課題を解決するための手段】このような目的を達成す
るために、本発明に従う画面比変換装置は、第１画面比
を第２画面比に変換するための画面比変換装置におい
て、書込み及び読出しイネーブル信号と、第１周波数の
書込みクロック信号と、前記第１周波数とは異なる第２
周波数の読出しクロック信号とを発生する制御回路と、
前記書込みイネーブル信号に応じて前記第１周波数に同
期するビデオデータを書き込み、前記読出しイネーブル
信号に応じて前記第２周波数に同期する前記書き込まれ
たビデオデータを読出すメモリを備えることにより、前
記メモリは、少なくとも前記第１周波数と第２周波数と
の差に対応する画素データが貯蔵し得る容量を有するこ
とを特徴とする。
るために、本発明に従う画面比変換装置は、第１画面比
を第２画面比に変換するための画面比変換装置におい
て、書込み及び読出しイネーブル信号と、第１周波数の
書込みクロック信号と、前記第１周波数とは異なる第２
周波数の読出しクロック信号とを発生する制御回路と、
前記書込みイネーブル信号に応じて前記第１周波数に同
期するビデオデータを書き込み、前記読出しイネーブル
信号に応じて前記第２周波数に同期する前記書き込まれ
たビデオデータを読出すメモリを備えることにより、前
記メモリは、少なくとも前記第１周波数と第２周波数と
の差に対応する画素データが貯蔵し得る容量を有するこ
とを特徴とする。
【００１４】
【発明の実施の形態】以下、本発明の好適な実施例を添
付図面を参照して詳細に説明する。なお、図面中、同一
な構成要素及び部分には、同一な参照符号及び番号を共
通使用する。そして、本発明の説明において、関連した
公知の機能又は構成に対する具体的な説明が、本発明の
要旨を不要にぼやかす場合は、その詳細な説明を省略す
るものとする。
付図面を参照して詳細に説明する。なお、図面中、同一
な構成要素及び部分には、同一な参照符号及び番号を共
通使用する。そして、本発明の説明において、関連した
公知の機能又は構成に対する具体的な説明が、本発明の
要旨を不要にぼやかす場合は、その詳細な説明を省略す
るものとする。
【００１５】図４は、本発明の一実施例に従う画面比変
換装置の構成を示す。それぞれ一つの読出しイネーブル
信号
換装置の構成を示す。それぞれ一つの読出しイネーブル
信号
【００１６】
【外１】
【００１７】書込みイネーブル信号
【００１８】
【外２】
【００１９】読出しクロックＲＣＬＫ、及び書込みクロ
ックＷＣＬＫを使用する一つのＦＩＦＯメモリ４０から
なる。ＳＭＰＴＥ ２６７Ｍ、１６：９の画面比をＣＣ
ＩＲ６０１、ＡＮＳＩ／ＳＭＰＴＥ １２５Ｍの４：３
の画面比に変換する場合を説明する。このように画面比
を１６：９から４：３に変換するために必要な前記ＳＭ
ＰＴＥ ２６７ＭとＡＮＳＩ／ＳＭＰＴＥ １２５Ｍの
代表的な変数が（表１）に示されている。
ックＷＣＬＫを使用する一つのＦＩＦＯメモリ４０から
なる。ＳＭＰＴＥ ２６７Ｍ、１６：９の画面比をＣＣ
ＩＲ６０１、ＡＮＳＩ／ＳＭＰＴＥ １２５Ｍの４：３
の画面比に変換する場合を説明する。このように画面比
を１６：９から４：３に変換するために必要な前記ＳＭ
ＰＴＥ ２６７ＭとＡＮＳＩ／ＳＭＰＴＥ １２５Ｍの
代表的な変数が（表１）に示されている。
【００２０】
【表１】
【００２１】前記ＦＩＦＯメモリ４０は、制御信号の発
生及びクロックの供給を担当する部分（図示略、以下、
便宜上「制御部分」と称する。）から書込みイネーブル
信号
生及びクロックの供給を担当する部分（図示略、以下、
便宜上「制御部分」と称する。）から書込みイネーブル
信号
【００２２】
【外３】
【００２３】と書込みクロックＷＣＬＫの提供を受けて
画面比１６：９のビデオ信号１６：９ＶＳを貯蔵する。
以後、前記制御部分から読出しイネーブル信号
画面比１６：９のビデオ信号１６：９ＶＳを貯蔵する。
以後、前記制御部分から読出しイネーブル信号
【００２４】
【外４】
【００２５】と読出しクロックＲＣＬＫが印加される
と、前記画面比１６：９のビデオ信号１６：９ＶＳを画
面比４：３のビデオ信号４：３ＶＳに変換して出力す
る。図５（ａ）〜図５（ｄ）は、図４に示した画面比変
換装置で、１６：９の画面比を４：３の画面比に変換す
る過程及びその制御信号の波形を簡略に示す。図５
（ａ）は、１６：９の画面比を有するビデオ信号１６：
９ＶＳ、図５（ｂ）は書込みイネーブル信号
と、前記画面比１６：９のビデオ信号１６：９ＶＳを画
面比４：３のビデオ信号４：３ＶＳに変換して出力す
る。図５（ａ）〜図５（ｄ）は、図４に示した画面比変
換装置で、１６：９の画面比を４：３の画面比に変換す
る過程及びその制御信号の波形を簡略に示す。図５
（ａ）は、１６：９の画面比を有するビデオ信号１６：
９ＶＳ、図５（ｂ）は書込みイネーブル信号
【００２６】
【外５】
【００２７】を示す。前記書込みイネーブル信号
【００２８】
【外６】
【００２９】のローアクティブ区間の間、書込みクロッ
クＷＣＬＫ（図示せず）によってＦＩＦＯメモリ４０に
図５（ａ）に示した画面比１６：９のビデオ信号のう
ち、４：３に該当する中央部分だけが記録される。図５
（ｃ）は、読出しイネーブル信号
クＷＣＬＫ（図示せず）によってＦＩＦＯメモリ４０に
図５（ａ）に示した画面比１６：９のビデオ信号のう
ち、４：３に該当する中央部分だけが記録される。図５
（ｃ）は、読出しイネーブル信号
【００３０】
【外７】
【００３１】、前記読出しイネーブル信号
【００３２】
【外８】
【００３３】のローアクティブ区間の間、読出しクロッ
クＲＣＬＫによって前記ＦＩＦＯメモリ４０から図５
（ｄ）に示す画面比４：３のビデオ信号４：３ＶＳが出
力される。図６（ａ）〜図６（ｇ）は、図５の波形を詳
細に示す。図６（ａ）の区間Ａは１８ＭＨｚであり、１
ラインを構成する総サンプル数は１１４４であり、１周
期に必要とされる時間は６３．５μｓである。図６
（ｂ）は、前記区間Ａ中、有効（アクティブ）区間を区
間Ｂで表したもので、９６０サンプル（５３．３μｓ）
からなり、同期期間はＣで表した区間であって、１８０
サンプル、１２．２μｓからなる。図６（ｃ）は、１
６：９の画面比をもつビデオ信号１６：９ＶＳの区間Ｂ
を構成する９６０サンプルが４：３の画面比への変換
時、どのように区分されるかを示すものである。即ち、
４：３に画面比を変換すると、７２０サンプル（区間
Ｅ）を前記９６０サンプルの中央で取るので、前記７２
０サンプルの前後半に１２０サンプル（区間Ｄ）ずつ分
けられる。図６（ｄ）は、書込みイネーブル信号
クＲＣＬＫによって前記ＦＩＦＯメモリ４０から図５
（ｄ）に示す画面比４：３のビデオ信号４：３ＶＳが出
力される。図６（ａ）〜図６（ｇ）は、図５の波形を詳
細に示す。図６（ａ）の区間Ａは１８ＭＨｚであり、１
ラインを構成する総サンプル数は１１４４であり、１周
期に必要とされる時間は６３．５μｓである。図６
（ｂ）は、前記区間Ａ中、有効（アクティブ）区間を区
間Ｂで表したもので、９６０サンプル（５３．３μｓ）
からなり、同期期間はＣで表した区間であって、１８０
サンプル、１２．２μｓからなる。図６（ｃ）は、１
６：９の画面比をもつビデオ信号１６：９ＶＳの区間Ｂ
を構成する９６０サンプルが４：３の画面比への変換
時、どのように区分されるかを示すものである。即ち、
４：３に画面比を変換すると、７２０サンプル（区間
Ｅ）を前記９６０サンプルの中央で取るので、前記７２
０サンプルの前後半に１２０サンプル（区間Ｄ）ずつ分
けられる。図６（ｄ）は、書込みイネーブル信号
【００３４】
【外９】
【００３５】を示す。前記区間Ａの９６０サンプル中有
効サンプルが始まった後、１２０サンプル後に前記書込
みイネーブル信号
効サンプルが始まった後、１２０サンプル後に前記書込
みイネーブル信号
【００３６】
【外１０】
【００３７】をロー状態にしてＦＩＦＯメモリ４０に貯
蔵し始める。この時に貯蔵されるデータのクロック周期
は１８ＭＨｚである。このようにして７２０サンプルを
貯蔵した後は、前記書込みイネーブル信号
蔵し始める。この時に貯蔵されるデータのクロック周期
は１８ＭＨｚである。このようにして７２０サンプルを
貯蔵した後は、前記書込みイネーブル信号
【００３８】
【外１１】
【００３９】を再びハイ状態にする。図６（ｅ）は、読
出しイネーブル信号
出しイネーブル信号
【００４０】
【外１２】
【００４１】を示す。前記貯蔵が始まってから区間Ｆの
後にロー状態になって、前記ＦＩＦＯメモリ４０から記
録されたビデオ信号を読み出し始める。この時、読み出
すデータのクロック周期は１３．５ＭＨｚであり、前記
区間Ｆは、１３．５ＭＨｚの１クロックに該当する。こ
のように区間Ｅの部分を５３．３μｓで読み出すと、５
４０サンプルしか読み出せなくなる。
後にロー状態になって、前記ＦＩＦＯメモリ４０から記
録されたビデオ信号を読み出し始める。この時、読み出
すデータのクロック周期は１３．５ＭＨｚであり、前記
区間Ｆは、１３．５ＭＨｚの１クロックに該当する。こ
のように区間Ｅの部分を５３．３μｓで読み出すと、５
４０サンプルしか読み出せなくなる。
【００４２】これは、貯蔵される信号のクロックと読み
出すクロックがそれぞれ１８ＭＨｚと１３．５ＭＨｚと
して、時間差をもつためである。そこで、４０μｓの間
に貯蔵が終わっても、１３．３μｓ（５３．３μｓ−４
０μｓ）の間読出し動作が続いて遂行される時のみ、残
りの１８０サンプルを読み出して４：３の画面比に適切
な有効サンプルの数７２０サンプルを満足させることが
できる。従って、前記１３．３μｓの間に読み出せるよ
うに、データが前記ＦＩＦＯメモリ１０に貯蔵されてい
るべきである。言い換えるに、それだけのメモリ容量
（前記の場合、１８０サンプルを貯蔵し得る程度の容
量）のみが必要となる。但し、所要のメモリ容量は、メ
モリの特性と読出し／書込みイネーブル信号のタイミン
グによって１、２個加減されることはできる。
出すクロックがそれぞれ１８ＭＨｚと１３．５ＭＨｚと
して、時間差をもつためである。そこで、４０μｓの間
に貯蔵が終わっても、１３．３μｓ（５３．３μｓ−４
０μｓ）の間読出し動作が続いて遂行される時のみ、残
りの１８０サンプルを読み出して４：３の画面比に適切
な有効サンプルの数７２０サンプルを満足させることが
できる。従って、前記１３．３μｓの間に読み出せるよ
うに、データが前記ＦＩＦＯメモリ１０に貯蔵されてい
るべきである。言い換えるに、それだけのメモリ容量
（前記の場合、１８０サンプルを貯蔵し得る程度の容
量）のみが必要となる。但し、所要のメモリ容量は、メ
モリの特性と読出し／書込みイネーブル信号のタイミン
グによって１、２個加減されることはできる。
【００４３】参照符号Ｇは、５４０サンプルに該当する
区間を、Ｈは１８０サンプルに該当する区間を、Ｉは、
４：３の画面比での有効サンプルである７２０サンプル
の読出しにかかる時間５３．３μｓを示す。Ｊは、４：
３の画面比での水平同期期間に該当する画素１３８サン
プルの読出しにかかる時間１２．２μｓを示す。即ち、
前記１２．２μｓは、前記１３．５ＭＨｚの間、１ライ
ン当たり水平同期期間である。
区間を、Ｈは１８０サンプルに該当する区間を、Ｉは、
４：３の画面比での有効サンプルである７２０サンプル
の読出しにかかる時間５３．３μｓを示す。Ｊは、４：
３の画面比での水平同期期間に該当する画素１３８サン
プルの読出しにかかる時間１２．２μｓを示す。即ち、
前記１２．２μｓは、前記１３．５ＭＨｚの間、１ライ
ン当たり水平同期期間である。
【００４４】図６（ｇ）は、４：３の画面比のビデオ信
号が総８５８サンプル（７２０サンプル＋１３８サンプ
ル）からなることを示す。参照符号Ｋは、前記８５８サ
ンプルが１３．５ＭＨｚで６３．５μｓの間読み出され
たことを示す。つまり、本実施例に従えば、従来の画面
比変換装置での場合と同様に計算して見るとき、所要の
メモリ容量は、式（２）のように計算されて５．４Ｋｂ
ｉｔに減少する。
号が総８５８サンプル（７２０サンプル＋１３８サンプ
ル）からなることを示す。参照符号Ｋは、前記８５８サ
ンプルが１３．５ＭＨｚで６３．５μｓの間読み出され
たことを示す。つまり、本実施例に従えば、従来の画面
比変換装置での場合と同様に計算して見るとき、所要の
メモリ容量は、式（２）のように計算されて５．４Ｋｂ
ｉｔに減少する。
【００４５】 １０×３×１８０＝５．４ ……………… 式（２） ここで、１０は１チャンネル当たり信号処理ビット数、
３はチャンネル数、１８０は前記時間差補償のために必
要なメモリ容量である。従って、次の式（３）のよう
に、メモリ容量を従来に比べて１／８に減らすことがで
きる。 ４３．２／５．４＝８ ……………… 式（３） 以上のように、本発明に従う具体的な実施例に関して説
明してきたが、本発明における技術的な思想を外れない
範囲内では、多様な変形及び変化が可能であることは、
該当技術分野における通常な知識を有する者であれば、
自明に分かるであろう。従って、本発明の範囲は説明さ
れた実施例に局限されて定められず、特許請求の範囲だ
けでなく、この特許請求の範囲と均等なものによって定
められるべきである。
３はチャンネル数、１８０は前記時間差補償のために必
要なメモリ容量である。従って、次の式（３）のよう
に、メモリ容量を従来に比べて１／８に減らすことがで
きる。 ４３．２／５．４＝８ ……………… 式（３） 以上のように、本発明に従う具体的な実施例に関して説
明してきたが、本発明における技術的な思想を外れない
範囲内では、多様な変形及び変化が可能であることは、
該当技術分野における通常な知識を有する者であれば、
自明に分かるであろう。従って、本発明の範囲は説明さ
れた実施例に局限されて定められず、特許請求の範囲だ
けでなく、この特許請求の範囲と均等なものによって定
められるべきである。
【００４６】
【発明の効果】上述のように、本発明に従う画面比変換
装置は、一つのＦＩＦＯメモリを用いて画面比を変換す
ることにより、２つのラインメモリを用いるときより電
力消費を低くし、装置の小型化と高速度を実現し得るだ
けでなく、メモリの読出し／書込み動作に必要な制御信
号の数も減らすことができる。尚、入力された信号の遅
延時間が１ライン以内に減少するという利点もある。
装置は、一つのＦＩＦＯメモリを用いて画面比を変換す
ることにより、２つのラインメモリを用いるときより電
力消費を低くし、装置の小型化と高速度を実現し得るだ
けでなく、メモリの読出し／書込み動作に必要な制御信
号の数も減らすことができる。尚、入力された信号の遅
延時間が１ライン以内に減少するという利点もある。
【図１】画面比を１６：９から４：３に変換する場合の
画面状態を示す図である。
画面状態を示す図である。
【図２】従来技術に従う画面比変換装置の構成を示す図
である。
である。
【図３】図２に示した画面比変換装置で１６：９の画面
比を４：３の画面比に変換する過程及びその制御信号の
波形図である。
比を４：３の画面比に変換する過程及びその制御信号の
波形図である。
【図４】本発明の一実施例に従う画面比変換装置の構成
を示す図である。
を示す図である。
【図５】図４に示した画面比変換装置で１６：９の画面
比を４：３の画面比に変換する過程及びその制御信号の
波形を簡略に示す図である。
比を４：３の画面比に変換する過程及びその制御信号の
波形を簡略に示す図である。
【図６】図５に示した波形を詳細に示す図である。
１０、２０ ラインメモリ ３０ ライン選択部 ４０ ＦＩＦＯメモリ ＶＳ ビデオ信号
【外１３】 ＲＣＬＫ 読出しクロック ＷＣＬＫ 書込みクロック
Claims (4)
- 【請求項１】 第１画面比を第２画面比に変換するため
の画面比変換装置において、 書込み及び読出しイネーブル信号と、第１周波数の書込
みクロック信号と、前記第１周波数とは異なる第２周波
数の読出しクロック信号とを発生する制御回路と、 前記書込みイネーブル信号に応じて前記第１周波数に同
期するビデオデータを書き込み、前記読出しイネーブル
信号に応じて前記第２周波数に同期する前記書き込まれ
たビデオデータを読出すメモリとを備え、前記メモリ
は、少なくとも前記第１周波数と第２周波数との差に対
応する画素データが貯蔵し得る容量を有することを特徴
とする画面比変換装置。 - 【請求項２】 前記第１周波数は前記第２周波数より高
周波であることを特徴とする請求項１記載の装置。 - 【請求項３】 前記第１周波数は１８ＭＨｚ、前記第２
周波数は１３．５ＭＨｚであることを特徴とする請求項
１記載の装置。 - 【請求項４】 第１画面比を第２画面比に変換するため
の画面比変換方法において、 書込みイネーブル信号に応じて第１周波数に同期してビ
デオデータを書き込む第１過程と、 読出しイネーブル信号に応じて前記第１周波数とは異な
る第２周波数に同期して前記書き込まれたビデオデータ
を読み出す第２過程と、を有することを特徴とする画面
比変換方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960013480A KR100194922B1 (ko) | 1996-04-29 | 1996-04-29 | 화면비 변환장치 |
| KR13480/1996 | 1996-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09307832A true JPH09307832A (ja) | 1997-11-28 |
Family
ID=19457072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287087A Pending JPH09307832A (ja) | 1996-04-29 | 1996-10-29 | 画面比変換装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5793434A (ja) |
| JP (1) | JPH09307832A (ja) |
| KR (1) | KR100194922B1 (ja) |
| CN (1) | CN1102317C (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404458B1 (en) * | 1995-06-28 | 2002-06-11 | Lg Electronics Inc. | Apparatus for converting screen aspect ratio |
| US6360018B1 (en) * | 1996-04-10 | 2002-03-19 | Canon Kabushiki Kaisha | Image processing apparatus and method |
| JPH10341415A (ja) * | 1997-06-06 | 1998-12-22 | Pioneer Electron Corp | 画像処理装置 |
| JP4345937B2 (ja) * | 1998-11-10 | 2009-10-14 | キヤノン株式会社 | 画像拡大処理回路 |
| JP2000152121A (ja) * | 1998-11-13 | 2000-05-30 | Sony Corp | クロック生成回路、画像表示装置及び方法 |
| US6115072A (en) * | 1999-01-27 | 2000-09-05 | Motorola, Inc. | 16:9 aspect ratio conversion by letterbox method for an MPEG image |
| KR100323678B1 (ko) * | 2000-02-28 | 2002-02-07 | 구자홍 | 화면비 변환 장치 |
| JP4144193B2 (ja) * | 2000-10-25 | 2008-09-03 | ソニー株式会社 | 表示パネル、及びディスプレイ装置 |
| KR100429874B1 (ko) * | 2001-07-20 | 2004-05-04 | 삼성전자주식회사 | 파노라마/워터글라스 기능 구현을 위한 영상 처리 장치 및그 방법 |
| US7274382B2 (en) * | 2003-07-16 | 2007-09-25 | Plut William J | Customizable background sizes and controls for changing background size |
| US7928994B2 (en) * | 2003-07-16 | 2011-04-19 | Transpacific Image, Llc | Graphics items that extend outside a background perimeter |
| US7570270B2 (en) * | 2004-05-21 | 2009-08-04 | Broadcom Corporation | Buffer for driving display with asynchronous display engine |
| KR100618870B1 (ko) * | 2004-10-23 | 2006-08-31 | 삼성전자주식회사 | 데이터 트레이닝 방법 |
| CN101742081B (zh) * | 2009-12-11 | 2012-11-21 | 华亚微电子（上海）有限公司 | 图像稳定器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5331346A (en) * | 1992-10-07 | 1994-07-19 | Panasonic Technologies, Inc. | Approximating sample rate conversion system |
| JPH06217218A (ja) * | 1993-01-13 | 1994-08-05 | Sony Corp | テレテキスト信号処理回路 |
| JPH0851600A (ja) * | 1994-08-04 | 1996-02-20 | Sanyo Electric Co Ltd | 映像信号変換装置 |
| US5677737A (en) * | 1995-12-27 | 1997-10-14 | Rca Thomson Licensing Corporation | Video compression for wide screen television |
-
1996
- 1996-04-29 KR KR1019960013480A patent/KR100194922B1/ko not_active Expired - Fee Related
- 1996-09-25 US US08/719,623 patent/US5793434A/en not_active Expired - Lifetime
- 1996-10-15 CN CN96112423A patent/CN1102317C/zh not_active Expired - Fee Related
- 1996-10-29 JP JP8287087A patent/JPH09307832A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100194922B1 (ko) | 1999-06-15 |
| CN1164164A (zh) | 1997-11-05 |
| KR970073090A (ko) | 1997-11-07 |
| US5793434A (en) | 1998-08-11 |
| CN1102317C (zh) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (ja) | 方式変換装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH05100647A (ja) | 画像表示装置 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| KR100432823B1 (ko) | 칼라촬상장치및디지탈콤포넌트신호의생성방법 | |
| JPH10136316A (ja) | 画像データ処理装置および画像データ処理方法 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| KR100222788B1 (ko) | 정지화상 기록장치 | |
| JP2602189B2 (ja) | 画像表示方法 | |
| JP2596042B2 (ja) | 固体撮像装置 | |
| KR960001739B1 (ko) | 광 스크린의 화상 가변 표시장치 | |
| JP2784602B2 (ja) | 映像信号変換装置 | |
| JPH10210451A (ja) | 監視カメラ用画像合成回路及び画像合成方法 | |
| JPS6253078A (ja) | ビデオメモリ | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JP3813841B2 (ja) | ビデオ信号入力装置およびそれを備えた画像表示装置 | |
| JPH09107516A (ja) | ビデオ記録装置 | |
| JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
| JP2008203792A (ja) | 画素数変換装置 | |
| JPS639292A (ja) | 走査変換回路 | |
| JPH09200784A (ja) | 撮像装置 | |
| JPH06289846A (ja) | 動画像出力装置 | |
| JPH05176183A (ja) | メモリ制御回路 |