JPH0230557A

JPH0230557A - 印字装置

Info

Publication number: JPH0230557A
Application number: JP63180911A
Authority: JP
Inventors: Yasuhiko Isobe; 礒辺　泰彦; Takanori Tsuji; 卓則辻; Zenshi Hayashi; 林　善嗣
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-07-20
Filing date: 1988-07-20
Publication date: 1990-01-31
Anticipated expiration: 2012-06-25
Also published as: JP2624304B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、バーンナルコンピュータ等の出力装置として
利用される印字装置に関するものである。

従来の技術近年、印字装置は高速化、高機能化が求められて来てい
る。特にレーザーダイオードやＬＥＤアレイ等を光源と
して用いる電子写真方式の印字部２　・＼−７置は高速かつ高印字品質の為、著しく利用分野が拡大し
ている。該印字装置のように高速なものでは、当然であ
るが印字データの処理能力にも高いものが要求される。

これら印字データ処理方式には種々のものが見られるが
１、大別して２種類の処理方式にまとめることができる
。

以下、２種類の処理方式の従来例を図面を参照して説明
する。第２図はページメモリ方式の従来の印字装置にお
けるブロック図である。印字装置１は、ホストコンピュ
ータ２から送られてくる印字データを処理するコントロ
ーラ部１ａと用紙上に印字を行なう印字部１ｂに分けら
れる。コントローラ部１ａは、データ処理をコントロー
ルするＣＰＵ３、ＣＰＵ５を動作させるプログラムが格
納されたプログラムＲＯＭ４、文字コードに対応したフ
ォントデータが格納されたフォントＲＯＭ５、ホストコ
ンピュータ２からの印字データを受信するインターフェ
ース部６．１ペ一ジ分のイメージデータを格納するペー
ジメモリ部１４、ページメモリ部１４ヘフォントを７フ
トしながら書込むバレル／フタ部７、ページメモリ部１
４に格納されたイメージデータを読出し、シリアルデー
タに変換して印字部１ｂに出力するパラレルシリアル変
換部１ｏから成る。又、印字部１ｂは印字を行なう印字
機構部１２、印字機構部１２を制呻する印字機構制御部
１１から成る。

以上のように構成されたページメモリ方式の従来の印字
装置について第４図の処理手順図に従ってその動作を説
明する。第４図■において印字装置１はホストコンピュ
ータ２から文字コードを受信する。文字コード６１Ｈは
アルファベット小文字“ａ　”を表わすようになってお
シ、各文字毎に１対１対応した文字コードが決められて
いる。この文字コードをＣＰＵ３が解決し、フォントＲ
ＯＭ５から該当するフォントデータを読出しページメモ
リ部１４へ書込む。この書込みの際、フォントデータは
前記フォントＲＯＭ５からバイト単位あるいはワード単
位で読出されるが、前記ページメモリ部１４の任意のビ
ット位置にフォントを配置するため、フォントデータは
バレル／フタ７を通ってページメモリ部１４へ格納され
る。こうしてページメモリ部１４内には印字されるイメ
ージその！、−１，のデータが１ペ一ジ分作られる　（
第４図■）。１ページのイメージ作成が終了すると前記
コントローラ部１ａは印字部１ｂに起動をかけると共に
印字データの出力を開始する。印字データは１ラスター
毎にパラレルデータからシリアルデータヘパラレルンリ
アル変換部１ｏで変換されて印字機構制御部１１へ出力
され第４図■の印字結果が得られる。

以上の様にページメモリ方式の従来の印字装置では印字
される１ペ一ジ分のイメージそのままのデータが格納で
きる利点がある反面、非常に多くのメモリを必要とする
欠点を有していた。例えば、３００ドツト／インチの解
像度でレター用紙（８，５インチ×１１インチ）に印字
を行なう場合、約１ＭＢ（１メガバイト）のメモリ容量
を必要としていた。上記欠点を解消する為、１　／　ｎ
ページのイメージ展開エリアを使用して印字を行なうビ
デオパンドパソファ方式（以下ＶＢＢ方式と称す。）の
印字装置がある。

以下、ＶＢＢ方式の従来例を図面を参照して説明する。

第３図はＶＢＢ方式の従来の印字装置におけるブロック
図である。印字装置１は、ホストコンピュータ２から送
られてくる印字データを処理するコントローラ部１ａ’
と用紙上に印字を行なう印字部１ｂに分けられる。印字
部１ｂは前記ページメモリ方式の印字装置の印字部と同
じ構成である。コントローラ部１ａ’は、データ処理を
コントロールするＣＰＵ３、ＣＰＵ３を動作させるプロ
グラムが格納されたプログラムＲＯＭ４、文字コードに
対応したフォントデータが格納されたフォントＲＯＭ５
、ホストコンピュータ２からの印字データを受信するイ
ンターフェース部６、文字コードをテキストの形で１ペ
一ジ分格納するテキストメモリ部８．１／ｎペ一ジ分の
イメージデータを格納するＶＢＢ部９、ＶＢＢ部９ヘフ
ォントをシフトしながら書込むバレルシフタ７、ＶＢＢ
部９に格納されたイメージデータを読出しシリアルデー
タに変換して印字部１ｂに出力するパラレル６、−。

シリアル変換部１０から成る。

以上のように構成されたＶＢＢ方式の従来の印字装置に
ついて第４図の処理手順図に従ってその動作を説明する
。第４図■において印字装置１はホストコンピュータ２
から文字コードを受信する。

この文字コードをＣＰＵ３が解釈し、テキストメモリ部
８内に該文字コードと該文字のＶＢＢ部９内における書
込み位置等の情報を付加してテキストを作成する。こう
して１ペ一ジ分の文字コードに対応したテキスト群がテ
キストメモリ部８に作成される（第４図＠）。１ページ
のテキスト作成後、ＣＰＵ３はテキストを先頭よシ解釈
しながらＶＢＢ部９ヘフォントを書込む。ＶＢＢ部９は
１／ｎ　ページ分のメモリ容量しかない為、ＣＰＵ３に
よるテキストの解釈も頭初は１／ｎペ一ジ分しか行なえ
ない。１　／　ｎページ分のイメージが完成した時点で
前記ＣＰＵ３は印字部１ｂへ起動をかけ印字が開始され
る（第４図■）。それと同時にＶＢＢ部９よシ印字デー
タが１ラスター毎にパラレルシリアル変換部１ｏに出力
されシリアルデータに変換され印字機構制御部１１へ出
力される。

この１ラスター毎の出力により前記ＶＢＢ部９内に空エ
リアが生じて行く。ＣＰＵ３は空エリアが生じる度に次
行のフォントをＶＢＢ部９に書込む。

このようにＶＢＢ部９からの出力とＶＢＢ部９への書込
みを交互に繰返して行くことで１ページの印字が可能と
なる（第４図■）。この為ＶＢＢ部９は通常リングバッ
ファ構造がとられ容量的には１ページの１／ｎ　　であ
るが、仮想アドレス空間的には無限に使用することが可
能である。

以上の様にＶＢＢ方式の従来の印字装置ではページメモ
リ方式の印字装置に対して１／ｎのＶＢＢとわずかなテ
キストメモリで印字が行なえる為、大幅なメモリ容量の
削減ができる利点がある。

発明が解決しようとする課題しかしながら」二記ＶＢＢ方式の印字装置は文字データ
の密度が高密度になった場合、ＣＰＵ３のＶＢＢ部９へ
の書込み時間が長くなる為、ＶＢＢ部９からの出力に追
いつかれ印字不能となるオーバーランエラーが発生する
という欠点を有していた。

本発明は、かかる点に鑑みてなされたもので、ＶＢＢ方
式でかつオーバーランエラー発生頻度の少ない印字装置
を提供することを目的としている。

課題を解決するだめの手段本発明は、前記テキストメモリ部とＶＢＢ部を同一メモ
リ空間に配置し、該空間内においてＶＢＢ部の容量を変
化させるＶＢＢエリア制御部を有する。

作用印字密度の高い低い等に応じてＶＢＢエリア制御部がＶ
ＢＢのエリアの増減を行い、オーバーランエラーを防止
することができると共に限られたメモリ容量を有効に利
用することができる。

実施例第１図は、本発明の印字装置の一実施例を示すブロック
図である。図に於て８は、テキストメモリ部、９はＶＢ
Ｂ部であり、テキストメモリ部８及びＶＢＢ部９は同一
メモリ空間に連続で配置されている。１３ばＣＰＵ３か
らの指示によりＶＢＢ部９の容量を増減するＶＢＢエリ
ア制御部、７はＶＢＢ部９ヘフォントをシフトしながら
書込むバレルシフタ部であり、ｖＢＢエリア制御部１３
で指定されているＶＢＢ部９のアドレスへアクセスする
時のみデータがバレルシフタ部７を通シ、テキストメモ
リ部８のアドレスへアクセスする時は該バレルシフタ部
７を迂回してデータが書込丑れる構造となっている。そ
れ以外の部分は、従来のＶＢＢ方式の印字装置と同じ構
成である。

以上のように構成された本発明の印字装置において第５
図のフローチャート図に従って、印字装置の操作パネル
からユーザーが任意にＶＢＢ量を可変させる場合の動作
について説明する。印字密度が高いページを印字させる
場合等ユーザーがＶＢＢ容量の変更を要望する時（ステ
ップ■）前記操作パネルから所望のＶＢＢ容量をキー操
作により入力設定する（ステップ＠）。尚、印字密度が
高いときはＶＢＢ容量を増やすように操作パネルよシ入
力を行う。またＶＢＢ容量の変更が無い場合は現行のＶ
ＢＢ容量のままとなる。ＣＰＵ３ｏＡ−７は設定されだＶＢＢ容量をＶ　Ｂ　Ｂ　工ＩＪア制御部
１３へ指示する（ステップ○）。ＶＢＢエリア制御部１
３は指示されたＶＢＢ容量を確保すると共に残りエリア
をテキストメモリ部８としてアドレスを割付ける（ステ
ップ＠）。インターフェース部６はホストコンピュータ
２から送られてくる印字データ（文字コード等）を受信
しくステップ＠）、ＣＰＵ３は受信データのテキストを
テキストメモリ部８に作成する（ステップＯ）。１ペ一
ジ分のテキスト作成が完了するまでステップ■〜■を繰
返ス（ステップ■）。１ペ一ジ分のテキスト作成が完了
するとＣＰＵ３は該テキストを解釈しながらフォントＲ
ＯＭ５からフォントイメージを読み出しバレルシフタ部
７を通してＶＢＢ部９へ展開する（ステップ■）。現在
設定されているＶＢＢ容量がフルになるまでステップ■
〜■を繰返す。

そしてＶＢＢ部９がフルになるとＣＰＵ３は印字機構制
御部１１へ印字開始を指示する（ステップ■）。指示さ
れた前記印字機構制御部１１は印字機構部１２を制御し
て印字を開始する（ステッフ■）。印字が開始されると
ＶＢＢ部９へ展開されていたイメージは１ラスター毎に
パラレル７リアル変換部１０を経由して印字機構制御部
１１へ出力され出力された部分はＶＢＢ内で空エリアと
なる。こうしてＶＢＢ内の空エリアが次行のテキスト展
開可能な量になるまでＣＰＵ３は展開待ち状態となる（
ステップ■）。次行のテキストが展開可能状態になると
ＣＰＵ３は再びテキストを解釈しながらＶＢＢ部９ヘフ
ォントイメージを展開する（ステップＯ）。最終行のテ
キスト展開が終了するまでステップ■〜のが繰返される
（ステップの）。テキスト展開が終了するとＶＢＢ内の
全イメージが出力されるのを待って印字終了となる（ス
テップ■）。

以上詳述したように本実施例の印字装置では、ＶＢＢ容
量が変更することができる構成としたことにより、ペー
ジメモリ方式に対してはメモリ容量が削減できかつ１ペ
ージの展開終了を待たずにＶＢＢ容量分の展開のみで印
字に起動がかけられプリント時間も短くなる。又、従来
のＶＢＢ方式に対してもオーバーランエラー発生頻度の
少ない印字装置の提供が可能となシ、実用的にきわめて
有用である。

本実施例では、ＶＢＢ容量の変更手段としてユーザーに
よるフロントパネルからの入力として説明したが、その
他に変更手段としてホストコンピュータからのコマンド
による指示やＣＰＵ自身がデータ密度を計算することで
最適なＶＢＢ容量に変更する構成など種々が考えられ、
いずれの場合も同様の効果が得られる。

発明の効果本発明の印字装置はテキストメモリ部とＶＢＢ部を同一
メモリ空間に配置し、この空間内に於てＶＢＢ部の占め
る容量を変更することを可能としたことにより、テキス
トメモリ部とＶＢＢ部を合わせたメモリ容量を従来に比
較して小さくすることができると共に印字密度の高い低
い等に応じてＶＢＢエリアの増減が行え、これに従って
、オーバーランエラーの発生を抑えることができ、実用
上優れたものである。

【図面の簡単な説明】

第１図は本発明の印字装置のブロック図、第２図は従来
のページメモリ方式の印字装置のブロック図、第３図は
従来のＶＢＢ方式の印字装置のブロック図、第４図は従
来の印字装置の処理手順図、第６図は本発明の印字装置
の動作フローチャート図である。１・・・・・・印字装置、１ａ・・・・・コントローラ
部、１ｂ・・・・・・印字部、２・・・・ホストコンピ
ュータ、３・・・・・ＣＰＵ、４・・・・・・プログラ
ムＲＯＭ、５　　・・・・フォントＲＯＭ、ｅ・・・・
・インターフェース部、７・・バレルシフタ部、８・・
・・テキストメモリ部、９・・・・・７８８部、１ｏ・
・・・・パラレルシリアル変換部、１１・・・・印字機
構制御部、１２・　・印字機構部、１３・・・・・・Ｖ
ＢＢエリア制御部、１４　・・・ページメモリ部。代理人の氏名　弁理士　粟　野　重　孝　ほか１名第図文字］−ドロに、乙２Ｈ。１９Ｈ，７ＡＨ６１Ｈ，ｂ２ｓ− １’ｌｓ、ＩＡｓ図

Claims

【特許請求の範囲】

入力された文字コード等のデータを格納する第１のエリ
アとこの文字コード等のデータに対応したイメージの展
開データを格納する第２のエリアとを備えたメモリと、
このメモリ内に占める前記第２のエリアを変化させるエ
リア制御手段と、前記第２のエリアよりデータを取り出
し、そのデータに応じて印字を行う印字手段とを有した
事を特徴とする印字装置。