JPH03164278A - 印字装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータ等の出力装置として利用される印
字装置に関するものである。

従来の技術 近年、印字装置は高速化、高機能化が求められできてい
る。特にレーザダイオードや発光ダイオードアレイ等を
光源として用いる電子写真方式の印字装置は、高速かつ
高印字品質で印字を行うため、著しく利用分野が拡大し
ている。上記のように高速で印字を行うものは、印字デ
ータの処理能力も高いものが求められている。このよう
な印字データの処理方法は種々のらのが見られるが、大
別して２種類の方法に分けることができる。

以下、２ｆｌＴｌ類の処理方法について図面に沿って説
明をする。

第２図はページメモリ方式の従来の印字装置の回路ブロ
ック図である。印字装置１は、ホストコンピュータ２か
ら送られてくる印字データを処理するコントローラ部１
ａと用紙上に印字を行う印字部１ｂに分けられる。コン
トローラ部１ａは、データの処理を制御するＣＰＵ３お
よびＣＰＵ３を動作させるプログラムが格納されたプロ
グラムＲＯＭ４、文字コードに対応したフォントデータ
が格納されたフォントＲＯＭ５、ホストコンピュータ２
から送られてくる印字データを受信するインターフェー
ス部６、■ページ分のイメージデータを格納するページ
メモリ部１４、ページメモリ部１４ヘフォントをシフト
しながら書き込むバレルシフタ部７、ページメモリ部１
４に格納されたイメージデータを読みだし、シリアルデ
ータに変換して印字部１ｂに出力するパラレルシリアル
変換部１０から成る。また、印字部１ｂは印字を行う印
字機構部１２、印字機構部１２を制御する印字機構制御
部ｌ１からなる。

以上の様に構威されたページメモリ方式の従来の印字装
置について第４図に沿って、以下にその動作を説明する
。第４図ａにおいて印字装置１はホストコンピュータ２
から送られてくる印字データを受信する。例えば文字コ
ード６１Ｈ　（１６進数の「６１Ｊ）はアルファベット
の小文字「ａ」を表し、各文字毎に１対１に対応した文
字コードが決められている。この文字コードをＣＰＵ３
が解釈し、フォントＲ　Ｏ　Ｍ　５から該当するフォン
トデータを読みだし、ページメモリ部１４へ書き込む。

この書き込みの際、フォントデータはフォントＲＯＭ５
からバイト単位あるいはワード単位で読み出されるが、
ページメモリ部１４、の所定のビット位置にフォントデ
ータを格納するため、第４図ｂに示す様にフォントデー
タはパラレルシフタ７を通ってペーシメモリ部１４へ格
納される。こうしてペーシメモリ部１４内には印了され
るべきイメージそのままのデータが１ページ分作られる
。

１ページ分のイメージの作成が終了すると、コントロー
ラ部１ａは印字部１ｂに起動をかけるとともに印字デー
タの出力を開始する。印字データは１ラスター毎にパラ
レルデータからシリアルデータヘパラレルシリアル変換
部１０で変換されて印字機構部ｌ１へ出力され、第４図
Ｃに示すような印字結果を得る。

以上のようにペーシメモリ方式の従来の印字装置では印
字される１ペーシ分のイメージそのままのデータが格納
される利点がある反面、非常に多くのメモリを必要と１
る欠点を有していた。例えば３００ドット／インチの解
像度でレター用紙に印字を行う場合、杓ＩＭバイトのメ
モリ容量を必要としていた。上記欠点を解消するため、
１／ｎページのイメージ展開エリアを使用して印字を行
うビデオバッファ方式 印字装置がある。

以下、ＶＢＢ方式の従来の印字装置を図に沿って説明す
る。′ｉｊ′４３図はＶＢＢ方式の従来の印字装置のブ
ロック図である。印字装置１は、ホストコンピュータ２
から送られて来る印字データを処理するコントローラ部
１　ａｌと用紙上に印字を行う印字部１ｂに分けられる
。印字部１ｂは上記のページメモリ方式の印字装置の印
字部１ｂと全く同一である。コントローラ部１ａ”は、
データの処理を制御するＣＰＵ３およびＣＰＵ３を動作
させるプログラムが格納されたプログラムＲＯＭ４、文
字コードに対応したフォントデータが格納されたフォン
トＲＯＭ５、ホストコンピュータ２から送られてくる印
字データを受信するインターフェース部６、文字コード
をテキストの形で１ページ分格納するテキストメモリ部
８、１／ｎページ分のイメージデータを格納するＶＢＢ
部９、ＶＢＢ部９ヘフォントをシフトしながら書き込む
バレルシフタ部７、ＶＢＢ部９に格納されたイメージデ
（以下ＶＢＢ方式と称する） −タを読みだし、シリアルデータに変換して印字部１ｂ
に出力するパラレルシリアル変換部１０から成る。

以上の柱に構成されたＶＢＢ方式の従来の印字装置につ
いて第４図に沿って、以下にその動作を説川する。第４
図ａにおいて印字装Ｆｔ１はホストコンピュータ２から
送られてくる印字データを受信する。この文字コードを
ＣＰＵ３が解釈し、テキストメモリ部８内にその文字コ
ードとその文字のＶＢＢ部９内における書き込みｆＩ′
ＬＦｔ等の情報を付加してテキストを作成する。このよ
うにして第４図ｄに示すように、１ページ分の文字コー
ドに対応したテキスト群がテキストメモリ部８ｌこ作成
される。１ページ分のテキスト作成後、ＣＰＵ３はテキ
ストを先頭より解釈しながらＶＢＢ部９ヘフォントを書
き込む。ＶＢＢ部９は１　／　ｎページ分のメモリ容量
しかないため、ＣＰＵ３によるテキストの解釈も当初は
１　／　ｎページ分しか行えない。ｌ／ｎページ分のイ
メージが完成した時点でＣＰＵ３は印字部１ｂへ起動を
かけ、第４図ｅに示すような印字が開始される。それと
同時にＶＢＢ部９より印字データが１ラスク毎にバラレ
ルシノアル変換部１０に出力され、シリアルデータに変
換され、印字機構部１１へ出力される。このラスク毎の
出力によりＶＢＢｆｌｌＳ９内に空エリアが生じて行く
。ＣＰＵ３は空エリアが生じる度に次行のフォントをＶ
ＢＢ部９に書き込む。このようにＶＢＢ部９からの出力
とＶＢＢ部９への書き込みを交互に繰り返して行くこと
で第４図ｆに示すようにｌペーシの印字が可能になる。

この為、ＶＢＢ部９は通常リングバッファ構造がとられ
、容量はｌベージのｌ／ｎであるが仮想アドレス空間は
無限に使用することができる。

発明が解決しようとする課題 しかしながら上記のような従来のＶＢＢ方式の印字装置
では文字データの密度が高密度になった場合、ＣＰＵ３
のＶＢＢ部９への書き込み時間が長くなるため、ＶＢＢ
部９からの出力に追い付かれ印字不可能になるオーバー
ランエラーが発生するという問題が生じる。本発明は以
上の点に鑑みてなされたものであり、ＶＢＢ方式であっ
てもオーバーランエラーが発生する頻度の少ない印字装
許を提供することを目的とする。

課題を解決するための手段 本発明は上紀ｌｊ′Ｉ題点を解決するため、テキストメ
モリ部とＶＢＢ部を同一メモリ空間に配置し、その空間
内でＶＢＢ部の容量を変化させるＶＢＢエリア制御部を
有する。

作用 上記手段によって印字密度の高い低いに応じてＶＢＢエ
リア制御部がＶＢＢエリアの増減を行い、オーバーラン
エラーの発生を防止するとともに限られたメモリ容量を
有効に利用することができる。

実施例 以下に本発明の印字装置の一実施例を図面を参那にして
説明する。

第１図は本発明の一実施例における印字装置のブロック
図である。図において８は、テキストメモリ部、９はＶ
ＢＢ部であり、テキストメモリ部８およびＶＢＢ部９は
同一メモリ空間に連続して配置されている。１５は外部
からＶＢＢ容量を規定するデータを入力するＶＢＢ容量
入力部、１３はＶＢＢ容量入力部ｌ５から入力されたＶ
ＢＢ容量に応じてＣＰＵ３からの指示によりＶＢＢ部９
の容量を増減するＶＢＢエリア制御部、７はＶＢＢ部９
ヘフォントデータをシフトしながら書き込むバレルシフ
タ部であり、ＶＢＢエリア制御部１３で指定されている
ＶＢＢ部９のアドレスへアクセスする時のみデータがバ
レルシ７夕部７を通り、テキストメモリ部８のアドレス
へアクセスする時はバレルシフタ部７を迂回してデータ
が書き込まれる。それ以外の部分は従来のＶＢＢ方式の
印字装置と同一の構造である。

つぎに上記の動作を第５図のフローチャートに沿ってＶ
ＢＢ容量入力部１５からユーザがＶＢＢ部９の容量を変
化させる場合の動作について説明する。ステップ（イ）
で印字密度が高いページを印字させる場合等ユーザがＶ
ＢＢ容量の変化を所望するか否か判断する。ユーザがＶ
ＢＢ容量の変化を所望する場合、ステップ（口）に進み
、ＶＢＢ容量入力部■５から所望のＶＢＢ容量を入力し
、ＶＢＢ容量を設定する。ユーザがＶＢＢ容量の変化を
所望しない場合は、ステップ（ホ）へ進む。

ＣＰＵ３はステップ（ハ）で設定されたＶＢＢ容量をＶ
ＢＢエリア制御部ｌ３へ指示する。ＶＢＢエリア制御部
１３はステップ（二）で指定されたＶＢＢ容量を確保す
るとともに残りエリアをテキストメモリ部８としてアド
レスを割り付ける。インターフェース部６はステップ（
ホ）で、ホストコンピュータ２から送られて来る印字デ
ータを受信し、ＣＰＵ３はステップ（へ）で受信データ
に応じてテキストをテキストメモリ部８に作成する。

１ページ分のテキストが完成するまでステップ（ホ）〜
ステップ（ト）を繰り返す。ｌペーシ分のテキストが完
戒すると、ＣＰＵ３はステップ（チ〉でテキストを解釈
しながらフォントＲ　Ｏ　Ｍ５からフォントイメーシを
読みだし、バレルシフタ部７を通してＶＢＢ部９へ展開
する。現在設定されているＶＢＢ容量がフルになるまで
ステップ（チ）〜ステップ（り）を繰り返す。そしてＶ
ＢＢ部９がフルになるとＣＰＵ３はステップ（ヌ）で印
字機構制御部１１へ印字開始を指示する。指示された印
字機構制御部１１はステップ（ル）で、印字機構部１２
を制御して印字を開始する。印字が開始されるとＶＢＢ
部９へ展開されていたイメージはｌラスター毎にパラレ
ルシリアル変換部１０を経由して印字機構制御部１１へ
出力され、出力された部分はＶＢＢ内で空きエリアとな
る。こうしてステップ（ヲ）でＶＢＢ内の空きエリアが
次行のテキスト展開可能な量になるまでＣＰＵ３は展開
待ち状態となる。次行のテキストが展開可能状態になる
とＣＰＵ３はステップ（ワ）で再びテキストを解釈しな
がらＶＢＢ部９ヘフォントイメージを展開する。最終行
のテキストの展開が終了するまでステップ（ヲ）〜ステ
ップ（力）が繰り返えされる。ステップ（ヨ）でテキス
トの展開が終了するとＶＢＢ内の全イメージが出力され
るのを待って印字を終了する。

以上詳説したように本実施例の印字装置では、ＶＢＢ容
量制御部を設けＶＢＢ容量を変更することができ、１ペ
ージの展開終了を待たずにＶＢＢ容量の展開のみで印字
に起動がかけられプリント時間ｔ）短くなる。

発明の効果 以上説明したように本発明の印字装置は、テキストメモ
リ部とＶＢＢ部を同一メモリ空間に配置し、その空間内
でＶＢＢ部の容量を変化させる■ＢＢエリア制御部を設
けたため、印字密度の高い低いに応じてＶＢＢエリア制
御部がＶＢＢエリアの増減を行い、オーバーランエラー
の発生を防止するとともに限られたメモリ容量を有効に
利用することができる。

【図面の簡単な説明】

第１図は本発明の印字装置のブロック図、第２図は従来
のページメモリ方式の印字装置のブロック図、第３図は
従来のＶＢＢ方式の印字装置のブロック図、第４図は従
来の印字装置の処理手順図、第５図は本発明の印字装置
の動作フローチャートである。 １・・・印字装置　　　　　　１ａ・・・コントローラ
ｆｉｌ（１ｂ・・・印字部　　　　　２・・・ホストコ
ンピュータ３・・・ＣＰＵ　　　　　　　　４・・・プ
ログラムＲＯＭ５・・・フォントＲＯＭ　　　６・・・
インターフェース部７・・・パラレルシフト部　　８・
・・テキストメモリ部９・・・ＶＢＢ部　　１０・・・
パラレルシリアル変換部１１・・・印字機構制御部　　
　　１２・・・印字機構部１３・・・ＶＢＢエリア制御
部

Claims (1)

【特許請求の範囲】
1. 入力された印字コードデータを格納する第１の記憶領域
   および前記第１の記憶領域に格納された印字コードデー
   タに対応するビットデータを格納する第２の記憶領域に
   分割された記憶装置と、前記第１の記憶領域と前記第２
   の記憶領域の分割比を変化させる領域制御手段と、前記
   領域制御手段に分割比を指定する入力手段を設けたこと
   を特徴とする印字装置。