JPH0230571B2 - - Google Patents
Info
- Publication number
- JPH0230571B2 JPH0230571B2 JP56097191A JP9719181A JPH0230571B2 JP H0230571 B2 JPH0230571 B2 JP H0230571B2 JP 56097191 A JP56097191 A JP 56097191A JP 9719181 A JP9719181 A JP 9719181A JP H0230571 B2 JPH0230571 B2 JP H0230571B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- elements
- aluminum
- semiconductor substrate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特にMOS集積回路装置
に関する。
に関する。
MOS集積回路装置は、年々高集積化、高性能
化が進み、半導体基板（ウエーハ）内部に形成す
る素子は小形化の傾向にある。一方、素子の小形
化および高集積化が進むにつれて、シリコン基板
とアルミ電極とを接続する接触部（コンタクト）
の数も増加し、このコンタクトの特性が製品の性
能および歩留まりを決定するうえに大きな役割を
果すようになつてきている。このような重要なア
ルミ電極のコンタクトの特性を、製造途中および
製品について調べるために、従来は、ペレツト内
の内部素子とは別個にテスト用のトランジスタを
形成しておき、このテスト用のトランジスタのア
ルミ電極部の特性を調べその結果をその後に形成
されるMOS集積回路装置のコンタクト部形成条
件にフイードバツクしていた。しかしながら、こ
のような方法は内部素子の数多くあるアルミ電極
の平均的コンタクト性の良否を推定しているにす
ぎず、種々のアルミ電極構造を有する製品装置に
十分対処することはできず、製品歩留りを向上さ
せるのに限度を生じていた。
化が進み、半導体基板（ウエーハ）内部に形成す
る素子は小形化の傾向にある。一方、素子の小形
化および高集積化が進むにつれて、シリコン基板
とアルミ電極とを接続する接触部（コンタクト）
の数も増加し、このコンタクトの特性が製品の性
能および歩留まりを決定するうえに大きな役割を
果すようになつてきている。このような重要なア
ルミ電極のコンタクトの特性を、製造途中および
製品について調べるために、従来は、ペレツト内
の内部素子とは別個にテスト用のトランジスタを
形成しておき、このテスト用のトランジスタのア
ルミ電極部の特性を調べその結果をその後に形成
されるMOS集積回路装置のコンタクト部形成条
件にフイードバツクしていた。しかしながら、こ
のような方法は内部素子の数多くあるアルミ電極
の平均的コンタクト性の良否を推定しているにす
ぎず、種々のアルミ電極構造を有する製品装置に
十分対処することはできず、製品歩留りを向上さ
せるのに限度を生じていた。
本発明の目的は、このような、内部素子のアル
ミ電極部コンタクト特性に対する従来のテスト用
素子の欠点を改善した、製品歩留りをより向上さ
せるために確度の高い目安となるテスト用素子を
備えた半導体装置を提供するにある。
ミ電極部コンタクト特性に対する従来のテスト用
素子の欠点を改善した、製品歩留りをより向上さ
せるために確度の高い目安となるテスト用素子を
備えた半導体装置を提供するにある。
本発明の半導体装置は、トランジスタ、集積回
路などの素子が形成された半導体基板の一部に、
接触面積対アルミ面積の比をいろいろ変えてアル
ミ電極をもつ複数個のトランジスタまたはダイオ
ードなどのテスト用素子が形成されている構成を
有する。
路などの素子が形成された半導体基板の一部に、
接触面積対アルミ面積の比をいろいろ変えてアル
ミ電極をもつ複数個のトランジスタまたはダイオ
ードなどのテスト用素子が形成されている構成を
有する。
つぎに本発明を実施例により説明する。
第１図ａは本発明の一実施例のテスト用素子の
部分平面図、同図ｂは図ａのＡ―Ａ断面図であ
る。これらの図において、１ａおよび１ｂは、Ｎ
型半導体基板１１の一部に内部素子（図示せず）
とは別個に形成されたテスト用のMOSトランジ
スタ素子であり、トランジスタ素子１ａには、Ｐ
型のソース領域１２、ドレイン領域１３、ゲート
電極１４、さらにアルミのソース電極４、ドレイ
ン電極５を含む。また、トランジスタ素子１ｂに
は、Ｐ型のソース領域２２、ドレイン領域２３、
ゲート電極２４と、さらに、アルミのソース電極
６、ドレイン電極７をそれぞれ含む。なお、３は
絶縁の表面酸化膜である。
部分平面図、同図ｂは図ａのＡ―Ａ断面図であ
る。これらの図において、１ａおよび１ｂは、Ｎ
型半導体基板１１の一部に内部素子（図示せず）
とは別個に形成されたテスト用のMOSトランジ
スタ素子であり、トランジスタ素子１ａには、Ｐ
型のソース領域１２、ドレイン領域１３、ゲート
電極１４、さらにアルミのソース電極４、ドレイ
ン電極５を含む。また、トランジスタ素子１ｂに
は、Ｐ型のソース領域２２、ドレイン領域２３、
ゲート電極２４と、さらに、アルミのソース電極
６、ドレイン電極７をそれぞれ含む。なお、３は
絶縁の表面酸化膜である。
このようなテスト用のMOSトランジスタ素子
１ａと１ｂとは、素子１ａのソースおよびドレイ
ン電極６，７がアルミそのものの面積は同じであ
るが、酸化膜３にあけられた開孔（コンタクト領
域）を通してソースおよびドレイン領域に接触す
る接触面積が異なる。すなわち、素子１ａの接触
面積は素子１ｂに比べて非常に小さく形成されて
いる。したがつて、このテスト用素子の電気的特
性を測定し、製品歩留りで一番良い時のこれらの
コンタクト特性を総合的に調べ、このときに対応
するテスト用素子の特性値が得られるように、そ
の後に形成される半導体装置のコンタクト部形成
条件にフイードバツクしてこのコンタクト形成の
温度、時間を制御すれば、種々の形状のアルミ電
極を有する製品の歩留りを向上させることができ
る。
１ａと１ｂとは、素子１ａのソースおよびドレイ
ン電極６，７がアルミそのものの面積は同じであ
るが、酸化膜３にあけられた開孔（コンタクト領
域）を通してソースおよびドレイン領域に接触す
る接触面積が異なる。すなわち、素子１ａの接触
面積は素子１ｂに比べて非常に小さく形成されて
いる。したがつて、このテスト用素子の電気的特
性を測定し、製品歩留りで一番良い時のこれらの
コンタクト特性を総合的に調べ、このときに対応
するテスト用素子の特性値が得られるように、そ
の後に形成される半導体装置のコンタクト部形成
条件にフイードバツクしてこのコンタクト形成の
温度、時間を制御すれば、種々の形状のアルミ電
極を有する製品の歩留りを向上させることができ
る。
なお、上例では、テスト用素子は２種類だけで
あつたが、これを、接触面積対アルミの面積の比
が互いに異なる５種類のアルミ電極をそれぞれに
もつ素子１ａ，１ｂ，……１ｅを形成し、この５
種類のテスト用素子を用いてその特性を総合的に
判断して一番良い製品歩留りが得られるコンタク
ト形成条件をみつけ、その条件を後から形成する
製品装置のコンタクト形成にフイードバツクして
適用しそれよにより得られるテスト用素子の特性
が前記製品歩留りが一番良い場合と同じようなも
のであることを確認して、製造を歩めていけば常
に最高の製品歩留りが得られることとなる。そし
て第１図の２種類のテスト素子に比べてこのよう
に５種類のテスト素子を用意すれば、多くの形状
種類のアルミ電極を有する製品の歩留りとテスト
用素子の総合特性との関係がより明確となりこれ
により的確な高い製品歩留りを得るための監視体
制が得られる。
あつたが、これを、接触面積対アルミの面積の比
が互いに異なる５種類のアルミ電極をそれぞれに
もつ素子１ａ，１ｂ，……１ｅを形成し、この５
種類のテスト用素子を用いてその特性を総合的に
判断して一番良い製品歩留りが得られるコンタク
ト形成条件をみつけ、その条件を後から形成する
製品装置のコンタクト形成にフイードバツクして
適用しそれよにより得られるテスト用素子の特性
が前記製品歩留りが一番良い場合と同じようなも
のであることを確認して、製造を歩めていけば常
に最高の製品歩留りが得られることとなる。そし
て第１図の２種類のテスト素子に比べてこのよう
に５種類のテスト素子を用意すれば、多くの形状
種類のアルミ電極を有する製品の歩留りとテスト
用素子の総合特性との関係がより明確となりこれ
により的確な高い製品歩留りを得るための監視体
制が得られる。
第２図ａ，ｂは、それぞれテスト用素子として
ダイオード素子を形成した本発明の他の実施例の
平面図とそのＡ―Ａ断面図である。１１はＮ型半
導体基板で、２ａ，２ｂはそれぞれテスト用のダ
イオード素子である。ダイオード素子２ａのアノ
ード領域１５に接触するアルミのアノード電極８
の接触面積は、ダイオード素子２ｂのアノード領
域１６に接触するアルミのアノード電極９に比べ
小面積であり、この異なる２種類の接触面積対ア
ルミ面積の比の特性と製品歩留りの特性を対応さ
せ、最高歩留りの特性を与えるテスト用素子の特
性から最高歩留り条件の目安が得られることは、
第１図の例と同様である。また、テスト用素子の
数を増やすことによつてより的確な監視体制が得
られることも第１の実施例の場合と同様である。
ダイオード素子を形成した本発明の他の実施例の
平面図とそのＡ―Ａ断面図である。１１はＮ型半
導体基板で、２ａ，２ｂはそれぞれテスト用のダ
イオード素子である。ダイオード素子２ａのアノ
ード領域１５に接触するアルミのアノード電極８
の接触面積は、ダイオード素子２ｂのアノード領
域１６に接触するアルミのアノード電極９に比べ
小面積であり、この異なる２種類の接触面積対ア
ルミ面積の比の特性と製品歩留りの特性を対応さ
せ、最高歩留りの特性を与えるテスト用素子の特
性から最高歩留り条件の目安が得られることは、
第１図の例と同様である。また、テスト用素子の
数を増やすことによつてより的確な監視体制が得
られることも第１の実施例の場合と同様である。
第１図ａ，ｂはそれぞれ本発明の一実施例に係
るテスト用MOSトランジスタの平面図およびそ
のＡ―Ａ断面図、第２図ａ，ｂはそれぞれ本発明
の他の実施例に係るテスト用ダイオードの平面図
およびそのＡ―Ａ断面図である。 １ａ，１ｂ……テスト用MOSトランジスタ素
子、２ａ，２ｂ……テスト用ダイオード素子、３
……表面酸化膜、４，６……アルミソース電極、
５，７……アルミドレイン電極、８，９……アル
ミアノード電極、１１……Ｎ型シリコン基板、１
２，２２……Ｐ型ソース領域、１３，２３……Ｐ
型ドレイン領域、１４，２４……ゲート電極、１
５，１６……Ｐ型アノード領域。
るテスト用MOSトランジスタの平面図およびそ
のＡ―Ａ断面図、第２図ａ，ｂはそれぞれ本発明
の他の実施例に係るテスト用ダイオードの平面図
およびそのＡ―Ａ断面図である。 １ａ，１ｂ……テスト用MOSトランジスタ素
子、２ａ，２ｂ……テスト用ダイオード素子、３
……表面酸化膜、４，６……アルミソース電極、
５，７……アルミドレイン電極、８，９……アル
ミアノード電極、１１……Ｎ型シリコン基板、１
２，２２……Ｐ型ソース領域、１３，２３……Ｐ
型ドレイン領域、１４，２４……ゲート電極、１
５，１６……Ｐ型アノード領域。
Claims (1)
- １ トランジスタ、集積回路などの素子が形成さ
れた半導体基板の一部に第１および第２のテスト
用素子がたがいに近くに設けられ、前記第１およ
び第２のテスト用素子のそれぞれは、前記半導体
基板内に形成された不純物領域と、該不純物領域
と所定の接触面積で接続しかつ該不純物領域以外
とはどことも電気的に接続せずに島状の形状をも
つて前記半導体基板上に形成されたアルミ電極と
を有し、前記第１のテスト用素子の前記アルミニ
ウム電極と前記第２のテスト用素子の前記アルミ
電極とはたがいに同じ大きさをもつて前記半導体
基板上にたがいに連立して形成され、かつ、前記
第１のテスト用素子の前記接触面積と前記第２の
テスト用素子の前記接触面積とはたがいに異なる
大きさであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097191A JPS57211274A (en) | 1981-06-23 | 1981-06-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56097191A JPS57211274A (en) | 1981-06-23 | 1981-06-23 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57211274A JPS57211274A (en) | 1982-12-25 |
| JPH0230571B2 true JPH0230571B2 (ja) | 1990-07-06 |
Family
ID=14185683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56097191A Granted JPS57211274A (en) | 1981-06-23 | 1981-06-23 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57211274A (ja) |
-
1981
- 1981-06-23 JP JP56097191A patent/JPS57211274A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57211274A (en) | 1982-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20160358853A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US4916508A (en) | CMOS type integrated circuit and a method of producing same | |
| JPH0581052B2 (ja) | ||
| US3616348A (en) | Process for isolating semiconductor elements | |
| US4751561A (en) | Dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| JPS61158177A (ja) | 半導体装置 | |
| CN111128871A (zh) | 接触孔的刻蚀工艺方法 | |
| US4685199A (en) | Method for forming dielectrically isolated PMOS, NMOS, PNP and NPN transistors on a silicon wafer | |
| KR100558064B1 (ko) | 접합누설전류 측정 패턴의제조방법 | |
| US4035830A (en) | Composite semiconductor circuit and method of manufacture | |
| US11437478B2 (en) | Semiconductor device, manufacture thereof, and a radiation measurement method | |
| JPH0230571B2 (ja) | ||
| US20240170532A1 (en) | Shared source/drain contact for stacked field-effect transistor | |
| US3975818A (en) | Method of forming closely spaced electrodes onto semiconductor device | |
| JPS5914906B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS5896769A (ja) | 半導体素子の製造方法 | |
| JP2721607B2 (ja) | 半導体装置及びその製造方法 | |
| CN108573884B (zh) | 测试结构及其形成方法、测试方法 | |
| US20240355771A1 (en) | Chip package structure with substrates and method for forming the same | |
| US20260002979A1 (en) | Testing structure and testing method for locating source of plasma damage | |
| US20240290667A1 (en) | Test key structure | |
| US20240105851A1 (en) | Semiconductor device structure and method for forming the same | |
| JPS6321341B2 (ja) | ||
| JPH04333255A (ja) | 半導体集積回路 | |
| US3400308A (en) | Metallic contacts for semiconductor devices |