JPH0230632B2

JPH0230632B2 -

Info

Publication number: JPH0230632B2
Application number: JP56134445A
Authority: JP
Inventors: Shinji Sakai; Nobuhiko Shinoda; Takao Kinoshita; Mitsuya Hosoe
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1981-08-26
Filing date: 1981-08-26
Publication date: 1990-07-09
Also published as: US4584656A; JPS5836079A

Description

【発明の詳細な説明】

本発明は光電変換手段の信号蓄積時間（以後蓄
積時間と称する）の制御方式に係り、特に上記光
電変換手段への入射光量の急激な増大等により、
信号レベルの異常、特にCCD等の自己走査形光
電変換素子で生じるいわゆる信号のブルーミング
の際にこれを正しく検知し、かつ速やかに適正な
信号レベルに復帰せしめるための信号蓄積時間の
制御方式に関するものである。通常か様な光電変換素子の蓄積時間の制御方式
で知られているものは、信号を読み出したとき、
同信号レベルが所定の範囲内にある場合は蓄積時
間を変えず、上記レベルが所定の範囲を越えた場
合は短い蓄積時間を設定し、逆に所定の範囲を下
回る場合は長い蓄積時間を設定する方法である。
本方法では予じめ決められた複数個の離散的な蓄
積時間に沿つて、一回の信号読み出しの結果によ
り、逐次蓄積時間を伸長又は短縮するものであり
（これを追従制御型と名付ける）、急激な入射光量
の変化がある場合、適正な信号レベルの得られる
蓄積時間が設定される迄に相当の時間を必要と
し、素早い応答が出来ない欠点がある。本発明ではこの様な欠点を除去するためにブル
ーミングを正しく検知し、かつか様な光電変換素
子の蓄積時間制御の高速化を実現し、同上素子を
用いた装置、たとえば画像処理装置又は光学系の
合焦位置検知装置の応答性を向上させることを目
的とするものであり、その方法は通常の状態では
例えば上述の如き追従制御型の蓄積時間制御モー
ド（第１の制御モード）にあり、ブルーミングを
検出すると蓄積時間制御モードを変更し（第２の
制御モード）蓄積時間を１度に大巾に変更した
り、又は逐次近似的に制御する等の手段を含むも
のである。以下添付図面に従つて本発明の詳細を説明する
が本発明に係る蓄積時間制御方式の好適なる応用
例と考えられるカメラ等の合焦検知装置を例とす
る。しかし乍ら、もとより本発明は以下の例にの
み有用であるものではなく、CCD等の固体撮像
素子を用いる装置には、ことごとく有用である。第１図は本発明を用いるに適した合焦位置検知
方式の一例の焦点検出方法の原理を示す模式図で
あり、同図中１はその光軸を１′とする結像レン
ズであり、２は同光軸１′中に配設され、半透過
部２′及び２″及び全反射部２を有するビーム・
スプリツタである。か様なビーム・スプリツタの
半透過部２′に上記結像レンズからの光束が入射
し、他方の半透過部２″及び全反入射部２で３
本の光束３，４及び５に分割される様子が示され
ている。半透過部２′は入射光束の1/3を透過し、
２／３を反入射する特性を有し、他の半透過部２″は
１／２を透過し、1/2を反入射する特性を付与せられ
たものとすれば、上記の３分割光束のエネルギー
は等しくなることは明らかである。６は３個の受
光部６′，６″及び６を有する固体撮像素子等の
光電変換素子である。いま結像レンズによる光束
の収れん点が７で示す点にあるとすると他の分割
光束の収れん点は７′及び７″となることは容易に
理解出来る。もし受光部６″上に半透過部２″で反
射され分割される光束４の収れん点が一致してい
るものとすれば、受光部６′に入射する光束３の
収れん点７は受光部６′より後方にあり、受光部
６に入射する光束５の収れん点７″は受光部６
より前方にあることになり、それぞれのずれ量
は半透過部２′，２″及び全反入射部２相互の間
隔が等しいとすれば同一になり、その結果受光部
６″上の像の鮮明度が最大で、他の受光部上の像
は低いが同様の鮮明度となる。もし結像レンズ１
を光軸１′に沿つて移動されるとすれば３個の受
光部上の像の鮮明度は同図ｃの如く変化する。す
なわち受光部６′，６″及び６上の像の鮮明度及
びその変化を夫々８′，８″及び８で表わすもの
とすれば、横軸に結像レンズ１の移動量（右方移
動するときは横軸方向で右方とする）たて軸に鮮
明度をとれば３個の山形の曲線が並んだものとな
る。同図ａに示す状態は同図ｃでは９で示す点に
対応している。光電変換素子６の受光部６″を結
像レンズ１の予定焦点面に配設すれば同図ａの状
態すなわち、各受光部の鮮明度の関係が同図ｃ中
９で示される場合に結像レンズ１の合焦位置の検
知が為されることになり、同レンズによる結像面
が受光部６″の前方あるいは後方にある場合に応
じて、鮮明度８′と８の大小関係が反転するこ
とは同図ｃにおいて明らかであり、この結果結像
レンズ１の予定焦点面に対する、いわゆる前ピン
状態、後ピン状態が検知可能となる。同図ｂは光
電変換素子６の正面図であり、同図では各受光部
６′，６″及び６は細い帯状のたとえばリニアー
CCD等であるが、その形状は本例に限られるも
のではない。か様にしてビームスプリツタと３個の受光部を
有する光電変換素子を用いた合焦位置検知方式が
成立する訳であるが、各受光部からの画像信号を
読み出し、同信号から像鮮明度信号を抽出し、更
に、３個の鮮明度の大小関係を判別する作用を有
する電気回路のブロツクダイヤグラムを第２図に
示す。同図に於ける各ブロツクの多くは一般に公
知の回路構成の可なるものもあり、更に、本件出
願人に係る特開昭55―18652号等一連の出願件に
その内容の詳細が開示されているため、詳細な回
路構成は本件発明に係る部分を中心に示すものと
する。同図に於て６は第１図に示す３個の受光部
を有するCCD等の光電変換素子（以後CCDと称
する）であり、同素子を動作させるための一連の
クロツク信号はクロツクドライバーCLKDから与
えられており、これらのクロツク信号は予じめ決
められた順序でCCD６の電荷の蓄積、転送、リ
セツト等の一連の動作を行なわしめるものであ
る。CCD中で所定時間蓄積され、転送されて来
る電荷は同じCCDの出力部で電荷―電圧変換が
行なわれた後、画像信号として雑音抑圧用コンデ
ンサＣを介してバランス調整回路BAに入力され
る。このときCCDの３個の受光部に対応した画
像信号はCCDの構成によつて定まつた順序で時
系列的に読み出される。バランス調整回路BAは
第３図に示す如く、公知のマルチプレクサーと３
個の可変抵抗器を接続したものである。すなわち
第３図において端子１０へ上述の画像信号が入力
され、可変抵抗器１２，１３，１４を経てマルチ
プレクサー１１に供給される。マルチプレクサー
１１は各受光部に対応した画像信号が入力される
タイミングを与える信号を端子１６から受けて
夫々の受光部に対応した画像信号を夫々可変抵抗
器１２，１３及び１４を経て増巾器１７に出力す
る。可変抵抗器１２，１３，１４は各受光部から
の画像信号のバランス調整を為すものである。そ
れらの出力は共通して増巾器１７に入力され、帰
還抵抗１８との比で決まる各像のゲインが調整さ
れて次の電気回路に入力される。この様な画像信
号のバランス調整はビームスプリツタ２によつて
分割される３光束のエネルギーに不均衡がある場
合に有用なものである。端子１６から与えられる
同期信号は後述するタイミング・ゼネレータから
供給される。本例では３個の可変抵抗器の例を示
したが、２個を用い、それで他の１個にバランス
させることももとより可能である。本回路系は各
種信号処理が一連の同期信号に基づいて行なわれ
る必要があるためそれらの同期信号をタイミン
グ・ゼネレータTMGEにより得ている。タイミ
ング・ゼネレータは本系の動作指令信号SWAF
（カメラで云えばシヤツタボタンの第１押下動作
に連動して発生される信号）及びパワーアツプク
リヤ信号PUCを受けて、予じめ決められた順序
で各回路ブロツクに供給される各種の同期信号を
発生させる作用を為すものであり、その具体的回
路は公知の技術で可なるものであり、ただ本例の
回路系の動作形態に適合した同期信号群を発生す
べく設計されるものである。上記のクロツク・ド
ライバーCLKDもタイミング・ゼネレータ
TMGEからの同期信号を受けて動作する。バランス調整回路BAにて、バランス調整され
た各画像信号は第１のサンプルホールド回路
SHA及び第２のサンプルホールド回路SHBに入
力される。第１のサンプルホールド回路はCCD
の各要素の画像信号の整形作用を為すものであ
り、各要素信号がCCDから出力されるタイミン
グに同期したサンプリング・パルスをタイミン
グ・ゼネレータTMGEから受けて、各要素信号
のレベルをサンプルホールドするものである。一
方、実際のCCDは半導体であるためいわゆる暗
電流の影響を温度、蓄積時間に関して受けるた
め、画像信号は実際に受光した光量に対応した信
号に上記の暗電流レベルが重畳したものとなり、
換言すればこのまゝでは雑音の多い信号となるた
めに、CCDの受光部の一部をアルミマスク等で
遮光しておき、ここから出力される信号レベルを
暗電流レベルに対応するものと見なして、遮光さ
れた部分（以後、これを暗電流ビツトと称する）
の出力すなわち暗電流レベルと受光部からの出力
信号レベルの差をとることによつて、上記の如き
暗電流の影響を除くことを行なう。本例のCCD
の受光部の端部には図示しない暗電流ビツトがあ
り、同ビツトの出力が最初に出力される如くに為
されているものとする。第２のサンプルホールド
回路SHBはこれら暗電流ビツトの出力レベルを
サンプルホールドする作用を有する様に配設され
るもので、タイミング・ゼネレータからは同信号
を所定時間だけホールドする指令信号をも受け
る。第１のサンプルホールド回路SHAの出力信
号と第２のサンプルホールド回路SHBの出力信
号の差をとるために、両出力信号は差動増巾器
DIFに入力される。か様にして、差動増巾器DIF
の出力である画像信号は上述の暗電流レベルが相
殺された受光光量に正確に比例した信号となる。
差動増巾器の出力は次いで、一方ではハイパスフ
イルターHPFに入力されると共に他方では２個
のコンパレータCOMPA，COMPBに入力され
る。コンパレータCOMPAには参照電圧V_Aが
COMPBには参照電圧V_Bが与えられており、こ
れらにより、いわゆるウインドウ・コンパレータ
を構成する。同ウインドウ・コンパレータの作用
を第４図を用いて説明する。第４図ａ，ｂ，ｃは
横軸を時間軸にとり、たて軸を電圧にとつて上記
の暗電流補償された画像信号（以後これを暗電流
補償信号と称する）のピーク値と、上記参照電圧
V_A，V_Bとの関係を示すものであり、同図ａ中の
矢印６，６″及び６′はCCD６の各受光部６，
６″及び６′からの画像信号が出力されているタイ
ミングを表わすものとする。同図ａでは暗電流補
償信号の一部（６″の一部）がV_A，V_Bを共に過え
ていて、信号レベルが過大であることを示す。こ
のときは、両コンパレータCOMPA，COMPBの
出力は共にハイになる。同図ｂは暗電流補償信号
が全ての領域でV_Bを下回り、信号レベルが過少
であることを示している。このときは両コンパレ
ータCOMPA，COMPBの出力は共にローにな
る。同図ｃは、暗電流補償信号のピークがV_Aと
V_Bの間にあり、適正レベルであることを示して
いる。このときはコンパレータCOMPBの出力の
みがハイとなる。V_A及びV_Bが本回路系における
暗電流補償信号の適正レベル範囲を設定する如く
に選択されているものとすれば、両コンパレータ
出力のハイ，ローの組合わせが暗電流補償信号レ
ベルの適正，不適正を表わすものとなる。本例で
はV_A＞V_Bと設定すれば両コンパレータの出力が
共にハイのときには、上記信号レベルが飽和状態
も含めて過大であり、逆に両コンパレータの出力
が共にローのときには、上記信号レベルが過少で
あり、コンパレータCOMPAの出力がローであ
り、コンパレータCOMPBの出力がハイであると
きのみ、上記信号レベルが適正状態にあることを
示す。尚、両コンパレータ出力は図示しないラツ
チ回路で所定時間保持されているものとする。暗電流補償信号の過大なるときはCCDの蓄積
時間を短縮し、逆に過少なるときは同蓄積時間を
伸長し、常に同出力レベルの適正化を図るために
両コンパレータの出力は蓄積時間制御回路AGC
に供給される。蓄積時間制御回路AGCは各受光
部における暗電流補償信号が出力されているタイ
ミングで両コンパレータの出力レベルを判定可能
な様にタイミング・ゼネレータTMGEよりの同
期信号を受けて動作し、暗電流補償信号のレベル
によつて、蓄積時間の短縮又は伸長の指令信号を
タイミング・ゼネレータに入力する。タイミン
グ・ゼネレータは、これを受けて次回のCCD出
力の読み出し時に、CCDの蓄積時間が短縮又は
伸長される様にクロツクドライバーCLKDの動作
を規定するものである。BLMSで示されるブロ
ツクは前記した如く、CCDからの画像信号が何
らかの理由でいわゆるブルーミングを発生したと
き、これを検知し、その結果としてAGC動作を
変更して、速やかに画像信号レベルを適切にする
ために設けられたブルーミング・センサーであ
る。同ブルーミング・センサーBLMSはCCD６
の出力、バランス調整回路BAの出力、及び第２
のサンプルホールド回路SHBの出力の少なくと
も１出力を受け、一方、タイミングゼネレータ
TMGEからのタイミングで信号を受けて蓄積時
間制御回路AGCにAGC改更指令信号を与える如
く結像されている。同ブルーミング・センサ
BLMSの構成の詳細は第６図に於て詳述する。
CCD６、バランス調整回路BA、第２のサンプル
ホールド回路SHBの内どの信号をブルーミン
グ・センサーBLMSに入力するかは、どの様に
してブルーミングを検出するかに関わるのである
が、第２図には説明の便のために、上記３信号を
とり込む如き結果として示してある。ハイパスフ
イルタHPFは画像信号の変化の程度を評価する
もので画像信号の高周波成分を抽出し、本方式の
像群明度評価の第１歩を構成するものである。ハ
イパスフイルターHPFにはCCDの各受光部に対
応した画像信号が入力されるタイミングに同期し
た同期信号がタイミング・ゼネレータTMGEか
ら供給される。これは各画像信号の開始時点での
信号の急激な変化によつて生じる像の鮮明度とは
無関係なHPFの出力の発生を防止するためのも
ので、上記同期信号により、HPFが一時的にリ
セツト状態に為されるものである。ハイパスフイ
ルターHPFの出力は絶対値回路ABS次いで２乗
回路SQRに送られる。絶対値回路ABSはハイパ
スフイルターHPFの出力の絶対値化を図るため
のもので画像信号の変化は正、負存在する（明か
ら暗、暗から明）ために、このままでは後述する
積分回路を通したとき、像パターンによつては出
力が相殺されて、結果的に鮮明度の信号が０にな
ることを防ぐものである。２乗回路SQRは例え
ば半導体の非線形入出力特性を用いて実現可能な
ものであるが、本系に於ける機能はハイパスフイ
ルターHPFの出力の大なるもの、すなわち画像
信号の時間的変化が急激であり、したがつてより
高い鮮明度の状態と強調評価するためのものであ
る。２乗回路SQRにはCCD受光部、すなわち測
定視野の端部付近の画像の鮮明度の評価のウエイ
トを下げることにより、視野外の像がデフオーカ
ス時に、視野内にデフオーカスした像の一部とし
て入り込み、正規の鮮明度評価に対する誤差要因
となつたり、結像レンズのブレにより、測定視野
内に別の像が出入りして、過渡的な誤差を発生さ
せることを抑止するために窓関数発生器WLNが
設けられ、同発生器の出力により、２乗回路のゲ
インが視野端部は低く、中央部では高くなる様に
制御される。このために、各受光部の開始及び
CCDの各要素の読み出しに同期したタイミング
信号をタイミング・ゼネレータTMGEから供給
され、同信号入力時から各要素が読み出される番
地（視野内の番地）に対応して予じめ定められた
関係で２乗回路のゲインを制御するものである。
か様にして、強調された鮮明度情報を含む２乗回
路SQRの出力は、受光部全域に亘る積分により、
各受光部の像の鮮明度を出力するための積分回路
LNTに入力される。積分回路LNTには、各受光
部に対応したタイミングで積分及び積分リセツト
を行なわれる様にタイミング・ゼネレータ
TMGEからの同期信号が供給される。か様にし
て、積分回路LNTの出力はCCDから読み出され
る各受光部の順序に応じた各像の鮮明度の電気出
力に相当するものである。積分回路LNTの出力
はアナログ出力であるため、後述の結像レンズの
合焦、前ピン、後ピンを判定する論理演算回路
CPUでの信号処理を容易ならしめるために、Ａ
―Ｄ変換するためにＡ―Ｄ変換回路Ａ／Ｄに供給
され、デイジタル値に変換される。第５図は、以上説明したCCDの各受光部すな
わち３像の測定視野からの画像信号の読み出しか
ら積分回路LNTに至る一連のいわば像鮮明度信
号処理過程の内のアナログ処理の内容を一層明ら
かならしめるために、各回路ブロツクの出力波形
を示す図である。同図では全て横軸は時刻を示
し、たて軸は電圧又は電流出力を任意単位で示し
てある。図中の矢印６′，６″，６はCCDの各
受光部６′，６″及び６に対応した信号が読み出
され、処理される時間的タイミングを示してい
る。また各像の状態は受光部６″の像が最も鮮明
度の高い状態すなわち第１図ｃの９で示される如
き、結像レンズの合焦状態を示してある。また図
はCCDからの一回分の信号読み出しの状態であ
り、実際はか様な信号がくり返し読み出されるも
のである。同図ａはCCDから読み出され、サン
プルホールド回路SHAを通した後の画像信号を
示す。読み出される順番は受光部６，６″及び
６′であるとしている。図中Ｄで示す電圧は暗電
流レベルであり、同レベルが最初に読み出され、
サンプルホールド回路SHBでホールドされるも
のである。同図ｂは差動増巾器DIFの出力すなわ
ち暗電流補償信号を示し、暗電流レベルＤは相殺
されている。同図ｃはハイパスフイルターHPF
の出力、同図ｄは絶対値回路ABSの出力である。
同図ｅは２乗回路SQRの出力を示す図であり、
図中破線で示す等脚台形は先述した窓関数発生器
WLNにて発生する窓形状に応じて２乗回路SQR
のゲインが測定視野内で変化する様子を示すもの
である。同図ｆは積分回路LNTの出力信号を示
し、Ａ（８），Ｂ（８″）及びＣ（８′）は夫々の受
光部６，６″及び６′中の像の鮮明度に対応した
レベルでこれをＡ，Ｂ，Ｃと名付ける。Ａ，Ｂ，
Ｃは第１図ｃに示す８，８″及び８′のカーブの
９で示す点のレベルに対応している。か様なＡ，
Ｂ，Ｃは先述のＡ―Ｄ変換回路Ａ／Ｄを介してデ
イジタル化され論理演算回路CPUに入力される。
同回路CPUでは予じめ設定された合焦、前ピン、
後ピンあるいは判断停止の条件に従つてＡ，Ｂ，
Ｃのレベルの大小関係及び演算を行なう。基本的
には合焦状態ではＢ＞Ａ，Ｂ＞ＣかつＡ≒Ｃ、前
ピン状態ではＣ＞Ａ、後ピン状態ではＡ＞Ｃとな
り、これらの条件の内どれが成立するかを判定
し、論理演算回路CPUが３状態に対応した出力
を後述の表示回路DLSPに供給する。表示回路は
その基本構成として、論理回路及びLED等の表
示素子の駆動を司どる駆動回路から成るもので、
CPUからの指令に応じて本例では、合焦状態で
は発光ダイオードLEDBを点灯せしめ、前ピン、
後ピンの状態に対しては発光ダイオードLEDC及
び発光ダイオードLEDAをそれぞれ点灯せしめて
撮影者に結像レンズの焦点調節状態を視認せしめ
るものである。Ｒは電源電圧Ｖを発光ダイオード
に供給する際の保護抵抗である。本例では表示素
子として発光ダイオードの例を示すが、表示素子
として本発明に適するものは、液晶、エレクトロ
クロミー等でも何ら差しつかえない。第６図は前記のブルーミング検出の詳細を示す
図であり、同図ａはCCDのリセツトレベルと光
電変換部をもたない転送部からの出力を比較し、
比較出力が所定値以上になつたときにブルーミン
グと認識する方法であり、同図ｂは光電変換部の
一部にアルミ・マスクを施した個所の出力レベル
とリセツトレベルを比較し、比較出力が所定値以
上になつたときにブルーミングを認識する方法で
あり、これらの方法は共に、信号出力がブルーミ
ングを生じた場合には上記特定部所の信号レベル
すなわち暗時出力レベルに相当するレベルが上昇
することを利用している。同図ａ，ｂに於て、１
９は光電変換部であり、同変換部に蓄積された電
荷は図中矢印で示す方向に移送され、転送部２０
に移り、図中右方へ順次公知の方法で転送され、
右端に示す個個の光電変換部に対応した信号が発
生する。同出力信号中RSで示す上部の平担各部
はCCDのリセツト・レベルであり、DLで示す左
端下部の平担部は同図ａについては、光電変換部
をもたない転送部２０′の出力を、同図ｂについ
てはアルミマスク２１を施こされた光電変換部の
出力レベルを示すものである。これらのDLのレ
ベルとリセツトレベルRSの相違がブルーミング
によつて拡大することを検知して、ブルーミン
グ・センシングを行なうものである。同図ｃは以
上の方法とは異なり、電源電圧レベルVocとＯレ
ベルの間に判定レベルSLを設け、画像信号レベ
ルがSLより過大になつた場合にブルーミングが
発生したと認知する方法である。第７図は第６図で述べたブルーミング検出法に
基づいたブルーミング・センサーBLMSの構成
例であり、同図ａは第６図ａ，ｂに対応し、同図
ｂは第６図ｃに対応するものである。第７図ａに
おいて、コンパレータ２２は第２図示のバランス
調整回路BA及び第２のサンプルホールド回路
SHBからの信号を受けてその差すなわち、暗時
出力レベルとCCDのリセツト・レベルの大小に
対応した信号を発生する。２３は両者の所定のレ
ベル差を設け、ブルーミングと認識するしきい値
を設定するためのバイアス電源である。SHBが
BA出力よりバイアスレベルで決まる差だけ大き
くなるとANDゲート２２４の一方の入力がハイ
になる。同ゲートの他方の入力はタイミングゼネ
レータTMGEよりサンプルホールド回路の信号
を受容しているときにハイになる信号であり、し
たがつてブルーミングが発生しているとフリツプ
フロツプ２５がセツトされ、蓄積時間制御回路
AGCへブルーミング信号が供給される。同フリ
ツプフロツプ２５は画像信号の１回読み出しが終
了し、次の読み出しのはじめでリセツトされる様
にタイミングゼネレータTMGEからタイミング
信号を受けている。第７図ｂにおいては、ブルー
ミングセンサーBLMSにはCCD６から直接取り
出す画像信号が入力され、一方に、しきい値に対
応した電圧をバイアスするための電源２７の電圧
を入力可能なコンパレータ２６があり、CCD出
入力がしきい値に比して低い、すなわち第６図ｃ
で右側の信号の如く過大なレベルである場合は
ANDゲート２８の一方入力がハイとなる。以下、
タイミングゼネレータTMGEの信号、フリツプ
フロツプ２９の作用は全く第７図ａと同一である
ので説明を省略する。第８図、第９図は前記の如きブルームミング・
センサBLMSからのブルーミング検知信号BLM
を受けて通常の第１の制御モードと異なる第２の
制御モードに移行し、速やかに適正な画像信号レ
ベルに到達させることの可能な蓄積時間制御回路
AGCの実施例を示す。第８図において、１点鎖線で囲んだ蓄積時間制
御回路AGCはそれへの入力信号として、コンパ
レータCOMPA，COMPBの出入力信号及びブル
ーミング・センサBLMSからのBLM信号を受け
る。通常BLMがロー、すなわち、ブルーミング
が発生しないときは COMPA，COMPB共にハイ、すなわち、信
号レベルが過大である場合はANDゲート３０
はロー、ANDゲート３１はハイとなり、した
がつて、ANDゲート３３はロー、ORゲート３
２はハイとなり、アンプダウンカウンタ３５は
DOWN指令信号を受けて蓄積時間レベルが１
段シフト（短縮）されて、タイミングゼネレー
タTMGEへ指令される。 COMPA，COMPB共にロー、すなわち、信
号レベルが過少である場合は、ANDゲート３
０はハイ、ANDゲート３１はローとなり、し
たがつてORゲート３２はロー、インバータ３
４はハイ、よつて、ANDゲート３３がハイと
なり、アツプダウンカウンタ３５はUP指令を
受けて、蓄積時間レベルが１段シフト（伸長）
されて、タイミング・ゼネレータTMGEに指
令される。 COMPBのみがハイ、すなわち信号レベルが
適切である場合は、ANDゲート３０，３１は
共にロー、ORゲート３２はロー、ANDゲート
３３もローとなり、アツプダウンカウンタ３５
はUP又はDOWNの指令を受けることなく、従
前の蓄積時間が維持される。以上の様な場合にもしブルーミングが発生した
とするとORゲート３２がハイとなり、無条件に
アツプダウンカウンタがDOWNモードになり、
タイミング・ゼネレータTMGEよりの各サイク
ル毎のタイミング信号に応じて、BLM信号がハ
イである限りは蓄積時間が短縮されて、ブルーミ
ングを防止して適切な信号レベルが速やかに達成
される。第９図において、COMPA，COMPBの信号を
受けてANDゲート３６，３７がアツプダウンカ
ウンタ３９のUP又はダウン指令を行なう方法は
第８図示例と全く同様であり、かく、極めて容易
に理解されることであるから説明を省く。今、
BLM信号がハイになるとインバータ３８を介し、
クリヤー信号がアツプダウンカウンタに入力され
瞬時に最小の蓄積時間に設定されるものである。
か様にしてBLM信号が発生すると速やかに画像
信号が適切なレベルに設定されることが容易に理
解される。なお、アツプダウンカウンタ３５，３
９には説明はしないが上、下眼のカウント数スト
ツパを設定することは当然のことである。又、タ
イミング・ゼネレータTMGEから同カウンタ３
５，３９へるタイミングパルスは所定の時間、
AGC出力をラツチするためのものである。第１０図は、たとえば合焦位置検知方式におい
て、高速なる蓄積時間制御を行ない得る蓄積時間
制御AGCの異なる具体例を示す図である。同図
に於て、破線で示すブロツクが第２図示の蓄積時
間制御回路AGCに対応するものであり、コンパ
レータCOMPA，COMPB及びブルーミングセン
サBLMSの出力をとり込み、その出力としての
AGC信号を出力線４０を介してタイミング・ゼ
ネレータTMGEに与えるものである。タイミン
グ・ゼネレータTMGEからはパワーアツプクリ
ヤ信号を入力線４１を介し更にAGCレベルすな
わち蓄積時間更新のためのストローブパルスを入
力線４２を介して受容している。４３はROM
（Read Ouly Memory）、４４は６ビツトＤフリ
ツプフロツプである。ROM４３の端子A₀〜A₅は
Ｄフリツプフロツプ４４の出力を受ける様になさ
れており、A₆，A₇は先述のコンパレータ
COMPAとCOPPBの出力を受容する様になされ
ており、A₈はBLM信号を受ける様になつてい
る。ROM４３の出力端子D₀〜D₄はCOMPA，
COMPB，BLMの出力状態とA₀〜A₄の状態によ
つて決定される出力データを発生する。D₅は逐
次近似又は追従制御の指令を行なう出力端子であ
る。D₀〜D₅は６ビツトＤフリツプフロツプ４４
の入力に接続され、タイミング・ゼネレータ
TMGEからの蓄積時間更新ストローブ毎にD₆〜
D₅の信号を出力端にラツチし、これをAGC信号
として信号線４０を介してタイミング・ゼネレー
タTMGEに送ると共にその状態をROM４３のA₀
〜A₅入力情報としてROM４３に入力する。信号
線４１を介して送られるパワーアツプクリヤ信号
はシステムの電源投入時の信号で同信号により６
ビツトＤフリツプフロツプ４４はクリヤーされ、
ROM４３にはパワーアツプクリヤ信号が入力さ
れたときはA₀〜A₅信号としては全て０の状態が
与えられる。以上の構成から成る蓄積時間制御回
路AGCの動作は第１表の状態遷移表によつて理
解される。

【表】第１表に於て、COMPA（ADR７）及び
COMPB（ADR６）はコンパレータCOMPA，
COMPBの出力状態を示す。すなわち共に０のと
きは蓄積時間が短かすぎて画像信号が不十分なレ
ベルの場合、共に１のときは逆に蓄積時間が長す
ぎて画像信号が飽和気味である場合、COMPB＝
１，COMPA＝０は適正な画像信号が得られてい
ることを示す。またBLOOM＝１はブルーミング
発生をBLOOM＝０は非発生を示す。まず、
BLOOM＝０の場合の動作を説明する。UD／
（ADR５）は逐次近似又は追従制御のモードを表
わし、０は逐次近似モードを、１は追従制御モー
ドを示すものとする。各行のOLDDATA
（ADRO―４）＝ｉ（ｉ＝０，１，２，…31）は
ROM４３のA₀〜A₄の入力状態すなわち、蓄積時
間更新の前回のストローブによつて設定された蓄
積時間に対応しており各ｉには適当な長さの蓄積
時間がｉが大なる程長蓄積時間として対応してい
る。各行、列の要素は前回のストローブによつて
設定された蓄積時間状態に対して、COMPA，
COMPBの今回の情報及びUD／で表わされる
モードにより、どの蓄積時間に移行すべきかを示
すものであり、同要素に付属の括孤内のD₅＝０
又はD₅＝１の記号は前者の場合は逐次近似モー
ドを保持する命令を示し、後者は追従制御モード
に移行する命令を示している。たとえば、システ
ム動作開始時にパワーアツプクリヤ信号が６ビツ
トＤフリツプフロツプ４４に与えられるとA₀〜
A₄は全て０になる。（第１行OLD DATA
（ADRO―４）＝０）。この状態ではD₅＝０となる
から必らず遂次近似モードになつている。ここで
COMPAとCOMPBの状態のいかんにかかわら
ず、次のストローブで逐次近似モードのまま１６
に蓄積時間が伸ばされる。この状態でCOMPA＝
COMPB＝０であるとすると、すなわち蓄積時間
が短かすぎると次のストローブでは２４に蓄積時
間が伸ばされる。か様にしてこの様な場合には蓄
積時間が１ステツプずつ伸長されるのではなく、
全ステツプ３２の中央にとび、次に中央から長い
方への半分、すなわち、２４に移行するようにな
つている。もしこの状態で、次のストローブで
COMPA＝COMPB＝１すなわち蓄積時間が長過
ぎる状態になつたとすると図より以下のストロー
ブで２０の蓄積時間に設定される。これは、前回
２４と前々回１６の中央値であり、遂次近似的に
蓄積時間が制御される。この状態で、COMPA＝
０，COMPB＝１すなわち適切な蓄積時間が設定
されたとすると図より次のストローブでは蓄積時
間は同じく２０で、D₅＝１となり、追従制御モ
ードに移行する。一旦追従制御モードに移行すれ
ば、後はコンパレータの出力の組合わせに応じ
て、蓄積時間は１ステツプずつ制御されることは
第１表をか様な具合に読むことにより容易に理解
できる。以上はブルーミングが生じないときの本AGC
の動作の説明であつた。すなわち、ブルーミング
が発生しない場合はパワーアツプ時には遂次近
似、その後は追従制御モードで蓄積時間が切換え
られているが、ブルーミングが発生した場合の本
回路の動作を、遂次近似モード時にBLM＝１となつた場合
と追従制御モード時にBLM＝１となつた場合に分けて説明する。）の場合は第１１図で右端
より２列目の個所に対応しており、この場合は
BLM＝１となるとただちに追従制御モード（D₅
＝１）に移行し、かつ最短蓄積時間に無条件に遷
移することが理解できる。）の場合は同図で右
端の列に対応しており、BLM＝１になると直ち
に、遂次近似モードにり、無条件に蓄積時間設定
を初期状態からやり直す動作が行なわれるもので
ある。但し、初期状態では１６（中央）である
が、この値はシステムの条件に従つて適宜（例え
ば８にも）定め得るものである。何となれば、１
６を初期状態にするのは明る過ぎる可能性がある
ためで、多少短かめに設定するのが良いものであ
る。第２表は上述の状態遷移に対応する動作を得る
ためのROM４３のプログラム内容を示すもので
ある。

【表】

【表】以上の第１表及び第２表により、第１０図示の
蓄積時間制御回路AGCの全動作が理解できる。以上述べた様に本発明の方式によれば、システ
ムのパワーオン時から正しいシステム動作が行な
われる迄の時間が、所定の初期蓄積時間から１ス
テツプ毎に蓄積時間を伸長又は短縮する場合に比
して、極めて、短時間で適正な蓄積時間に到達で
きるのみならず動作中のブルーミングに際しても
速やかに適正信号レベルが得られることにより、
本発明を用いるに適したたとえば合焦検知装置等
の動作の高速化をはかることができるものであ
る。なお、本発明の方式は、必らずしもROMを
用いる必要は無く、PLA（Programmable Logic
Array）でも、あるいは、ワイアードロジツクで
も実現可能であり、更には、TI社製型番74LS502
で指定されるアクセシブ・アプロキシメイシヨ
ン・レジスタ（Success―ive Approaximation
Register）と同じくたとえば型番74LS161で指定
されるプリセツタブル・アツプダウン・カウンタ
との組合わせにても、同様の方法が実現できる。

【図面の簡単な説明】

第１図は本発明を適用可能な合焦位置検知装置
の一例の合焦位置検知の原理を説明するための模
式図で、ａは該装置の光学的配置構成を、ｂはａ
に於ける光電変換素子の受光部の構成を、ｃはａ
に於ける３点での像の鮮明度の変化の様子を示
す。第２図は第１図で説明した原理に従う、本発
明の一実施例を採用した合焦位置検知装置の電気
回路系の構成を示すブロツクダイアグラム、第３
図は第２図示回路系に於けるバランス調整回路の
一例を示す部分回路図、第４図は第２図示回路系
に於ける蓄積時間適否判定用ウインド・コンパレ
ータの作用関係を説明するための信号波形図、第
５図は第２図示回路系に於ける主要回路ブロツク
の出力を示す出力波形図、第６図は第２図示回路
系に於けるブルーミング・センサーのブルーミン
グ検出の原理を説明するための図、第７図は第６
図で説明したブルーミング検出法に従う上記ブル
ーミング・センサーの具体例を示すブロツクダイ
アグラム、第８図及び第９図は第７図示ブルーミ
ング・センサーと共に使用可能な蓄積時間制御回
路の具体例を示すブロツクダイアグラム、第１０
図は第２図示回路系に於ける蓄積時間制御回路の
具体例を示すブロツクダイアグラムである。６…信号蓄積型光電変換手段（CCD）、１９…
光電変換部、２０…転送部、２０′…空転送部、
２１…遮光部、BLMS…ブルーミング・センサ
ー、AGC…信号蓄積時間制御回路、３５，３９
…アツプ・ダウン・カウンタ、４３…ROM、４
４…Ｄフリツプフロツプ、TMGE…タイミン
グ・ゼネレータ、SHB…サンプルホールド回路、
COMPA，COMPB…コンパレータ。

Claims

【特許請求の範囲】１入射光に応じた電気信号を蓄積可能な信号蓄
積型光電変換素子、該信号蓄積型光電変換素子からの電気信号に応
じて該信号蓄積型光電変換素子の信号蓄積時間を
制御する際に、前記電気信号のレベルが所定のレ
ベルとなるように蓄積時間を所定の１ステツプず
つ可変制御する第１のモードと、前記電気信号の
レベルが所定のレベルとなるように蓄積時間を少
なくとも最初は複数スチツプずつ可変制御する第
２のモードとを有する蓄積時間制御手段、前記信号蓄積時間が入射光量に対して著しく長
い場合にこれを検出する検出手段、前記第１のモード中に前記検出手段の出力が得
られた場合に前記蓄積時間制御手段による信号蓄
積時間の制御を第２のモードとする切り換え手
段、を有することを特徴とする信号蓄積型光電変換素
子の信号蓄積時間制御方式。２前記蓄積時間制御手段は前記第２のモードに
おいて蓄積時間を制御するにあたり前記複数ステ
ツプの数を漸次減少させることを特徴とする特許
請求の範囲第１項の信号蓄積型光電変換素子の信
号蓄積時間制御方式。３前記蓄積時間制御手段は少なくとも電源投入
に際して前記第２のモードにより信号蓄積時間を
制御開始することを特徴とする特許請求の範囲第
１項の信号蓄積型光電変換素子の信号蓄積時間制
御方式。