JPH02306760A - 入出力デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は画像の読取りおよび記録を行なう複写機やフ
ァクシミリ等に用いられる入出力デバイスに関する。

［従来技術］ 例えば、画像を光学的に読取り、この読取った画像デー
タを記録する複写機等の入出力装置においては、読取部
、印字部、および制御部等を備え、制御部からの指令に
基づいて画像を読取部で読取り、この読取った画像デー
タを制御部に記憶するとともに、この記憶した画像デー
タを制御部からの指令に従って印字部が記録紙等に順次
印字して記録する構成となっている。この場合、読取部
はＭＯＳあるいはＣＣＤ等からなる光電変換素子を基板
に多数配列してなり、印字部は多数の発熱抵抗素子を基
板上に配列してなる。制御部は読取部および印字部を制
御する制御手段や、読取った画像データを記憶する記憶
手段を有する構成となっている。

［発明が解決しようとする課題］ このような入出力装置においては、読取部、印字部、お
よび制御部をそれぞれ別体に製作すると組立作業が煩雑
となるため、最近では、１つの基板に読取部、印字部、
および制御部を総て一体に形成することが検討されてい
る。しかし、１つの基板に読取部、印字部、および制御
部を設けるのでは、素子数が非常に多く、装置全体が大
型化するばかりか、１つでも素子に不良が発生すると、
装置全体が不良品となるため１歩留まりが悪く生産性が
悪いという問題がある。

この発明の目的は、歩留まりがよく、生産性に優れ、小
型化をも図ることのできる入出力デバイスを提供するこ
とにある。

［課題を解決するための手段］ この発明の入出力デバイスは、少なくとも、ＭＯＳ型光
電変換素子およびこの光電変換素子に蓄積された信号電
荷を転送するための走査回路素子を有する入力部と、少
なくとも、印字データを保持するシフトレジスタ、この
シフトレジスタに保持された印字データをラッチするラ
ッチ回路素子、印字タイミング信号により前記ラッチ回
路素子に記憶された印字データを送出する印字ドライブ
素子、およびこの印字ドライブ素子から送出される印字
データに対応して発熱する薄膜発熱素子を有する出力部
とを備え、これら入力部および出力部を１枚の絶縁基板
上に設けたものである。

［作　用］ この発明の入出力デバイスによれば、基板として絶縁基
板を用いたので、単結晶のシリコン基板を用いたものよ
りも安価に製作することができる。また、この１枚の絶
縁基板上に入力部と出力部を設け、回路素子が複雑に組
み合わされる制御部を別に構成したので、歩留まりがよ
く、生産性の大幅な向上を図ることができる。しかも、
小さい面積で形成することができるので、基板全体の面
積を小さくすることができ、これにより装置全体の小型
化を図ることができる。特に、入力部は少なくともＭＯ
Ｓ型光電変換素子および走査回路素子で構成され、出力
部は少なくともシフトレジスタ、ラッチ回路素子、印字
ドライブ素子、および薄膜発熱素子で構成されているの
で、これらに制御部を接続するための接続端子数が極め
て少なく、接続作業を容易に行なうことができる。

［第１実施例］ 以下、第１図および第２図を参照して、この発明の第１
実施例を説明する。

第２図はこの発明の入出力装置の概略構成を示す、この
入出力装置は入出力デバイスｌと制御回路部２とからな
り、これらが別々に構成されている。入出力デバイスｌ
は全体が四角い平板状に構成されている。すなわち、基
板としてガラス、石英、セラミック等の絶縁基板３が用
いられ、この絶縁基板３の一面には左端側に入力部４が
、その右側から右端に亘って出力部５が、左上側に複数
の接続端子６ａ〜６１がそれぞれ設けられている。

入力部４は原稿等の画像を電気光学的に読取る読取部で
あり、光電変換素子部７および走査回路素子部８により
構成されている。光電変換素子部７は画像を読取る光電
変換回路を構成するものであり、後述するＭＯＳ　＠Ｆ
ＥＴよりなるフォトトランジスタ９・・・を多数配列し
てなり、これらが接続端子６ａに接続されている。走査
回路素子部８は光電変換素子部７に蓄積された信号電荷
を転送するための回路素子であり、接続端子６ｂ〜６ｄ
に接続されている。

また、出力部５は後述する制御回路部２に記憶された画
像データを記録紙等に印字する印字部であり、左側から
シフトレジスタｌＯ、ラッチ回路素子部１１．印字ドラ
イブ素子部１２、および薄膜発熱素子部１３から構成さ
れている。シフトレジスタｌＯは制御回路部２からの印
字データを保持する回路素子であり、接続端子６ｅ、６
ｆに接続されている。ラッチ回路素子部ｌｌはシフトレ
ジスタ１０に保持された印字データをラッチする回路素
子であり、接続端子６ｇに接続されている。印字ドライ
ブ素子部１２は印字タイミング信号によりラッチ回路素
子部１１にラッチされた印字データを送出するものであ
り、多数の薄膜トランジスタ１４・・・を配列してなり
、これらが接続端子６ｈに接続されている。薄膜発熱素
子部１３は印字ドライブ素子部から送出される印字デー
タに対応して発熱するものであり、多数の発熱抵抗素子
１５・・・を配列してなり、これらが接続端子６１に接
続され、グランドにアースされている。

一方、制御回路部２は上述した入力部４および出力部５
を制御駆動するものであり、中央処理装置（ＣＰＵ）１
６、ＲＡＭ１７、タイミングパルス発生部１８．Ａ／［
１変換部１９．Ｓ／Ｐ変換部２０、Ｐ／Ｓ変換部２１、
印字バッファ２２．印字履歴部２３等よりなり、上述し
た入出力デバイスｌとは別体に構成されている。

このような入出力装置の機詣について概要を説明する。

読取モードのときには、制御回路部２のＣＰＵ１６から
の読取指令に従ってタイミングパルス発生部１８がタイ
ミングパルスφ１、φ２、φｓ■ヲ発生し、入出力デバ
イスｌの接続端子６ｂ〜６ｄを介して入力部４の走査回
路素子部８に供給する。走査回路素子部８は交互に供給
されるタイミングパルスφ１、φ２により光電変換素子
部７の各フォトトランジスタ９・・・に順次電圧を印加
し、逆バイアスされて後述するように各フォトトランジ
スタ９・・・に電荷を蓄桔させるとともに、タイミング
パルスφｓｒによりフォトトランジスタ９内を電流が流
れ得る状態にする。この状態で光電変換素子部７のフォ
トトランジスタ９に光が入射すると、その光量に応じて
電荷がフォトトランジスタ９内を流れる。この電流の変
化は接続端子６ａから順次制御回路部２のＡ／Ｄ変換部
１９を経てＳ／Ｐ変換部２０に送出され、タイミングパ
ルス発生部１８からの各タイミングパルスに基づいてデ
ジタル化されたパラレルデータに変換され、画像データ
として読取られてＲＡＭ１７に書込まれる。

一方、印字モードのときには、ＣＰＵ１６からの印字指
令に従ってＲＡＭ１７に書込まれた画像データが１行分
ずつ印字バッファ２２に読出される。この印字バッファ
２２では最初の１行分の画像データをそのまま印字デー
タとしてＰ／Ｓ変換部２１に送出するが、２回目以降は
前回の１行分のデータと今回の１行分のデータとにより
、印字履歴部２３の制御によって予熱データが作成され
る。この印字バッファ２２で作成された予熱データは、
ＣＰＵ１６からの制御信号によって印字履歴部２３に記
憶されるとともに、Ｐ／Ｓ変換部２１に送出されてシリ
アルデータに変換され、タイミングパルス発生部１８か
ら接続端子６ｅを介して供給されるクロックパルスに同
期してシフトレジスタ１０に保持される。１行分の予熱
データがシフトレジスタｌＯに保持されると、タイミン
グパルス発生部１８から接続端子６ｇを介して供給され
るラッチパルスによってラッチ回路素子部１１に送出さ
れる。タイミングパルス発生部１８から接続端子６ｈを
介して印字ドライブ素子部１２に供給される印字パルス
は、予熱用のサブパルスと本印字用のメインパルスの２
種類があり、ラッチ回路素子部１１に予熱データが保持
されているときはサブパルスが供給される。予熱データ
は、例えば、印字データが前回と今回に連続する場合に
、そのデータを“Ｏ（無し）”とするものである、これ
により、前回発熱した薄膜発熱素子部１３の発熱抵抗素
子１５の予熱をなくし、温度の上昇を防止する。

サブパルスが供給されると、印字ドライブ素子部１２の
各薄膜トランジスタ１４・・・が印字データに対応して
駆動され、薄膜発熱素子部１３の各発熱抵抗素子１５・
・・が通電されて予熱が行なわれる。予熱が完了すると
、印字バッファ２２に保持されていた今回の印字データ
がラッチ回路素子部１１に保持される。このときには、
タイミングパルス発生部１８からメインパルスが供給さ
れ、今回の画像データに対応した印字が実行される。

１行分の印字が終了すると、ＲＡＭ１７より次の１行分
のデータが読出され、上述した動作が繰り返される。こ
れにより、画像データが印字される。

第１図はこの発明の入出力デバイス１の要部拡大断面図
である。この図を参照して入出力デバイスｌの構造につ
いて説明する。

絶縁基板３はガラス、石英、セラミック等よりなり、そ
の−面には各ブロックごとに、直接またはグレーズ層（
図示せず）を介してフォトトランジスタ９、Ｃ−ＭＯＳ
２４、薄膜トランジスタ１４、および発熱抵抗素子１５
が一括して並んで設けられ、各ブロックごとに切断され
ることにより、１つのブロックが入出力デバイスｌをな
す。

以下、各部の構成を順に説明する。

フォトトランジスタ９は、光電変換素子部７を構成する
電界効果（ＦＥＴ）型のｎ−ＭＯＳであり、絶縁基板３
の左端側に幅方向に沿って多数配列形成されている。す
なわち、その部分の絶縁基板３の上面には半導体層２５
が形成されている。

この半導体層２５はモノシラン（ＳｉＨ４）ガスを用い
たプラグ−Ｆ　ＣＶ　Ｄ　（Ｃｈｅｍｉｃａｌ　Ｖａｐ
ｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により成膜されたポリ
シリコン層よりなり、このポリシリコン層にリン（Ｐ）
等のドナー不純物をドープすることにより２つのｎ型領
域２６゜２７が形成されている。このｎｙｆ１領域２６
．２７が形成された半導体層２５の周囲には、　５ｉＯ
ｚよりなる絶縁ｆｉ２８がＣＶＤ法により形成され、こ
の絶縁膜２８により半導体層２５が周囲からの電気的な
影響を受けないように保護されている。また、２つのｎ
型領域２６．２７の間に位置する箇所には、５ｉ０２よ
りなるゲート絶縁膜２９により覆われたゲート電極３０
が形成されている。このゲート電極３０は上述した半導
体層２５と同様にプラズマＣＶＤ法によりポリシリコン
層を成膜し、このポリシリコン層にＰイオン等の不純物
をドープすることにより、低抵抗にパターン形成されて
いる。

ところで、２つのｎ型領域２６．２７はそれぞれソース
、ドレインの電極をなすものであるが、ソース側（左側
）のｎ型領域２６の接合部分は逆バイアスされて電荷が
蓄積され、この状態で光が入射すると、その光量に応じ
て電荷がドレイン側（右側）のｎ型領域２７に流れる特
性をもっている。また、ドレイン側のｎ型領域２７には
配線パターン３１が形成されている。この配線パターン
３１は＾ｌ、Ａｌ−５ｉ、Ｎｏ、Ｗ等の金属を蒸着また
はスパッタリングにより成膜してパターン形成され、後
述するＣ−ＭＯＳ２４に接続されている。この場合、ゲ
ート電極３０は全表面がゲート絶縁膜２９により覆われ
ているので、配線パターン３１と短絡することはない。

そして、このフォトトランジスタ９の上面にはＣＶＤ法
により絶縁保護層３２が形成されている。この絶縁保護
層３２は耐酸化性および耐摩耗性を有するもので、Ｓ　
ｉ０２とＳｉＮの２層構造のものであっても、またＳ　
ｉＯＮの単一層構造であってもよい、この場合、絶縁保
護層３２にはソース側のｎ型領域２６と対応する部分に
凹部状の受光部３３が形成されている。この受光部３３
は外部からの光をｎ型領域２６に入射させるためのもの
であり、この部分における絶縁保護層３２の層厚は薄く
形成され、光の透過が可能となっている。

Ｃ−ＭＯＳ２４は、走査回路素子部８、シフトレジスタ
ｌＯ、ラッチ回路素子部１１等を構成するもので、電界
効果（ＦＥＴ）型の複数のｐ−ＭＯＳ３４とｎ−ＭＯＳ
３５を組み合わせてなり、上述したフォトトランジスタ
９と後述する薄膜トランジスタ１４との間に形成される
が、実際は図面よりももっと小さい面積の素子が多数配
列形成されている。このＣ−ＭＯＳ２４はその周〆が絶
縁膜２８により囲まれているとともに、ｎ−ＭＯＳ３５
とｐ−ＭＯＳ３４も絶縁膜２８　ニＪ：　ッて仕切られ
ている。ｎ−ＭＯＳ３５はソース側（左側）のｎ型領域
２６上にも配線パターン３６を形成した以外は上述した
フォトトランジスタ９と同様に構成され、ｐ−ＭＯＳ３
４の右側に設けられている。すなわち、ソース側のｎ型
領域２６上に形成される配線パターン３６、は、上述し
た配線パターン３１と同様にＡ１．Ａｌ−９ｉ、Ｍｏ、
Ｗ等の金属からなり、左側のｐ−ＭＯＳ３４に接続され
ている。また、ｐ−ＭＯＳ３４は絶縁基板３上に形成さ
れた半導体層２５にポロン（Ｂ）等の７クセプタ不純物
をドープすることによりｐ型銅域３７．３８を形成した
以外は上述したｎ−ＭＯ５３５と同様に構成され、フォ
トトランジスタ９とｎ　−ＭＯ５３５との間に設けられ
ている。この場合。

各Ｐ層領域３７．３８上に形成される配線パターン３９
．３９のうち、ソース側（左側）の配線パターン３９は
フォトトランジスタ９のドレイン側０１１．ｍパターン
３１に接続されており、ドレイン側（右側）の配線パタ
ーン３９はｎ−ＭＯ３３５のソース側の配線パターン３
６に接続されている。なお、Ｃ−ＭＯ３２４の上面には
フォトトランジスタ９と同じ絶縁保護層３２が同様に形
成されている。

薄膜トランジスタ１４は、印字ドライブ素子部１２を構
成するものであり、上述したｎ−ＭＯ３３５と全く同じ
構成で、その右側に形成されている。すなわち、この薄
膜トランジスタ１４はＣ−ＭＯ５２４のラッチ回路素子
部１１により駆動されて後述する薄膜発熱素子部１３の
各発熱抵抗素子１５・・・にそれぞれ電流を流して発熱
させる大電流用のものであり、ソース側（左側）の配線
パターン３６がＣ−ＭＯ５２４のラッチ回路素子部１１
に接続され、ドレイン側（右側）の配線パターン３１が
発熱抵抗素子１５に接続され、その周囲が絶縁膜２８に
より囲まれている。なお、この薄膜トランジスタ１４の
上面にも上述した絶縁保護膜３２が同様に形成されてい
る。

発熱抵抗素子１５は薄膜発熱素子部１３を構成して発熱
する薄膜部分であり、絶縁基板３の右端側に絶縁膜２８
を介して形成されている。すなわち、絶縁基板３の上面
には５ｉ０２よりなる絶縁膜２８が上述したＣＶＤ法に
より形成され、この絶縁ｌ８Ｉ２Ｂのうち、発熱抵抗素
子１５を形成する領域は上記のＣＶＤ法を繰り返すこと
により他の部分よりも厚い隆起部２８ａが形成されてい
る。この隆起部２８ａの上面は薄膜トランジスタ１４の
ドレイン側の配線パターン３１を除く総ての配線パター
ン３１．３６．３９よりも高く、絶縁基板３の全長に亘
って幅方向に形成されている。そして、この隆起部２８
ａの上面には上述したプラズマＣＶＤ法によりポリシリ
コン層が形成され、このポリシリコン層に不純物をドー
プすることにより発熱抵抗素子１５が形成されている。

この発熱抵抗素子１５は隆起部２８ａの長手方向に沿っ
て、所定のピッチで等間隔に配列形成され、その上面は
薄膜トランジスタ１４のドレイン側の配線パターン３１
とほぼ同じ高さに形成されている。

これは各発熱抵抗素子１５が隆起部２８ａの低い面から
上面に亘って連続して形成され、低い部分に薄膜トラン
ジスタ１４の配線パターン３１が接続されているからで
ある。なお、発熱抵抗素子１５の他方はアースラインを
介して接続端子６１に接続されている。この発熱抵抗素
子１５は不純物として所定量のＰイオンがドープされる
ことにより、所定のシート抵抗（数十Ω／口）を有する
。すなわち、この発熱抵抗素子１５の全抵抗値はＰイオ
ンの打ち込み濃度およびその面積によって決定されるた
め、Ｐイオンの打ち込み量および非エツチングの面積に
よって調節され、最終的には数十〜数百Ω程度に調整さ
れている。この場合、各発熱抵抗素子１５は、隆起部２
８ａの上面に対向する部分のみが、上述した所定のシー
ト抵抗（数十Ω１０）とされ、それ以外の部分は、これ
よりも小さい抵抗とされる。これは、発熱抵抗素子１５
のポリシリコン層に各ゲート電極３０・・・と同様にＰ
イオン等の不純物をドープしたうえ、隆起部２８ａと対
応する部分のみに再度Ｐイオンを打ち込むことにより形
成される。そして、この発熱抵抗素子１５の表面には上
述と同様に絶縁保護層３２が形成されているが、この絶
縁保護層３２は発熱抵抗素子１５に対応する領域が左側
の部分よりも上方へ突出して形成されている。この構造
は、発熱抵抗素子１５と対応する領域の絶縁保！Ｉ層３
２の表面を感熱紙等に密着させるのに極めて効果的であ
る。

なお、接続端子６ａ〜６１はそれぞれ図示しないがバン
プ電極として絶縁保護層３２の上方へ突出して形成され
ている。すなわち、絶縁基板３上に絶縁＄２８を介して
配線パターンが形成され、この配線パターン上にアンダ
ーバンブメタルを介して金属メッキよりなるバンプ電極
が形成され。

これにより各接続端子６ａ〜６１が形成されている。

したがって１以上のように構成された入出力デバイス１
によれば、１つの絶縁基板３上に、光電変換素子部７を
構成する多数のフォトトランジスタ９と、走査回路素子
部８．シフトレジスタｌＯ、ラッチ回路素子部１１を構
成するＣ−ＭＯＳ２４と、印字ドライブ素子部１２を構
成する多数の薄膜トランジスタ１４と、薄膜発熱素子部
１３を構成する多数の発熱抵抗素子１５とを形成するこ
とにより、１つの絶縁基板３に入力部４と出力部５を一
体に形成し、回路素子を複雑に組み合わせる制御回路部
２とは別に構成したので、デバイスｌ全体をコンパクト
に構成することができるとともに、歩留まりがよく、生
産性の大幅な向上を図ることができる。この場合、基板
として絶縁基板３を用いているので、単結晶のシリコン
基板を用いるものと比べて材料費が安く、安価に製作で
きる。特に、その製造工程においては、各トランジスタ
９，１４およびＣ−ＭＯＳ２４をほぼ同時に形成するこ
とができるので、製造工程が簡単で、能率よく製造する
ことができる。しかも、入力部４は光電変換素子部７と
走査回路素子部８で構成され、出力部５はシフトレジス
タ１０、ラッチ回路素子部１１、印字ドライブ素子部１
２、および薄膜発熱素子部１３で構成されているので、
制御回路部２と接続するための接続端子Ｉｌｌ！（この
実施例では接続端子６ａ〜６１の９個である）が極めて
少なく１組立時における接続作業が簡単にでき、接続信
頼性の向上を図ることができる。

また、薄膜発熱素子部１３の各発熱抵抗素子１５・・・
は絶縁基板３上にポリシリコン層を設け。

このポリシリコン層に不純物をドープすることにより形
成されているので、簡単に所定の抵抗値に形成すること
ができ、その製作が容易で、小さく形成することができ
、かつ効率よく発熱させることができる。この場合、各
発熱抵抗素子１５・・・は絶縁基板３上に形成されたフ
ィールド絶縁ＩＩ！２８の隆起部２８ａ上に形成され、
これと対応する部分の絶縁保護層３２が他の部分よりも
上方に突出しているので、感熱記録を行なう際に薄膜発
熱素子部１３を記録紙等に確実かつ良好に密接させるこ
とができ、鮮明な感熱記録を行なうことができる。

［第２実施例］ 以下、第３図を参照して、この発明の第２実施例を説明
する。

この第２実施例の入出力装置は入出力デバイス４０が異
なるだけで、他の部分は上述した第１実施例と同じ４Ｉ
ｒ＆となっている。そのため、同一部分には同一符号を
付し、その説明は省略する。この入出力デバイス４０は
上下２層構造のものであり、全体が四角い平板状をなし
ている。すなわち、絶縁基板３の上面には光電変換素子
部７およびＣ−ＭＯＳ２４が下層部に設けられ、印字ド
ライブ素子部１２および薄膜発熱素子部１３が上層部に
設けられている。この場合、上層部の印字ドライブ素子
部１２は下層部のＣ−ＭＯＳ２４に対応して積層されて
いる。なお、光電変換素子部７は上述したフォトトラン
ジスタ９・・・およびスイッチ用のトランジスタ４１・
・・よりなる、Ｃ−ＭＯＳ２４は上述した走査回路素子
部８、シフトレジスタｌＯ、ラッチ回路素子部１１を構
成する。印字ドライブ素子部１２は薄膜トランジスタ１
４・・・よりなる、ｔｉ１ｇ！発熱素子部１３は上述し
た発熱抵抗素子１５・・・よりなる。

光電変換素子部７のフォトトランジスタ９およびスイッ
チ用のトランジスタ４１は、それぞれ電界効果（ＦＥＴ
）型のｎ　−Ｍ　ＯＳであり、絶縁基板３の左端側に幅
方向に沿って多数配列形成されている。この場合、フォ
トトランジスタ９は第１実施例と同じ構成で同じ機能を
有する。スイッチ用のトランジスタ４１はフォトトラン
ジスタ９内に流れた電流をＣ−ＭＯＳ２４に供給するス
イッチ機能を果たすものであり、フォトトランジスタ９
と同時に形成される。すなわち、スイッチ用のトランジ
スタ４１はフォトトランジスタ９の半導体層２５内に２
つのｎ型領域２６．２７以外にｎ型領域４２が形成され
、このｎ型領域４２がドレイン電極をなし、ソース側が
フォトトランジスタ９のドレイン用のｎ型領域２７と共
用されている。そして、２つのｎ型領域２７．４２の間
に位置する箇所にはフォトトランジスタ９と同様にゲー
ト絶縁膜２９で覆われたポリシリコン層よりなるゲート
電極３０が形成されている。また、ドレイン側のｎ型領
域４２には上述した第１実施例と同じ配線パターン４３
が形成され、この配線パターン４３がＣ−ＭＯＳ２４に
接続される。なお、このようなフォトトランジスタ９お
よびスイッチ用のトランジスタ４１の上面には第１実施
例と同じ絶縁保護ｆｉ３２が形成されているとともに、
この絶縁保護！Ｉ３２の上面には保護［４４が積層され
ている。この場合、保護１５ｊ４４は絶縁保護［３２と
同じものであり、フォトトランジスタ４１のソース側の
ｎ型領域２６と対応する部分に形成された凹部状の受光
部３３の部分は薄膜に形成され、光の透過が可能となっ
ている。

走査回路素子部８、シフトレジスタｌＯ、ラッチ回路素
子部１１を構成するＣ−ＭＯＳ２４は、第１実施例と全
く同じ構成である。すなわち、このＣ−ＭＯＳ２４は電
界効果（ＦＥＴ）型の複数ｃｙ）ｐ−ＭＯＳ３４とｎ−
ＭＯＳ３５を組み合わせてなり、絶縁基板３の右側に余
白をもって上述した光電変換素子部７側から絶縁基板３
の広い領域に亘って形成されているが、実際は図面より
ももっと小さい面積の素子が多数配列形成されている。

そして、このＣ−ＭＯＳ２４の上面には絶縁保護＠３２
のみが形成されている。

上層部の印字ドライブ素子部１２を構成する薄膜トラン
ジスタ１４は、第１実施例と全く同じ構成であり、上述
した絶縁保護膜３２上にＣ−ＭＯＳ２４と対応して設け
られている。この場合、ソース側の配線パターン４５は
絶縁保護ｇｉ３２に形成されたスルーホール（図示せず
）を介して上述したＣ−ＭＯＳ２４のラッチ回路素子部
１１に接続され、ドレイン側の配線パターン４６は後述
する発熱抵抗素子１５に接続されている。なお、この薄
膜トランジスタ４２の上面には上述した保護１ｔ！４４
が同様に形成されている。

薄膜発熱素子部１３を構成する発熱抵抗素子１５は発熱
する薄膜部分であり、絶縁基板３の右端側に絶縁９２８
および絶縁保護ｓ３２を介して形成されている以外は上
述した第１実施例と全く同じ構成となっている。すなわ
ち、絶縁基板３の上面にはＳ　ｉ０２よりなる絶縁膜２
８が第１実施例と同様に形成され、この絶縁膜２８のう
ち、発熱抵抗素子１５を形成する領域は他の部分よりも
厚い隆起部２８ａが形成されている。この隆起部２８ａ
の上面にはさらに絶縁保護Ｍ３２が隆起して形成され、
この隆起した絶縁保護！Ｉ３２の上面には第１実施例と
同様にポリシリコン層に不純物をドープしてなる発熱抵
抗素子１５が形成されている。この発熱抵抗素子１５の
上面は薄膜トランジスタ１４の配線パターン４５．４６
とほぼ同じ高さく形成されており、その表面にはＳ　ｉ
０２よりなる絶縁層２８を介して上述した保護１１！４
４が形成されている。この保護膜４４は発熱抵抗素子１
５に対応する領域が左側の部分よりも上方へ突出して形
成されている。

・なお、接続端子６ａ〜６１はそれぞれ図示しないがバ
ンプ電極として絶縁保護層３２および保護ｇ４４を通し
て上方へ突出して形成されている。

したがって、このように構成された入出力デバイス４０
によれば、１つの絶縁基板３に、光電変換素子部７およ
びＣ−ＭＯＳ２４を下層部に設け、印字ドライブ素子部
１２および薄膜発熱素子部１３を上層部に設けて一体化
したので、上述した第１実施例と同様の効果があるほか
、特に光電変換素子部７および薄膜発熱素子部１３に比
べて広い面積を占める印字ドライブ素子部１２とＣ−Ｍ
ＯＳ２４を絶縁保護膜３２を介して積層したので、これ
らが占める面積を大幅に小さくすることができ、これに
より絶縁基板３全体の面積を第１実施例のものよりも小
さくすることができ、デバイス４０全体の小型化および
高密度実装が可能である。

なお、この発明は上述した実施例に限定されず、種々変
形応用が可能である０例えば、各入出力デバイスｌ、４
０のＣ−ＭＯ３２４は、走査回路素子部８、シフトレジ
スタ１０、ラッチ回路素子部１１を構成するものに限ら
ず、第２図に２点鎖線で囲んだ各回路素子、つまり制御
回路部２のタイミングパルス発生部１８、Ａ／Ｄ変換部
１９、Ｓ／Ｐ変換部２０．Ｐ／Ｓ変換部２１、印字バッ
ファ２２、印字履歴部２３等を組み込んで一体化しても
よい、また、光電変換素子部７はＭＯＳ型のフォトトラ
ンジスタ７である必要はなく、フォトダイオードとスイ
ッチ素子とを組み合わせたもの、あるいはＣＯＤ等を用
いてもよい、さらに。

上述した入出力装置は送信部と受信部を追加するだけで
ファクシミリにも用いることができる。

［発明の効果］ 以上詳細に説明したように、この発明によれば、基板と
して絶縁基板を用いたので、単結晶のシリコン基板を用
いるものよりも材料費が安く、大断面図である。

安価に製作することができる。また、この１つの絶縁基
板上に入力部と出力部を設け、回路素子が複雑に組み合
わされる制御部を別に構成したので１歩留まりがよく、
生産性の大幅な向上を図ることができる。しかも、小さ
い面積で形成することができるので、基板全体の面積を
小さくすることができ、これにより装置全体の小型化を
図ることができる。特に、入力部は少なくともＭＯＳ型
光電変換素子および走査回路素子で構成され、出力部は
少なくともシフトレジスタ、ラッチ回路素子、印字ドラ
イブ素子、および薄膜発熱素子で構成されているので、
これらに制御部を接続するための接続端子数が極めて少
なく、接続作業を容易に行なうことができる。

【図面の簡単な説明】

第１図および第２図はこの発明の第１実施例を示し、第
１図は入出力デバイスの要部拡大断面図、第２図は入出
力装置の概略構成を示す図、第３図は第２実施例の入出
力デバイスを示す要部拡ｌ、４０・・・・・・入出力デ
バイス、３・・・・・・絶縁基板、４・・・・・・入力
部、５・・・・・・出力部、７・・・・・・光電変換素
子部、８・・・・・・走査回路素子部、９・・・・・・
フォトトランジスタ、１０・・・・・・シフトレジスタ
、１１・・・・・・ラッチ回路素子部、１２・・・・・
・印字ドライブ素子部、１３・・・・・・薄膜発熱素子
部、１４・・・・・・薄膜トタンジスタ、１５・・・・
・・発熱抵抗素子。

Claims (1)

1. 【特許請求の範囲】 少なくとも、ＭＯＳ型光電変換素子およびこの光電変換
   素子に蓄積された信号電荷を転送するための走査回路素
   子を有する入力部と、 少なくとも、印字データを保持するシフトレジスタ、こ
   のシフトレジスタに保持された印字データをラッチする
   ラッチ回路素子、印字タイミング信号により前記ラッチ
   回路素子に記憶された印字データを送出する印字ドライ
   ブ素子、および前記印字ドライブ素子から送出される印
   字データに対応して発熱する薄膜発熱素子を有する出力
   部とを備え、 前記入力部および前記出力部を１枚の絶縁基板上に設け
   たことを特徴とする入出力デバイス。