JPH0337742B2 - - Google Patents
Info
- Publication number
- JPH0337742B2 JPH0337742B2 JP56168091A JP16809181A JPH0337742B2 JP H0337742 B2 JPH0337742 B2 JP H0337742B2 JP 56168091 A JP56168091 A JP 56168091A JP 16809181 A JP16809181 A JP 16809181A JP H0337742 B2 JPH0337742 B2 JP H0337742B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- signal
- conversion device
- output
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/191—Photoconductor image sensors
Landscapes
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光情報信号を光電変換して電気信号と
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体光
電変換装置に関する。
して出力する光電変換装置に関するものであり、
特にフアクシミリ、デジタル複写機、レーザ記録
装置等の文字及び画像入力装置等に適した固体光
電変換装置に関する。
従来の光電変換装置は光電変換機能を有する光
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で取り出す走査機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transistor）を構成要素として包含する
もの（「MOSタイプ」と略記する）或いはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、すなわち所謂CTD（Charge
Transfer Device）を構成要素として包含するも
の（「CTDタイプ」と略記する）等々各種の方式
がある。
電変換要素（画素）群と、該光電変換要素群から
出力される電気信号を順次時系列に配列された形
で取り出す走査機能をもつ回路とを包含するもの
で、フオトダイオードとMOS・FET（Field
Effect Transistor）を構成要素として包含する
もの（「MOSタイプ」と略記する）或いはCCD
（Charge Coupled Device）やBBD（Backet
Brigade Device）、すなわち所謂CTD（Charge
Transfer Device）を構成要素として包含するも
の（「CTDタイプ」と略記する）等々各種の方式
がある。
而乍ら、これ等MOSタイプにしろCTDタイプ
にしろSi単結晶（Ｃ−Siと略記する）ウエーハー
基板を使用する為に、光電変換部の受光面の面積
は、Ｃ−Siウエーハー基板の大きさで限定されて
仕舞う。即ち、現時点に於いては、全領域に於け
る均一性も含めると精々数インチ程度の大きさの
Ｃ−Siウエーハー基板が製造され得るに過ぎない
為に、この様なＣ−Siウエーハー基板を使用する
MOSタイプ或いはCTDタイプをその構成要素と
する光電変換装置に於いては、その受光面は、先
のＣ−Siウエーハー基板の大きさを越え得るもの
ではない。
にしろSi単結晶（Ｃ−Siと略記する）ウエーハー
基板を使用する為に、光電変換部の受光面の面積
は、Ｃ−Siウエーハー基板の大きさで限定されて
仕舞う。即ち、現時点に於いては、全領域に於け
る均一性も含めると精々数インチ程度の大きさの
Ｃ−Siウエーハー基板が製造され得るに過ぎない
為に、この様なＣ−Siウエーハー基板を使用する
MOSタイプ或いはCTDタイプをその構成要素と
する光電変換装置に於いては、その受光面は、先
のＣ−Siウエーハー基板の大きさを越え得るもの
ではない。
従つて、受光面がこの様な限られた小面積であ
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。
る光電変換部を有する光電変換装置では、例えば
デイジタル複写機の光情報入力装置として適用す
る場合、縮小倍率の大きい光学系を複写しようと
する原稿と受光面との間に介在させ、該光学系を
介して原稿の光学像を受光面に結像させる必要が
ある。
この様な場合、以下に述べる様に解像度を高め
る上で技術的な限度がある。
る上で技術的な限度がある。
即ち、光電変換装置の解像度が例えば10本／
mm、受光面の長手方向の長さが３cmであるとし、
A4サイズの原稿を複写しようとする場合、受光
面に結像される原稿の光学像は約1/69に縮小さ
れ、A4原稿に対する前記光電変換装置の実質的
な解像度は約1.5本／mmに低下して仕舞う。この
様に実質的な解像度は、複写しようとする原稿の
サイズが大きくなるに従つて、（受光面のサイ
ズ）／（原稿のサイズ）の割合で低下する。
mm、受光面の長手方向の長さが３cmであるとし、
A4サイズの原稿を複写しようとする場合、受光
面に結像される原稿の光学像は約1/69に縮小さ
れ、A4原稿に対する前記光電変換装置の実質的
な解像度は約1.5本／mmに低下して仕舞う。この
様に実質的な解像度は、複写しようとする原稿の
サイズが大きくなるに従つて、（受光面のサイ
ズ）／（原稿のサイズ）の割合で低下する。
従つて、この点を解決するには、この様な方式
に於いては、光電変換装置の解像度を高める製造
技術が要求されるが、先の様な限られた小面積で
基板を使用して要求される解像度を得るには、集
積密度を極めて高くし且つ構成素子に欠陥がない
様にして製造しなければならないが、斯かる製造
技術にも自づと限度がある。
に於いては、光電変換装置の解像度を高める製造
技術が要求されるが、先の様な限られた小面積で
基板を使用して要求される解像度を得るには、集
積密度を極めて高くし且つ構成素子に欠陥がない
様にして製造しなければならないが、斯かる製造
技術にも自づと限度がある。
他方光電変換装置を複数配置して、全受光面の
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避けようとする方法が提
案されている。
長手方向の長さが複写し得る最大サイズの原稿の
主走査方向の長さと１：１になる様にし、結像さ
れる原稿の光学像を光電変換装置の数に分割して
実質的な解像度の低下を避けようとする方法が提
案されている。
而乍ら、斯かる方式に於いても、次に述べる様
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合、受
光面は連続的でなくなつて仕舞い、原稿の結像さ
れる光学像は分断され、且つ境界領域に相当する
部分は、光電変換装置の受光面に入力されず、複
写されて来る画像は線状に白抜けした或いは線状
に白抜けする部分に相当する部分が除かれて結合
された不完全なものとなる。又、複数の受光面に
分割されて結像された光学像は、各受光面に於い
て各々光学的反転像となつている為、全体像は原
稿像の光学的反転像とは異なつている。従つて、
受光面に結像された光学像をそのまま再生したの
では元の原稿像を再現することは出来ない。
な不都合さがある。即ち、光電変換装置を複数配
置すると必然的に各光電変換装置間に受光面の存
在しない境界領域が生じ、全体的に見る場合、受
光面は連続的でなくなつて仕舞い、原稿の結像さ
れる光学像は分断され、且つ境界領域に相当する
部分は、光電変換装置の受光面に入力されず、複
写されて来る画像は線状に白抜けした或いは線状
に白抜けする部分に相当する部分が除かれて結合
された不完全なものとなる。又、複数の受光面に
分割されて結像された光学像は、各受光面に於い
て各々光学的反転像となつている為、全体像は原
稿像の光学的反転像とは異なつている。従つて、
受光面に結像された光学像をそのまま再生したの
では元の原稿像を再現することは出来ない。
この様に、従来の光電変換装置に於いては、そ
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
の受光面が小さい為に高解像度で情報を再現する
のは極めて困難であつた。
従つて、長尺化された受光面を有し、且つ解像
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
性に優れた光電変換部を有する光電変換装置が望
まれている。殊にフアクシミリやデジタル複写機
の光情報入力装置、或いはその他の、原稿に書か
れた文字や像を読取る画像読取装置に適用するも
のとしては、再生される原稿のサイズに略々等し
い受光面を有し、再生像に要求される解像度を低
下させず、原稿を忠実に再生させ得る光電変換部
を具備した光電変換装置が不可欠である。
本発明は上記の諸点に鑑み成されたものであつ
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された光電変換装置
を提供することにある。
て、その目的とするところは、長尺化された受光
面を有し且つ高解像度化、高感度化された光電変
換部を具備し、極めて軽量化された光電変換装置
を提供することにある。
本発明の別の目的は、増幅手段に多結晶シリコ
ンを利用して長尺化が容易で且つ高速動作や高増
幅率の固体光電変換装置を提供することにある。
ンを利用して長尺化が容易で且つ高速動作や高増
幅率の固体光電変換装置を提供することにある。
更に本発明の他の目的は各素子の環境特性のバ
ラツキを補償し且つ素子同士の干渉の影響を防止
できる長尺化に適した低雑音の固体光電変換装置
を提供することにある。
ラツキを補償し且つ素子同士の干渉の影響を防止
できる長尺化に適した低雑音の固体光電変換装置
を提供することにある。
上述した目的は光電変換素子の複数と：各光電
変換素子毎に電気的に接続され、該光電変換素子
への入射光量に応じて該光電変換素子より出力さ
れる信号に応じて増幅された信号を出力する信号
増幅手段としての半導体層が多結晶シリコンから
なる半導体素子の複数と：各光電変換素子毎に設
けられ、各光電変換素子の環境特性を補償する為
のシリコン半導体薄膜を有する補償手段の複数
と：各信号増幅手段毎に設けられ、各信号増幅手
段より出力される信号がクロストークするのを防
止する為のクロストーク防止手段の複数と：を具
備する光電変換信号出力ユニツトの複数と、前記
複数の信号増幅手段を各ユニツト毎に排他的に選
択するユニツト選択信号を伝送するユニツト駆動
配線と、各ユニツトに於ける同位の信号増幅手段
の出力信号を伝送する共通化された信号出力配線
と、が同一基板上に一体的に設けられていること
を特徴とする固体光電変換装置により達成され
る。
変換素子毎に電気的に接続され、該光電変換素子
への入射光量に応じて該光電変換素子より出力さ
れる信号に応じて増幅された信号を出力する信号
増幅手段としての半導体層が多結晶シリコンから
なる半導体素子の複数と：各光電変換素子毎に設
けられ、各光電変換素子の環境特性を補償する為
のシリコン半導体薄膜を有する補償手段の複数
と：各信号増幅手段毎に設けられ、各信号増幅手
段より出力される信号がクロストークするのを防
止する為のクロストーク防止手段の複数と：を具
備する光電変換信号出力ユニツトの複数と、前記
複数の信号増幅手段を各ユニツト毎に排他的に選
択するユニツト選択信号を伝送するユニツト駆動
配線と、各ユニツトに於ける同位の信号増幅手段
の出力信号を伝送する共通化された信号出力配線
と、が同一基板上に一体的に設けられていること
を特徴とする固体光電変換装置により達成され
る。
特に、光電変換層を非晶質シリコンにて形成す
れば光吸収係数に基づき光電変換能の優れたもの
になる。
れば光吸収係数に基づき光電変換能の優れたもの
になる。
更に、本発明の好適な実施態様例に於いては、
前記光電変換素子を構成する構成要素としての光
電変換機能を有する半導体部は、非晶質シリコン
（以後「Ａ−Si」と略記する）の半導体薄膜、又
は、多結晶シリコン（以後「poly−Si」と略記す
る）の半導体薄膜で構成される。殊に、本発明に
於いては、前記信号増幅手段の半導体部がpoly−
Siの半導体薄膜で構成されることから、前記光電
変換素子の半導体部も好ましくはpoly−Siの半導
体薄膜で構成するのが生産性・量産性のより一層
の向上と信頼性の向上から望ましいものである。
前記光電変換素子を構成する構成要素としての光
電変換機能を有する半導体部は、非晶質シリコン
（以後「Ａ−Si」と略記する）の半導体薄膜、又
は、多結晶シリコン（以後「poly−Si」と略記す
る）の半導体薄膜で構成される。殊に、本発明に
於いては、前記信号増幅手段の半導体部がpoly−
Siの半導体薄膜で構成されることから、前記光電
変換素子の半導体部も好ましくはpoly−Siの半導
体薄膜で構成するのが生産性・量産性のより一層
の向上と信頼性の向上から望ましいものである。
以下本発明に於ける走査回路の説明を行う。第
１図に本発明に於ける第１の実施態様例の走査回
路を掲げる。A4短手方向に約８画素／mmの密度
の画像読み取りを実現する為に必要な1728（54×
32）の光導電素子S1-0〜S5-31は外部バイアス電
源VB1により給電される。また光導電素子と同一
物質で形成されるかもしくは同一環境特性（例え
ば温度、湿度等）を有し前記光導電素子の変化を
補償する特性を持つた補償手段としての補償用素
子W1-0〜W54-31は外部バイアス電源VB2によつて
給電される。従つて前記光導電素子と補償用素子
との接続点電位は光導電素子への入射光量に対応
した環境条件に対して補償された値を取る事にな
る。
１図に本発明に於ける第１の実施態様例の走査回
路を掲げる。A4短手方向に約８画素／mmの密度
の画像読み取りを実現する為に必要な1728（54×
32）の光導電素子S1-0〜S5-31は外部バイアス電
源VB1により給電される。また光導電素子と同一
物質で形成されるかもしくは同一環境特性（例え
ば温度、湿度等）を有し前記光導電素子の変化を
補償する特性を持つた補償手段としての補償用素
子W1-0〜W54-31は外部バイアス電源VB2によつて
給電される。従つて前記光導電素子と補償用素子
との接続点電位は光導電素子への入射光量に対応
した環境条件に対して補償された値を取る事にな
る。
選択可能な信号増幅手段としての増幅用MOS
（又はMIS）トランジスタA1-0〜A54-31の32個毎
に共通のドレイン側配線、例えばブロツク駆動線
b1に排他的に電圧を供給すれば、前記接続点の電
位に応じて増幅用MOS（又はMIS）トランジスタ
はバイアスされている事になり、各増幅用MOS
（又はMIS）トランジスタは個々に対応して接続
されている光導電素子への入射光量に対応したチ
ヤンネル抵抗を持つ事になる。従つて自動的に個
別データ線D0〜D31上へは光導電素子S1-0〜S1-31
への入射光量に対応した信号電流が出力される事
になる。上述の動作を確保する為には個別データ
線D0〜D31は電流増幅器等の低インピーダンス入
力回路へ接続すべきは自明の事である。ここでク
ロストーク防止手段としての電流分離用ダイオー
ドR1-0〜R54-31は個別データ線に接続された増幅
用MOS（又はMIS）トランジスタ間の信号分離を
（特に非選択時に）確実にする為に設けられてい
る。
（又はMIS）トランジスタA1-0〜A54-31の32個毎
に共通のドレイン側配線、例えばブロツク駆動線
b1に排他的に電圧を供給すれば、前記接続点の電
位に応じて増幅用MOS（又はMIS）トランジスタ
はバイアスされている事になり、各増幅用MOS
（又はMIS）トランジスタは個々に対応して接続
されている光導電素子への入射光量に対応したチ
ヤンネル抵抗を持つ事になる。従つて自動的に個
別データ線D0〜D31上へは光導電素子S1-0〜S1-31
への入射光量に対応した信号電流が出力される事
になる。上述の動作を確保する為には個別データ
線D0〜D31は電流増幅器等の低インピーダンス入
力回路へ接続すべきは自明の事である。ここでク
ロストーク防止手段としての電流分離用ダイオー
ドR1-0〜R54-31は個別データ線に接続された増幅
用MOS（又はMIS）トランジスタ間の信号分離を
（特に非選択時に）確実にする為に設けられてい
る。
また選択可能な増幅素子と同じもしくは似た環
境特性（主としてトランジスタスレツシヨルド電
圧等で）を持つならば適当なVB1、VB2の値の選
択によつて増幅素子の環境特性も補償可能な事は
明白であり、特に後述の増幅用素子と光導電性素
子及び補償用素子が同一テクノロジによつて製作
される場合には大きな効果が生まれる。
境特性（主としてトランジスタスレツシヨルド電
圧等で）を持つならば適当なVB1、VB2の値の選
択によつて増幅素子の環境特性も補償可能な事は
明白であり、特に後述の増幅用素子と光導電性素
子及び補償用素子が同一テクノロジによつて製作
される場合には大きな効果が生まれる。
第２の実施態様例の走査回路を第２図に掲げ
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増幅用と
して使用するトランジスタが同一ロツト製品で伝
達特性、特にスレツシヨルド電圧の分布が小さい
場合等には十分な効果が期待でき、回路も簡単で
ある。しかしながら特に高い精度で光量情報を読
み取る場合等には前記伝達特性の分布が問題に成
る場合がある。第２図に示した例は上記の問題を
解決する為に増幅用トランジスタA1-0〜A54-31の
各ソース回路に抵抗F1-0〜F54-31を挿入し、電流
帰還によつて複合した伝達特性の均一化を実現し
た例である。回路動作の説明は増幅用トランジス
タの動作に電流帰還を利用した負帰還を作用させ
る事が理解されれば、第１図に示す第１の実施態
様例の走査回路の説明から明らかである。
る。第１図に示した第１の例は入射光量の読み出
し精度を多く要求しない場合、もしくは増幅用と
して使用するトランジスタが同一ロツト製品で伝
達特性、特にスレツシヨルド電圧の分布が小さい
場合等には十分な効果が期待でき、回路も簡単で
ある。しかしながら特に高い精度で光量情報を読
み取る場合等には前記伝達特性の分布が問題に成
る場合がある。第２図に示した例は上記の問題を
解決する為に増幅用トランジスタA1-0〜A54-31の
各ソース回路に抵抗F1-0〜F54-31を挿入し、電流
帰還によつて複合した伝達特性の均一化を実現し
た例である。回路動作の説明は増幅用トランジス
タの動作に電流帰還を利用した負帰還を作用させ
る事が理解されれば、第１図に示す第１の実施態
様例の走査回路の説明から明らかである。
本発明に於ける第３の実施態様例の走査回路例
を第３図ａに、その変形例を第３図ｂに掲げる。
これ等の例では前記の電流帰還を実現する素子と
して抵抗の代わりに非線形動作素子であるトラン
ジスタP1-0〜P54-31（図に一部のみを掲載）を用
い、また増幅用トランジスタA1-0〜A54-31のドレ
イン側共通線からの分離手段としてMOS（又は
MIS）トランジスタT1-0〜T54-31を用いており、
特に増幅用トランジスタA1-0〜A54-31、電流帰還
用トランジスタP1-0〜P54-31及び信号分離用トラ
ンジスタT1-0〜T54-31とを同一テクノロジーで製
作される素子で構成する事により容易に集積化出
来るという大きな効果が生まれる。
を第３図ａに、その変形例を第３図ｂに掲げる。
これ等の例では前記の電流帰還を実現する素子と
して抵抗の代わりに非線形動作素子であるトラン
ジスタP1-0〜P54-31（図に一部のみを掲載）を用
い、また増幅用トランジスタA1-0〜A54-31のドレ
イン側共通線からの分離手段としてMOS（又は
MIS）トランジスタT1-0〜T54-31を用いており、
特に増幅用トランジスタA1-0〜A54-31、電流帰還
用トランジスタP1-0〜P54-31及び信号分離用トラ
ンジスタT1-0〜T54-31とを同一テクノロジーで製
作される素子で構成する事により容易に集積化出
来るという大きな効果が生まれる。
更に第３図ａの場合には電流帰還用トランジス
タP1-0〜P54-31への共通ゲートへのバイアス電源
VGよりの給電電圧を変える事により複合して伝
達特性をプログラム出来る特徴を有する。種々の
共通ゲートバイアス値に対する伝達特性の変化を
第４図に示す。
タP1-0〜P54-31への共通ゲートへのバイアス電源
VGよりの給電電圧を変える事により複合して伝
達特性をプログラム出来る特徴を有する。種々の
共通ゲートバイアス値に対する伝達特性の変化を
第４図に示す。
以上述べた走査回路では常に光導電素子からの
出力信号を増幅（上記例では電流に変換増幅して
いる）してマトリツクス配線部に信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読み取り装置への応用に於い
ては、広いマトリツクス配線を要求され、微弱な
電気信号を長い配線を通して処理する事になり、
良好なSN比を期待出来ぬ場合が多い。本発明の
大きな特徴の一つは上例の様に光導電素子の出力
信号を選択する選択素子に増幅作用を持たせてお
り、上記のマトリツクス配線を低インピーダンス
で駆動出来る事になり雑音等の悪影響を大きく低
減せしめた事にある。
出力信号を増幅（上記例では電流に変換増幅して
いる）してマトリツクス配線部に信号を送り出し
ている。一般に光導電素子の導電率は可成り低
く、また本発明の光電変換装置の主なる用途であ
るデイジタル複写機、フアクシミリ等で要求され
る長尺化された画像読み取り装置への応用に於い
ては、広いマトリツクス配線を要求され、微弱な
電気信号を長い配線を通して処理する事になり、
良好なSN比を期待出来ぬ場合が多い。本発明の
大きな特徴の一つは上例の様に光導電素子の出力
信号を選択する選択素子に増幅作用を持たせてお
り、上記のマトリツクス配線を低インピーダンス
で駆動出来る事になり雑音等の悪影響を大きく低
減せしめた事にある。
第５図に本発明の光電変換装置の構成の模式的
説明図を示す。ガラス等の透明な基板５０上に一
列に作られた光導電素子群（素子構造は後述）
SB1〜SB54は、やはり同じ基板上に薄膜技術で形
成された電極配線を通して集積化された走査回路
I1〜I54（図には一部のみが示される）にワイヤ・
ボンデイングに依つて接続されている。また走査
回路I1〜I54からの出力線もやはりワイヤ・ボンデ
イングによつて基板５０上に蒸着法で形成された
電極に接続されマトリツクス配線部５１に導か
れ、最終的に出力用電極に連結される。駆動線b1
〜b54等外部制御線もやはり基板５０上の薄膜電
極配線を通して走査回路I1〜I54に導かれる。本実
施例で示されるハイブリツト構造の光電変換素子
も以下の実施例で示されるモノリシツク構造に於
ける光導電素子と同一構造を有するので、その際
に詳細に説明される。
説明図を示す。ガラス等の透明な基板５０上に一
列に作られた光導電素子群（素子構造は後述）
SB1〜SB54は、やはり同じ基板上に薄膜技術で形
成された電極配線を通して集積化された走査回路
I1〜I54（図には一部のみが示される）にワイヤ・
ボンデイングに依つて接続されている。また走査
回路I1〜I54からの出力線もやはりワイヤ・ボンデ
イングによつて基板５０上に蒸着法で形成された
電極に接続されマトリツクス配線部５１に導か
れ、最終的に出力用電極に連結される。駆動線b1
〜b54等外部制御線もやはり基板５０上の薄膜電
極配線を通して走査回路I1〜I54に導かれる。本実
施例で示されるハイブリツト構造の光電変換素子
も以下の実施例で示されるモノリシツク構造に於
ける光導電素子と同一構造を有するので、その際
に詳細に説明される。
第６図に示す実施態様例は第１図に示された走
査回路を全て一枚の基板上に堆積した薄膜技術に
よつて実現した本発明の光電変換装置の例であ
る。第６図ａは平面図、第６図ｂは第６図ａに示
されるＸ−X′で示される位置での切断面図であ
る。基板３１００上には光電変換部３１０１、補
償用素子部３１０２及び選択可能な増幅部３１０
３と、図示されていないが紙面右側に位置するマ
トリツクス配線部と信号入出力電極及び電源供給
電極部が作製されている。マトリツクス配線部の
概略図は第７図で示される一般的なものである。
７０〜７４等はスルーホール接続部を、７５は光
電変換部及び走査回路部分に対応する。
査回路を全て一枚の基板上に堆積した薄膜技術に
よつて実現した本発明の光電変換装置の例であ
る。第６図ａは平面図、第６図ｂは第６図ａに示
されるＸ−X′で示される位置での切断面図であ
る。基板３１００上には光電変換部３１０１、補
償用素子部３１０２及び選択可能な増幅部３１０
３と、図示されていないが紙面右側に位置するマ
トリツクス配線部と信号入出力電極及び電源供給
電極部が作製されている。マトリツクス配線部の
概略図は第７図で示される一般的なものである。
７０〜７４等はスルーホール接続部を、７５は光
電変換部及び走査回路部分に対応する。
光電変換部３１０１の個別電極３１０５は透明
基板３１００を通過してきた光が入射可能な様に
蒸着薄膜技術によつてインジウム錫酸化物
（ITO）等の透明導電性材料で形成され、又、該
電極３１０５の周辺に画素形状の均一化の為にク
ロム（Cr）等の遮光用電極３１０７を蒸着技術
とフオト・エツチング技術とで画素毎に独立して
作製される。更に前記個別電極３１０５上には
SiH4ガスとH2ガス混合ガス中でグロー放電を発
生せしめ、SiH4の分解によつて堆積するアモル
フアス水素化シリコン（以後「Ａ−Si：Ｈ」と略
記する）の光導電性薄膜を形成し、この膜をフオ
ト・エツチングにより画素毎にパターニングして
Ａ−Si系光導電素子３１１６を作製する。引き続
いて共通対向電極３１０８がAl等の金属材料を
用いて蒸着エツチング・プロセスを経た薄膜技術
によつて形成される。
基板３１００を通過してきた光が入射可能な様に
蒸着薄膜技術によつてインジウム錫酸化物
（ITO）等の透明導電性材料で形成され、又、該
電極３１０５の周辺に画素形状の均一化の為にク
ロム（Cr）等の遮光用電極３１０７を蒸着技術
とフオト・エツチング技術とで画素毎に独立して
作製される。更に前記個別電極３１０５上には
SiH4ガスとH2ガス混合ガス中でグロー放電を発
生せしめ、SiH4の分解によつて堆積するアモル
フアス水素化シリコン（以後「Ａ−Si：Ｈ」と略
記する）の光導電性薄膜を形成し、この膜をフオ
ト・エツチングにより画素毎にパターニングして
Ａ−Si系光導電素子３１１６を作製する。引き続
いて共通対向電極３１０８がAl等の金属材料を
用いて蒸着エツチング・プロセスを経た薄膜技術
によつて形成される。
尚、上記グロー放電分解法による蒸着プロセス
に於いてはSiH4／H4ガス中に適当濃度のPH3ガ
スもしくはB2H6ガスを混入させる事で広い範囲
にドーピング量を変化させることが出来、それに
よつて適宜のｎ型導電特性、又はｐ型導電特性を
もつたＡ−Si：Ｈ薄膜を作製する事ができ、又、
Ａ−Si層は外気に触れる事なく連続的に各導電型
の層を堆積できる。例えば上記Ａ−Si：Ｈ光導電
膜はその上面部及び下面部をＰ原子を高濃度にド
ープしたＡ−Si：Ｈのn+層で形成する事により電
極金属との抵抗性接触を確保している。従つて、
以後の説明では各導電型のＡ−Si層の成膜法は
一々触れない。
に於いてはSiH4／H4ガス中に適当濃度のPH3ガ
スもしくはB2H6ガスを混入させる事で広い範囲
にドーピング量を変化させることが出来、それに
よつて適宜のｎ型導電特性、又はｐ型導電特性を
もつたＡ−Si：Ｈ薄膜を作製する事ができ、又、
Ａ−Si層は外気に触れる事なく連続的に各導電型
の層を堆積できる。例えば上記Ａ−Si：Ｈ光導電
膜はその上面部及び下面部をＰ原子を高濃度にド
ープしたＡ−Si：Ｈのn+層で形成する事により電
極金属との抵抗性接触を確保している。従つて、
以後の説明では各導電型のＡ−Si層の成膜法は
一々触れない。
補償用素子部３１０２の各素子３１１７は光導
電素子部３１０１の各素子３１１６と同時に作製
されるが補償用素子３１１７は、素子３１１６の
光入射用透明電極３１０５の代わりに遮光用電極
３１０７が設けられている点で光電変換素子３１
１６と異なる。従つて前述の様にVB1、VB2の各
電源よりバイアス電圧供給線３１１５及び３１０
４に与える電圧値を逆極性で同一絶対値を持つ様
に供給する事により両素子に共通で、しかも特に
温度に対して敏感な暗電流をキヤンセルする事が
出来るし、両素子を適当にバランスさせれば増幅
用MIS構造トランジスタ３１１２の伝達特性の補
償も可能となる。
電素子部３１０１の各素子３１１６と同時に作製
されるが補償用素子３１１７は、素子３１１６の
光入射用透明電極３１０５の代わりに遮光用電極
３１０７が設けられている点で光電変換素子３１
１６と異なる。従つて前述の様にVB1、VB2の各
電源よりバイアス電圧供給線３１１５及び３１０
４に与える電圧値を逆極性で同一絶対値を持つ様
に供給する事により両素子に共通で、しかも特に
温度に対して敏感な暗電流をキヤンセルする事が
出来るし、両素子を適当にバランスさせれば増幅
用MIS構造トランジスタ３１１２の伝達特性の補
償も可能となる。
poly−Siからなる半導体部を有するトランジス
タ３１１２の選択用ドレイン電極部３１１１に於
いてはpoly−Si薄膜のエツチング速度がドープし
たＰ原子濃度に依存する事を利用してn+層を取
り去つており、ドレイン電極形式の材料として
Au等の金属を用いる事により、ドレイン電極３
１１１と半導体層３１２０は、第１図R1-0〜
R54-31で示される分離ダイオードとしての機能を
持つシヨツトキー・バリヤ・ダイオードを形成し
ている。またソース側電極３１１３とｎ型半導体
層３１２０との接触部分にはn+層３１２１が残
されておりオーム性接触を保つている。絶縁層３
１１９はやはりSi3N4、SiO2のスパツタ膜等の絶
縁材料で作製され、特に選択電極３１１０は光電
変換部からの出力線である遮光電極３１０７との
静電結合を小さくする目的で形成されている。
タ３１１２の選択用ドレイン電極部３１１１に於
いてはpoly−Si薄膜のエツチング速度がドープし
たＰ原子濃度に依存する事を利用してn+層を取
り去つており、ドレイン電極形式の材料として
Au等の金属を用いる事により、ドレイン電極３
１１１と半導体層３１２０は、第１図R1-0〜
R54-31で示される分離ダイオードとしての機能を
持つシヨツトキー・バリヤ・ダイオードを形成し
ている。またソース側電極３１１３とｎ型半導体
層３１２０との接触部分にはn+層３１２１が残
されておりオーム性接触を保つている。絶縁層３
１１９はやはりSi3N4、SiO2のスパツタ膜等の絶
縁材料で作製され、特に選択電極３１１０は光電
変換部からの出力線である遮光電極３１０７との
静電結合を小さくする目的で形成されている。
第８図ａ，ｂに示す光電変換装置は第２図に示
す電流帰還用抵抗F1-0〜F54-31を挿入した例で、
第８図ａは模式的平面図、第８図ｂは第８図ａに
於けるＸ−X′での切断面図である。各部の配置
は第６図の場合とほぼ同じであり、異なる点は抵
抗体３２００を設けた点であり、これは適当なド
ーピング量のＡ−Si又はpoly−Si、或いは適当な
金属の酸化物、ホウ化物、窒化物等を用いて構成
される。抵抗体部３２００は、絶縁層３２０７の
上に適当な抵抗値を有する抵抗膜３２０４、該抵
抗膜３２０４の両側に設けた電極３２０５，３２
０６及び表面に設けた絶縁膜３２０８とから成
る。電極３２０５は増幅部３２０３のトランジス
タのドレインと接続している。
す電流帰還用抵抗F1-0〜F54-31を挿入した例で、
第８図ａは模式的平面図、第８図ｂは第８図ａに
於けるＸ−X′での切断面図である。各部の配置
は第６図の場合とほぼ同じであり、異なる点は抵
抗体３２００を設けた点であり、これは適当なド
ーピング量のＡ−Si又はpoly−Si、或いは適当な
金属の酸化物、ホウ化物、窒化物等を用いて構成
される。抵抗体部３２００は、絶縁層３２０７の
上に適当な抵抗値を有する抵抗膜３２０４、該抵
抗膜３２０４の両側に設けた電極３２０５，３２
０６及び表面に設けた絶縁膜３２０８とから成
る。電極３２０５は増幅部３２０３のトランジス
タのドレインと接続している。
電流帰還素子としてMISトランジスタを、又分
離用素子としてやはりMISトランジスタを採用
し、これ等をpoly−Si薄膜技術で作製した例を第
９図ａ，ｂに示す。第９図ａは平面図、第９図ｂ
は、第３図ａのＸ−X′での切断面図である。対
応する走査回路は第３図ａで既に動作については
説明した。この実施態様例の第６図に示した例と
部材配置に於ける異なる点は、選択可能な増巾素
子としてMISトランジスタ３３００チヤンネル３
３０５を遮光電極３３０６と平行に配し、かつ分
離用トランジスタ３３０６、及び電流帰還用トラ
ンジスタ３３０７とを独立に配置した点とであ
る。尚増巾用MISトランジスタ３３００、第６図
のそれとの異なる点は、MISトランジスタ３３０
０のドレインが、電極金属とオーム性接触を保つ
ように設計されている点である。また分離用MIS
トランジスタ３３０６のゲートは選択信号線に接
続され、ドレイン側はトランジスタ電源線VDVに
接続されている事を図への補足説明としてつけ加
えておく。
離用素子としてやはりMISトランジスタを採用
し、これ等をpoly−Si薄膜技術で作製した例を第
９図ａ，ｂに示す。第９図ａは平面図、第９図ｂ
は、第３図ａのＸ−X′での切断面図である。対
応する走査回路は第３図ａで既に動作については
説明した。この実施態様例の第６図に示した例と
部材配置に於ける異なる点は、選択可能な増巾素
子としてMISトランジスタ３３００チヤンネル３
３０５を遮光電極３３０６と平行に配し、かつ分
離用トランジスタ３３０６、及び電流帰還用トラ
ンジスタ３３０７とを独立に配置した点とであ
る。尚増巾用MISトランジスタ３３００、第６図
のそれとの異なる点は、MISトランジスタ３３０
０のドレインが、電極金属とオーム性接触を保つ
ように設計されている点である。また分離用MIS
トランジスタ３３０６のゲートは選択信号線に接
続され、ドレイン側はトランジスタ電源線VDVに
接続されている事を図への補足説明としてつけ加
えておく。
以上本発明の好適な実施態様例としては、Ａ−
Si：Ｈ又はpoly−Siからなる光導電薄層でその半
導体部を構成した光導電素子とpoly−Siでその半
導体部を構成した増幅手段を含む集積化走査回路
及びマトリツクス配線とを単一基板上に組み上げ
たハイブリツド方式の例、及び前記光導電素子、
走査回路をモノリシツク方式で形成した例を掲げ
て説明したが、本発明はこれ等の実施態様例に限
定されるものではない。
Si：Ｈ又はpoly−Siからなる光導電薄層でその半
導体部を構成した光導電素子とpoly−Siでその半
導体部を構成した増幅手段を含む集積化走査回路
及びマトリツクス配線とを単一基板上に組み上げ
たハイブリツド方式の例、及び前記光導電素子、
走査回路をモノリシツク方式で形成した例を掲げ
て説明したが、本発明はこれ等の実施態様例に限
定されるものではない。
以上実施例で示した如く本発明では従来多数の
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、増幅機能を持つ走
査回路を構成する事によつてインピーダンスの高
い光導電素子を広く配置した場合に問題となる雑
音の影響を大きく低減した光電変換装置を作成す
る事を可能ならしめる。そして、本発明によれば
あらゆる環境下において干渉のない低雑音の信号
出力を高応答性をもつて実現できる。
光情報を走査し出力する光電変換装置に於いて、
長尺化が精度良く実現可能で、増幅機能を持つ走
査回路を構成する事によつてインピーダンスの高
い光導電素子を広く配置した場合に問題となる雑
音の影響を大きく低減した光電変換装置を作成す
る事を可能ならしめる。そして、本発明によれば
あらゆる環境下において干渉のない低雑音の信号
出力を高応答性をもつて実現できる。
第１図乃至第３図ａ，ｂは各々、本発明の各実
施態様例に係わる走査回路を説明する為の走査回
路図、第４図は本発明に於ける共通ゲートバイア
ス値に対する伝達特性の変化を示す図、第５図及
び第６図ａ，ｂは各々本発明の他の実施態様例を
説明する為の説明図で、第６図ｂは第６図ａのＸ
−X′での切断面図、第７図は本発明に於けるマ
トリツクス配線部を説明する為の説明図、第８図
ａ，ｂ及び第９図ａ，ｂは各々他の本発明の実施
態様例を説明する為の説明図で、第８図ｂは第８
図ａの、第９図ｂは第９図ａの夫々Ｘ−X′での
切断面図である。 ３１００……基板、３１０１……光電変換部、
３１０２……補償用素子部、３１０３……増幅
部、３１０５……電極、３１０７……遮光用電
極、３１０８……共通対向電極、３１１５……バ
イアス電圧供給線、３１２０……半導体層、３２
００……抵抗体部、３２０３……増幅部、３２０
４……抵抗膜。
施態様例に係わる走査回路を説明する為の走査回
路図、第４図は本発明に於ける共通ゲートバイア
ス値に対する伝達特性の変化を示す図、第５図及
び第６図ａ，ｂは各々本発明の他の実施態様例を
説明する為の説明図で、第６図ｂは第６図ａのＸ
−X′での切断面図、第７図は本発明に於けるマ
トリツクス配線部を説明する為の説明図、第８図
ａ，ｂ及び第９図ａ，ｂは各々他の本発明の実施
態様例を説明する為の説明図で、第８図ｂは第８
図ａの、第９図ｂは第９図ａの夫々Ｘ−X′での
切断面図である。 ３１００……基板、３１０１……光電変換部、
３１０２……補償用素子部、３１０３……増幅
部、３１０５……電極、３１０７……遮光用電
極、３１０８……共通対向電極、３１１５……バ
イアス電圧供給線、３１２０……半導体層、３２
００……抵抗体部、３２０３……増幅部、３２０
４……抵抗膜。
Claims (1)
- 【特許請求の範囲】 １ 光電変換素子の複数と： 各光電変換素子毎に電気的に接続され、該光電
変換素子への入射光量に応じて該光電変換素子よ
り出力される信号に応じて増幅された信号を出力
する信号増幅手段としての半導体層が多結晶シリ
コンからなる半導体素子の複数と： 各光電変換素子毎に設けられ、各光電変換素子
の環境特性を補償する為のシリコン半導体薄膜を
有する補償手段の複数と： 各信号増幅手段毎に設けられ、各信号増幅手段
より出力される信号がクロストークするのを防止
する為のクロストーク防止手段の複数と： を具備する光電変換信号出力ユニツトの複数と、 前記複数の信号増幅手段を各ユニツト毎に排他
的に選択するユニツト選択信号を伝送するユニツ
ト駆動配線と、 各ユニツトに於ける同位の信号増幅手段の出力
信号を伝送する共通化された信号出力配線と、が
同一基板上に一体的に設けられていることを特徴
とする固体光電変換装置。 ２ 前記光電変換素子は非晶質シリコンからなる
光電変換層を具備することを特徴とする特許請求
の範囲第１項に記載の固体光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168091A JPS5868967A (ja) | 1981-10-21 | 1981-10-21 | 固体光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56168091A JPS5868967A (ja) | 1981-10-21 | 1981-10-21 | 固体光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868967A JPS5868967A (ja) | 1983-04-25 |
| JPH0337742B2 true JPH0337742B2 (ja) | 1991-06-06 |
Family
ID=15861673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56168091A Granted JPS5868967A (ja) | 1981-10-21 | 1981-10-21 | 固体光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5868967A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154851A (ja) * | 1985-12-26 | 1987-07-09 | Casio Comput Co Ltd | イメ−ジセンサ |
-
1981
- 1981-10-21 JP JP56168091A patent/JPS5868967A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5868967A (ja) | 1983-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390791A (en) | Solid-state photoelectric transducer | |
| US4532536A (en) | Photo-electric transducer | |
| JPH03231560A (ja) | 光電変換装置 | |
| US4714836A (en) | Photosensitive pixel with exposed blocking element | |
| US4495409A (en) | Photosensor with diode array | |
| JPH022304B2 (ja) | ||
| JPS62145866A (ja) | センサ装置、光導電型センサの駆動方法及び駆動装置 | |
| US4659920A (en) | Image sensor arrays with series redundancy | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| US4746804A (en) | Photosensitive pixel with exposed blocking element | |
| JPH022301B2 (ja) | ||
| JP3135309B2 (ja) | 光電変換装置及び情報処理装置 | |
| JPH0730084A (ja) | ２次元密着型イメージセンサ | |
| JPH022303B2 (ja) | ||
| JPH0337744B2 (ja) | ||
| JPH0337742B2 (ja) | ||
| JPH0337743B2 (ja) | ||
| JPH022302B2 (ja) | ||
| JPH0337741B2 (ja) | ||
| JPH022300B2 (ja) | ||
| JPS61189065A (ja) | イメ−ジセンサ | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH06177417A (ja) | ホトトランジスタ及びラインイメージセンサ | |
| JPS60192361A (ja) | カラ−イメ−ジセンサ | |
| JPS6152580B2 (ja) |