JPH02306776A - 撮像装置における商用電源周波数フリツカ除去回路 - Google Patents
撮像装置における商用電源周波数フリツカ除去回路Info
- Publication number
- JPH02306776A JPH02306776A JP1127279A JP12727989A JPH02306776A JP H02306776 A JPH02306776 A JP H02306776A JP 1127279 A JP1127279 A JP 1127279A JP 12727989 A JP12727989 A JP 12727989A JP H02306776 A JPH02306776 A JP H02306776A
- Authority
- JP
- Japan
- Prior art keywords
- flicker
- output
- agc
- field
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオカメラ等の撮像装置における商用電源周
波数フリッカを除去する回路に関する。
波数フリッカを除去する回路に関する。
撮像出力に対してＡＧＣをかける本線系と、フィールド
ごとにレベル変動するフリッカ成分の補正系とを加算し
てＡＧＣのゲイン制御信号を形成する際に、夫々リミッ
タで振幅制限してから加算するようにし、ＡＧＣループ
のゲイン可変アンプの飽和を無くしたフリッカ除去回路
である。
ごとにレベル変動するフリッカ成分の補正系とを加算し
てＡＧＣのゲイン制御信号を形成する際に、夫々リミッ
タで振幅制限してから加算するようにし、ＡＧＣループ
のゲイン可変アンプの飽和を無くしたフリッカ除去回路
である。
ＮＴＳＣ信号用ビデオカメラでは、垂直走査周波数が６
０Ｈｚであるため、商用電源周波数が５０Ｈｚの地域で
は螢光灯の点滅に妨害されたフリッカが１７２０秒の周
期で画面に現れることがある。つまり螢光灯は交流の半
周期ごとに点滅するので６０Ｈｚと１００Ｈｚとの最大
公約数２０Ｈｚでフリッカが生じる。
０Ｈｚであるため、商用電源周波数が５０Ｈｚの地域で
は螢光灯の点滅に妨害されたフリッカが１７２０秒の周
期で画面に現れることがある。つまり螢光灯は交流の半
周期ごとに点滅するので６０Ｈｚと１００Ｈｚとの最大
公約数２０Ｈｚでフリッカが生じる。
従来では、フリッカが３フイールド（１／２０秒）の周
期で変化しているので、各フィールドに対応した３つの
ＡＧＣ検波回路を並列に設け、個々の検波回路で保持さ
れている検波出力の平均と各検波出力との差分を本線の
ＡＧＣ回路（３フイールドより長い時定数を持つ）のＡ
ＧＣ制御電圧に加算する方法が用いられている。この方
法では、３フイールドの各区間で独立のＡＧＣ制御電圧
でＡＧＣがかかるようなゲイン制御が行われる。
期で変化しているので、各フィールドに対応した３つの
ＡＧＣ検波回路を並列に設け、個々の検波回路で保持さ
れている検波出力の平均と各検波出力との差分を本線の
ＡＧＣ回路（３フイールドより長い時定数を持つ）のＡ
ＧＣ制御電圧に加算する方法が用いられている。この方
法では、３フイールドの各区間で独立のＡＧＣ制御電圧
でＡＧＣがかかるようなゲイン制御が行われる。
従来の構成では、本線信号のＡＧＣ回路が低入射光量時
に大ゲインで作動しているときに、フリッカ変動分に対
応する各フィールドごとのＡＧＣ補正電圧の加算が行わ
れると、ＡＧＣの制御範囲を越えてしまい、フリッカが
画面に現れる欠点があった。
に大ゲインで作動しているときに、フリッカ変動分に対
応する各フィールドごとのＡＧＣ補正電圧の加算が行わ
れると、ＡＧＣの制御範囲を越えてしまい、フリッカが
画面に現れる欠点があった。
本発明はこの問題にかんがみ、螢光灯照明による比較的
暗い室内で撮像するときに、ＡＧＣが飽和することなく
、フリッカ除去補正のためのフィールドごとのゲイン制
御が支障なく行われるようにすることを目的とする。
暗い室内で撮像するときに、ＡＧＣが飽和することなく
、フリッカ除去補正のためのフィールドごとのゲイン制
御が支障なく行われるようにすることを目的とする。
本発明の商用電源周波数フリッカの除去回路は、撮像出
力の平均レベルを検出してＡＧＣ制御信号を形成する本
線系２０と、上記ＡＧＣ制御信号を基準にして撮像出力
のフィールドごとにレベル変動するフリッカ成分を検出
するフリッカ補正系３０と、上記本線系２０及びフリッ
カ補正系３０の各出力のレベルを制限する２つのりミッ
タ１２．１３とを備え、各リミッタ１２．１３の出力を
加算した制御信号で撮像出力のゲインを制御することを
特徴とする。
力の平均レベルを検出してＡＧＣ制御信号を形成する本
線系２０と、上記ＡＧＣ制御信号を基準にして撮像出力
のフィールドごとにレベル変動するフリッカ成分を検出
するフリッカ補正系３０と、上記本線系２０及びフリッ
カ補正系３０の各出力のレベルを制限する２つのりミッ
タ１２．１３とを備え、各リミッタ１２．１３の出力を
加算した制御信号で撮像出力のゲインを制御することを
特徴とする。
ＮＴＳＣビデオカメラの場合、５０Ｈｚ電源の螢光灯下
で撮像すると、３フイールド（１／２０秒）の周期で画
面にフリッカが生じる。このフリッカは、本線ＡＧＣ系
のゲイン制御信号をフィールドごとのフリッカ成分で補
正することにより除去することができる。本線ＡＧＣ系
のゲイン制御信号とフリッカ補正分とを夫々リミッタを
かけて加算することにより、暗像光の最悪条件下でもゲ
イン制御アンプの制御レンジを外れたゲイン制御信号が
形成されることがない。
で撮像すると、３フイールド（１／２０秒）の周期で画
面にフリッカが生じる。このフリッカは、本線ＡＧＣ系
のゲイン制御信号をフィールドごとのフリッカ成分で補
正することにより除去することができる。本線ＡＧＣ系
のゲイン制御信号とフリッカ補正分とを夫々リミッタを
かけて加算することにより、暗像光の最悪条件下でもゲ
イン制御アンプの制御レンジを外れたゲイン制御信号が
形成されることがない。
第１図は本発明によるフリッカ除去回路の要部ブロック
図を示す。入力の撮像素子出力はゲインコントロール用
の電圧制御アンプ（ＶＣＡ）１を介し、Ａ／Ｄ変換器２
でディジタル信号に変換されてから図外の処理回路へ導
出される。Ａ／Ｄ変換器２の出力は例えば１フイ一ルド
分の画素データを加算してフィールド画面の平均レベル
を求める検波回路３に供給される。検波出力はフィール
ドごとに３フイールドのサイクルで順次切換えられるス
イッチ４で振り分けられて各フィールドに対応したメモ
リ （Ｍ１〜３）５−１．５−２．５−３に記憶される
。
図を示す。入力の撮像素子出力はゲインコントロール用
の電圧制御アンプ（ＶＣＡ）１を介し、Ａ／Ｄ変換器２
でディジタル信号に変換されてから図外の処理回路へ導
出される。Ａ／Ｄ変換器２の出力は例えば１フイ一ルド
分の画素データを加算してフィールド画面の平均レベル
を求める検波回路３に供給される。検波出力はフィール
ドごとに３フイールドのサイクルで順次切換えられるス
イッチ４で振り分けられて各フィールドに対応したメモ
リ （Ｍ１〜３）５−１．５−２．５−３に記憶される
。
各メモリ５−１〜５−３の内容は成るタイミングで一時
に読み出されて加算器７に供給され、また別のタイミン
グで１つずつ順次に読出され、１〜３フイ一ルド順次で
切換えられるスイッチ６に供給される。
に読み出されて加算器７に供給され、また別のタイミン
グで１つずつ順次に読出され、１〜３フイ一ルド順次で
切換えられるスイッチ６に供給される。
加算器７の出力は３フイ一ルド分の検波レベルの平均と
考えることができる。加算出力はコンパレータ９で基準
レベルｒｅｆと比較され、比較結果の誤差出力が時定数
回路１０ｂで十数フィールド期間にわたって平滑されて
、ＡＧＣ制御信号としてリミッタ１３に供給される。リ
ミッタ１３は第２図に示すようにその入力レベルをＭＩ
Ｎ−ＭＡＸの間に制限して出力する。この範囲はＶＣＡ
Ｉのゲインでは＋６〜＋２４ｄＢに相当する。
考えることができる。加算出力はコンパレータ９で基準
レベルｒｅｆと比較され、比較結果の誤差出力が時定数
回路１０ｂで十数フィールド期間にわたって平滑されて
、ＡＧＣ制御信号としてリミッタ１３に供給される。リ
ミッタ１３は第２図に示すようにその入力レベルをＭＩ
Ｎ−ＭＡＸの間に制限して出力する。この範囲はＶＣＡ
Ｉのゲインでは＋６〜＋２４ｄＢに相当する。
リミッタ１３の出力は加算器１４を介してＤ／Ａ変換器
１５に供給され、変換アナログ電圧がＡＧＣ制御電圧と
してＶＣＡｌに供給される。以上によりＡＧＣループが
構成される。加算器７、コンパレータ９、時定数回路１
０ｂが本線系２０を構成する。
１５に供給され、変換アナログ電圧がＡＧＣ制御電圧と
してＶＣＡｌに供給される。以上によりＡＧＣループが
構成される。加算器７、コンパレータ９、時定数回路１
０ｂが本線系２０を構成する。
一方、メモリ５−１〜５−３からフィールド順次に読出
された検波出力は、スイッチ６でフィールドごとに選択
され、コンパレータ８で基準ｒｅｆと比較される。比較
出力は時定数回路１０ａで例えば数フイールド区間の時
定数で平滑され、次に減算器１１で、本線系２０のＡＧ
Ｃ制御信号である時定数回路１０ｂの出力が差引かれる
。従って減算器１１からはフィールド順次で３フイール
ドサイクルのフリッカ成分が抽出される。なお時定数回
路１０ａは実際には３フイ一ルド分に対応して３系統あ
り、各々が前回の積分値を保持し、更新値と合わせて新
たな積分を実行する。コンパレータ８、時定数回路１０
ａ及び減算器１１がフリッカ補正系３０を構成する。
された検波出力は、スイッチ６でフィールドごとに選択
され、コンパレータ８で基準ｒｅｆと比較される。比較
出力は時定数回路１０ａで例えば数フイールド区間の時
定数で平滑され、次に減算器１１で、本線系２０のＡＧ
Ｃ制御信号である時定数回路１０ｂの出力が差引かれる
。従って減算器１１からはフィールド順次で３フイール
ドサイクルのフリッカ成分が抽出される。なお時定数回
路１０ａは実際には３フイ一ルド分に対応して３系統あ
り、各々が前回の積分値を保持し、更新値と合わせて新
たな積分を実行する。コンパレータ８、時定数回路１０
ａ及び減算器１１がフリッカ補正系３０を構成する。
減算器１１の出力はリミッタ１２に供給される。
このリミッタ１２は入力をＶＣＡｌのゲイン換算で±６
ｄＢの範囲に制限する。リミッタ１２の出力は加算器１
４で本線のＡＧＣ制御信号と加算され、フリフカ補正が
加味されたＡＧＣ制御信号としてＤ／Ａ変換器１５から
ＶＣＡＩに供給される。
ｄＢの範囲に制限する。リミッタ１２の出力は加算器１
４で本線のＡＧＣ制御信号と加算され、フリフカ補正が
加味されたＡＧＣ制御信号としてＤ／Ａ変換器１５から
ＶＣＡＩに供給される。
第２図に示すように、ＶＣＡＩのゲイン可変範囲が０〜
３０ｄＢである場合、本線系２０のＡＧＣ制御信号はリ
ミッタ１３で＋６〜＋２４ｄＢ相当に制限されている。
３０ｄＢである場合、本線系２０のＡＧＣ制御信号はリ
ミッタ１３で＋６〜＋２４ｄＢ相当に制限されている。
一方、フリフカ補正系３０のリミッタ１２の出力は±６
ｄＢに制限されている。従って加算器１４でこれらが加
え合わさったとき、最悪でも０ｄＢ（６−６）〜３０ｄ
Ｂ（２４＋６）の範囲内でゲイン制御が行われる。従っ
て従来のようにＶＣＡＩの制御可能な範囲を外れてゲイ
ン制御電圧が与えられることがなく、どのような状態で
も商用電源フリッカを除去するＡＧＣ動作が行われる。
ｄＢに制限されている。従って加算器１４でこれらが加
え合わさったとき、最悪でも０ｄＢ（６−６）〜３０ｄ
Ｂ（２４＋６）の範囲内でゲイン制御が行われる。従っ
て従来のようにＶＣＡＩの制御可能な範囲を外れてゲイ
ン制御電圧が与えられることがなく、どのような状態で
も商用電源フリッカを除去するＡＧＣ動作が行われる。
なお第１図の構成ではリミッタ１３の制限範囲は固定（
±６ ｄＢ）であるが、本線系２０のＡＧＣ制御電圧が
大きいときには制限範囲を更に狭め、ＡｃｃＩ］ｉ電圧
が小さいときには範囲を広くしてもよい。
±６ ｄＢ）であるが、本線系２０のＡＧＣ制御電圧が
大きいときには制限範囲を更に狭め、ＡｃｃＩ］ｉ電圧
が小さいときには範囲を広くしてもよい。
本発明は上述のようにリミッタを介してＡＧＣ系のゲイ
ン制御信号及びフィールドごとのフリッカ補正信号とを
加算する構成であるから、暗像光を撮像するときにゲイ
ン制御アンプに与えるゲインが最大になっても、フリッ
カ成分除去のフィールドごとのゲイン補正を支障なく行
う余裕を持たせであるので、最悪条件下でもフリフカ除
去が可能となる。特に、比較的暗い室内で螢光灯下で撮
像してもフリッカが生じない。
ン制御信号及びフィールドごとのフリッカ補正信号とを
加算する構成であるから、暗像光を撮像するときにゲイ
ン制御アンプに与えるゲインが最大になっても、フリッ
カ成分除去のフィールドごとのゲイン補正を支障なく行
う余裕を持たせであるので、最悪条件下でもフリフカ除
去が可能となる。特に、比較的暗い室内で螢光灯下で撮
像してもフリッカが生じない。
第１図は本発明を適用した撮像装置のフリッカ除去回路
のブロック図、第２図は第１図の回路におけるＡＧＣ制
御アンプの入出力特性図である。 なお図面に用いた符号において、 １・・・・−−−一−−−−−−−−−−・ＶＣＡ３・
・−−一−−・・−一−−−−−−・−検波回路８．９
−一−−−・−−−−一−−−−コンパレータ１２、１
３・−・・・・・・・リミッタ１４・−・−・−・・−
・・・・−加算器２０−−−−−−−−−−・−・一本
線系３０−−−−−・・−・−一−−−−−−−フリフ
カ補正系である。
のブロック図、第２図は第１図の回路におけるＡＧＣ制
御アンプの入出力特性図である。 なお図面に用いた符号において、 １・・・・−−−一−−−−−−−−−−・ＶＣＡ３・
・−−一−−・・−一−−−−−−・−検波回路８．９
−一−−−・−−−−一−−−−コンパレータ１２、１
３・−・・・・・・・リミッタ１４・−・−・−・・−
・・・・−加算器２０−−−−−−−−−−・−・一本
線系３０−−−−−・・−・−一−−−−−−−フリフ
カ補正系である。
Claims (1)
- 【特許請求の範囲】 撮像出力の平均レベルを検出してＡＧＣ制御信号を形成
する本線系と、 上記ＡＧＣ制御信号を基準にして撮像出力のフィールド
ごとにレベル変動するフリッカ成分を検出するフリッカ
補正系と、 上記本線系及びフリッカ補正系の各出力のレベルを制限
する２つのリミッタとを備え、 各リミッタの出力を加算した制御信号で撮像出力のゲイ
ンを制御することを特徴とする撮像装置における商用電
源周波数フリッカ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127279A JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127279A JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02306776A true JPH02306776A (ja) | 1990-12-20 |
| JP2762560B2 JP2762560B2 (ja) | 1998-06-04 |
Family
ID=14956047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127279A Expired - Fee Related JP2762560B2 (ja) | 1989-05-20 | 1989-05-20 | 撮像装置における商用電源周波数フリツカ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2762560B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548932A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu General Ltd | フリツカレス電子シヤツタ制御装置 |
| US6882363B1 (en) * | 1999-01-29 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
| JP2018078451A (ja) * | 2016-11-09 | 2018-05-17 | キヤノン株式会社 | 撮像装置、その制御方法、および制御プログラム |
-
1989
- 1989-05-20 JP JP1127279A patent/JP2762560B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548932A (ja) * | 1991-08-09 | 1993-02-26 | Fujitsu General Ltd | フリツカレス電子シヤツタ制御装置 |
| US6882363B1 (en) * | 1999-01-29 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Video signal processing apparatus |
| JP2018078451A (ja) * | 2016-11-09 | 2018-05-17 | キヤノン株式会社 | 撮像装置、その制御方法、および制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2762560B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687670B2 (ja) | 動き検出回路および手ぶれ補正装置 | |
| JP3375557B2 (ja) | 映像信号処理装置 | |
| JPH04271669A (ja) | 階調補正装置 | |
| JPH04293365A (ja) | 階調補正装置 | |
| US6657659B1 (en) | Flicker compensation for cameras | |
| JPH02306776A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JPH02306777A (ja) | 撮像装置における商用電源周波数フリツカ除去回路 | |
| JP2995887B2 (ja) | フリッカー補正回路 | |
| KR0134487B1 (ko) | 캠코더 화면의 주변부 명암 보정 회로 | |
| JP4026890B2 (ja) | 電子カメラ及びその電子シャッター制御方法 | |
| JP3413850B2 (ja) | ビデオカメラ | |
| JPH02203677A (ja) | 撮像装置 | |
| JPH074003B2 (ja) | 信号圧縮装置 | |
| JP2798562B2 (ja) | 信号補正回路 | |
| JP2998152B2 (ja) | 撮像信号処理回路 | |
| JPH0522653A (ja) | 撮像装置の露光制御方法 | |
| JP3607356B2 (ja) | 撮像装置 | |
| JPH0410794A (ja) | 画質補正回路 | |
| JP3318948B2 (ja) | ビデオカメラ | |
| KR200150134Y1 (ko) | 디지탈 캠코더의 이득자동 제어시스템 | |
| JP3574668B2 (ja) | 撮像装置 | |
| JPH0718213Y2 (ja) | アパーチャ補正回路 | |
| JP2586394B2 (ja) | 固体撮像装置 | |
| JPH07236087A (ja) | テレビジョンカメラ装置 | |
| JPH0730803A (ja) | 露光制御方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |