JPH02307259A

JPH02307259A - 高電圧発生回路

Info

Publication number: JPH02307259A
Application number: JP1129408A
Authority: JP
Inventors: Akira Maruyama; 明丸山
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1989-05-23
Filing date: 1989-05-23
Publication date: 1990-12-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１本発明は不揮発性半導体メモリーの中で特に電気的に書
き込み、消去可能なリードオンリーメモリー（以下、Ｅ
２ＦＲＯＭと記す）の書き込み、消去に必要な高電圧を
発生させるための高電圧発生回路に関する。

［従来の技術］Ｅ２ＦＲＯＭのデータの書き込み、消去には供給電源電
圧よりも高い電圧（１５■〜２５ｖ）が必要である。第
７図は従来の高電圧発生回路である。１は昇圧電圧を発
生させるための昇圧回路で、いわゆるチャージポンプ回
路（例えば文献ＪＯＵＲＮＡＬ　　ＯＦ　　５ＯＬＩＤ
　　５ＴＡＴＥＣＩＲＣＵＩＴＳ、ＶＯＬ、５Ｃ−１６
，Ｎ。

３’、Ｊｕｎｅ　　１９８１のＡ　　１．５Ｖ　　Ｓｉ
ｎｇｌｅ　　５ｕｐｐｌｙ　　Ｏｎｅ　　Ｔｒａｎｓｉ
ｓｔｏｒ　ＣＭＯ５ＥＥＰＲＯＭ記載）でＮｃｈトラン
ジスタと容量からなる。３はメモリセル等の負荷容量で
あり、２は昇圧回路１を駆動させる信号を供給するため
の発振信号ＣＬ、ＣＬを出力する発振回路である。２の
発振回路はインパークとＮＯＲから成っている。ＮＯＨ
の１人力には書き込み、消去制御信号（以下、Ｗ　／　
Ｅ　ｆｌｉ制御信号と記す）が入力されている。ＮＯＨ
についてはＷ／Ｅ制御信号のロジックによりＮＡＮＤで
あっても構わない。動作を説明すると、読み出し時には
ｗ　／　Ｅ　１ｌｉｌ制御信号はＨレベルとなるため発
振回路２の発振信号ＣＬ、ＣＬはそれぞれＨレベル、Ｌ
レベルに固定されるため、昇圧回路１は駆動されず昇圧
電圧は発生しない。書き込み、消去時にはＷ／Ｅ制御信
号はＬレベルとなるため、発振回路２では発振動作が生
じ発振信号ＣＬ、ＣＬが出力される。その結果、昇圧回
路１が駆動され昇圧電圧が発生する。

［発明が解決しようとする課題］従来技術での高電圧発生回路では昇圧回路ｌの昇圧電圧
値が主に発振回路２から供給される発振信号の振幅電位
、即ち電源電圧値に依存するため、電源電圧が高（なる
程発信信号の振幅電位も増え昇圧電圧値が高くなった。

そのため電源電圧が高い場合にはメモリトランジスタの
高電圧印加によるストレスによる信頼性の劣化が生じた
。また、昇圧電圧値の電源電圧依存による昇圧電圧値の
変動によって書き込み、消去特性の変動が生じた。ある
いは、この様な昇圧電圧値の電源電圧依存を無（すため
に、昇圧電圧出力端にツェナーダイオード等を設けて昇
圧電圧をある電位でカットオ〕させて一定とする必要が
あった。本発明はこの様な課題を解決すべく、昇圧電圧
値を電ｌｆ！Ａ電圧に依存せず一定とすることを目的と
する。

［課題を解決するための手段１本発明の高電圧発生回路は発振信号を出力する発振回路
と該発振信号により駆動する昇圧回路から成る高電圧発
生回路において、該発振回路の出力である発振信号に電
位を供給する一定電位供給回路を具備したことを特徴と
する。

［作　用］本発明の上記の構成によれば、発振信号の振幅電位が電
源電圧に依らず一定電位となるため、これにより駆動さ
れる昇圧回路の昇圧電圧値も電源電圧に依存せず一定電
圧値となる。

［実　施　例］第１図は本発明の第１の実施例である。発振回路２内の
発振信号ＣＬ、ＣＬを出力するインバータ４．５のＰｃ
ｈｔ−ランジスタロ、７のソースには、Ｐｃｈトランジ
スタ９とＮｃｈトランジスタ１０〜１２とで構成された
一定電位供給回路８より電圧Ｖ８が与えられている。こ
こで、ＮｃｈトランジスタｌＯ〜１２の電流供給能力は
Ｐｃｈｈランジスク９の能力よりも十分に大きいものと
する。第２図を用いて動作について説明する。電源電圧
■。。が低い領域ではＮｃｈｔ−ランジスタ１０〜１２
の全てがオン状態ではないので、電位Ｖ８はＰｃｈトラ
ンジスタ９によりＶ。０と同一の電イ立が出力される。

電（原電圧Ｖ。０が高くなってＮｃｈトランジスタ１０
〜１２が全てオン状態になる電位Ｖｃになると、Ｖｏｎ
がそれより高くなってもＮＣｈトランジスタ１０〜１２
の電流供給能力がＰｃｈ）ランジスタ９の能力よりも十
分に大きいため、電位ｖ８はＶｃのまま一定電位を保ち
続ける。この一定電位Ｖｃの値はＮｃｈｈランジスタ１
０〜１２のしきい値電圧値と、その和によって決定され
る。電位Ｖｃを仕様型、ＦＡ電圧範囲の電位よりも低い
値に設定しておくと、発振回路２の出力である発振信号
ＣＬ、ＣＬの振幅電位は第３図に示す様に仕様電源電圧
の範囲でＶｃ一定の電位振幅となるため、昇圧回路１の
昇圧電圧値は電源電圧Ｖ。０に依存せず一定電圧値とな
る。この場合、昇圧電圧値は昇圧回路１を構成するＮｃ
ｈｈランジスタのしきい値電圧値で変化するが、つまり
、しきい値電圧値が高い程昇圧電圧値は低（なるが、電
位Ｖ８はＮｃｈｈランジスク１０〜１２のしきい値電圧
値も同時に高くなることでその分高くなるため相殺し合
って、結局昇圧電圧値のＮｃｈｈランジスクのしきい値
電圧値のプロセス変動による変化は少なくなる。

第１の実施例では一定電位供給回路８はＮ　ｃ　ｈトラ
ンジスタｌＯ〜１２の３段構成で説明したが、一定電位
Ｖｃの設定、あるいはＮ　ｃ　ｈ　トランジスタのしき
い値電圧値によっては段数は変化する。

一定電位供給回路８の構成は他にも第４図に示す様にＰ
ｃｈトランジスタ９の代りに抵抗１３であってもよいし
、また、第５図に示す様にＮｃｈデプリーション型トラ
ンジスタ１４と負荷Ｎｃｈトランジスタ１５とで構成し
ても良い。第５図の場合はＮ　ｃ　ｈデプリーション型
トランジスタ１４の電源供給能力なＮｃｈトランジスタ
１５の能力よりも十分太きくしておくと、トランジスタ
１４のデプリーションしきい値電圧値により一定電位Ｖ
ｃが決定される。

第６図は本発明の第２の実施例である。この場合はイン
バータ４．５の出力部にＮｃｈトランジスタ１６〜１８
．１９〜２１をそれぞれ接続し、Ｐ　ｃ　ｈ　ｈランジ
スタロ、７と合せて一定電位供給回路８．８′を構成し
ている。トランジスタ１６〜１８．１９〜２１は互に同
一のものであり、また、その電源供給能力はそれぞれＰ
ｃｈトランジスタ６．７より十分大きいとする。第１の
実施例と同様に発振信号ＣＬ、ＣＬの振幅電位はトラン
ジスタ１６〜１８．１９〜２１により一定電位Ｖｃとな
るため、昇圧回路１の昇圧電圧値は電源電圧Ｖ。。に依
存せず一定電圧値となる。

［発明の効果１以上述べた様に本発明によれば、昇圧電位値の電源電圧
依存を無（したので高電源電圧側でのメモリセルの高電
圧印加ストレスによる信頼性の劣化を抑えること、また
、古き込み、消去特性の安定化を図ることが可能となる
。

また、昇圧電圧値を一定とするためのツェナーダイオー
ド等も不要となるため、ツェナーダイオード等を形成す
るためのプロセス工程を減らすことが可能となる。また
、ツェナーダイオードを使用した場合のその信頼性劣化
の問題から解放される。

また、昇圧電圧の立ち上り時間の発振信号の振幅電位依
存の要因が無くなるため、立ち上り時間の電流電圧によ
る変動を抑えることができ、メモリセルの高電圧ストレ
スによる信頼性の劣化を抑えること、書き込み、消去特
性の安定化を図ることが容易となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図。第２図は第１の実施例での電位を示す特性図。第３図は
第１の実施例での信号波形を示す特性図。第４図、第５図は第１の実施例中の一定電位供給回路８
の他の構成を示す回路図。第６図は本発明の第２の実施
例を示す回路図。第７図は従来の高電圧発生回路を示す
回路図。ｌ　・　・・・昇圧回路２　・・・・・発振回路８．８′　　・・一定電位供給回路３・・・・・・負荷容量６．７．９・・Ｐｃｈｈランジスタ１０〜１２．１５〜２１・・・・Ｎｃｈトランジスタ１３・・・・・・抵抗１４・・・・・・Ｎｃｈデプリーション型トランジスタ以　　上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）算４巴　　
　ス５　■ 悌　６　ｍｄ１巳　　　　　謎巨　　　　　　　−

Claims

【特許請求の範囲】

発振信号を出力する発振回路と該発振信号により駆動す
る昇圧回路から成る高電圧発生回路において、該発振回
路の出力である発振信号に電位を供給する一定電位供給
回路を具備したことを特徴とする高電圧発生回路。