JPH02308520A - 低温処理装置 - Google Patents

低温処理装置

Info

Publication number
JPH02308520A
JPH02308520A JP12988789A JP12988789A JPH02308520A JP H02308520 A JPH02308520 A JP H02308520A JP 12988789 A JP12988789 A JP 12988789A JP 12988789 A JP12988789 A JP 12988789A JP H02308520 A JPH02308520 A JP H02308520A
Authority
JP
Japan
Prior art keywords
substrate
support
wafer
low
low temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12988789A
Other languages
English (en)
Other versions
JP2874186B2 (ja
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1129887A priority Critical patent/JP2874186B2/ja
Publication of JPH02308520A publication Critical patent/JPH02308520A/ja
Application granted granted Critical
Publication of JP2874186B2 publication Critical patent/JP2874186B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低温処理装置に関し、特に、基体支持体に支
持された被処理基体を低温状態で処理する低温処理装置
に関するものである0本発明は例えば電子材料形成の分
野において、半導体基板等の被処理基体に、例えば成膜
を施す場合などに利用することができる。
〔発明の概要〕
低温処理装置には、被処理基体を支持する支持体も同時
に冷却されて該支持体にも低温処理が施されてしまうと
いう問題があるが、本発明は、少なくとも処理時に被処
理基体により基体処理体表面を覆う構成にして低温処理
を行うことにより、支持体に低温処理がなされることを
防止したものである。
〔従来の技術〕
近年、低温処理装置、例えば、被処理基体を例えば堆積
種の露点以下という低い温度に冷却して基体表面上に膜
を堆積する低温成膜装置等が注目されている。これは、
次のような背景による。
即ち、従来、成膜手段特にCvD技術は、特に半導体製
造プロセス等のひとつとして重要な位置を占めてきたが
、最近の加速度的な素子の微細化の傾向に伴い、一層高
アスペクト比の溝や穴を埋め込んだり、また下地に凹凸
がある面に平坦に絶縁膜を形成する技術が求められるよ
うになりつつある。このニーズに的確に応えるには、従
来の気相を利用したCVD法では、困難になりつつある
。
最近では、被処理基体を、例えば0℃以下に冷却して堆
積種の基板への吸着効率を上げたり、更に堆積種の露点
以下の温度にしてCVDを行う技術が注目を浴びている
。堆積種を露点以下にすると、堆積種が液相に変換し、
いわゆる液相でのCVDがなされるものであり、これに
より上記従来のCVDの限界を超えることが可能になる
。
このような低温処理、特に低温成膜(低温CVD)技術
については、S S D M1987年子稿集451頁
、同1988年子稿集549頁、応用物理学会1988
年春予稿集525頁などに記載がある。
〔発明が解決しようとする問題点〕
しかし、従来の低温処理技術にあっては、被処理基体を
支持する基体支持体も同時に冷却され、該支持体にも、
被処理基体に対すると同様な処理が施されることがある
0例えば、低温成膜装置では、被処理基体であるウェハ
ーを載置する支持体であるサセプター周辺も冷却されて
いるため、このまわりにも膜堆積がおこる。このような
不必要な膜堆積に伴い、各種の不都合、例えばメンテナ
ンス顧度が上がってしまうというような問題が出て来る
。
本発明は上記問題点を解決し、被処理基体を支持体によ
り支持して低温処理を行う場合にも、支持体に対して不
必要な処理がなされるなどの不都合が起こらないように
した低温処理装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、上記問題点を解決すべく、基体支持体に支持
された被処理基体を低温状態で処理する低温処理装置に
おいて、少なくとも処理時に被処理基体により基体支持
体表面を覆う構成にしたものである。
〔作 用〕
本発明においては、低温処理時には、基体支持体表面が
被処理基体に覆われているので、該支持体表面に処理が
施されることがない0例えば、低温成膜装置について「
えば、支持体の表面に成膜されることは確実に防止され
る。
〔実施例〕
以下本発明の一実施例について、第1図を参照して説明
する。なお、当然のことではあるが、本発明は図示の実
施例にのみ限られるものではない。
第1図の実施例は、本発明を低温成膜装置に適用したも
のであり、特に、低1cvD装置に適用して、これを半
導体装置の製造ブaセスのひとつとしたものである。
第1図は、装置の構成を略示する、構成的縦断面図であ
る。
第1図において、符号1はロード室、3はアンロード室
で、各室1.3とそれぞれゲートバルブ10、10’を
介して反応室2が設置されている0反応室2は、図示し
ないが、排気系ををしている。
反応室2内には、支持体8であるサセプター上に載置さ
れて被処理基体(ここではウェハー)7が支持されてお
り、活性種生成室4から輸送管5を通して送られる活性
種が、ノズル6からこの被処理基体7であるウェハーに
与えられる。
本発明においては、処理時には、被処理基体7により基
体支持体8の表面は覆われている。
本実施例では、図示した如く、支持体8であるサセプタ
ーは、被処理基体7であるウェハーよりやや小さく作製
されていて、これにより、図の如く被処理基体7が支持
体8を覆うようになっている。支持体8には、図示して
いないが冷却ヘッドが内蔵されており、基体7を所定の
温度、例えば活性種の露点以下に冷却している。基体7
はロード室1より搬送系(図示せず)にて支持体8上に
ロードさせるようにする。(あるいは、ロード室lと反
応室2の間に冷却室を設け、そこで基体を冷却する構成
を採用することもできる)。
基体7を冷却後、外部に設けた活性種生成室4(本実施
例では、RFプラズマを設けて活性種を得るようにした
。なお矢印Aでガス導入を示す。)で活性種を生成し、
輸送管5を通して、ノズル6より、基体7に吹き付ける
。活性種は基体7上で凝縮し、液相CVDが行われる。
この時、支持体8は基体7に覆われているので、ここに
活性種が凝縮することはない。即ち、CVDは支持体8
の表面上では行われず、よって不必要な堆積が防がれる
。
なお、本実施例では、この低温CVD処理の際、図示の
ように基体7の裏面を沸点の低いIIeやArガスでバ
ンクパージする。矢印Bで、パージガスの流れを略示す
る。これは、基体7より支持体8が小さいことで可能と
なったことであるが、このバックパージにより、基体7
の裏面に該低沸点ガスがまわりこんで、基体7の裏に不
必要な膜形成がなされることも防止できる。かつこれに
より、支持体8への膜成長もより一層確実に防がれる。
所定の膜成長を終えた後は、基体7であるウェハーは搬
送系(図示せず)によりアンロード室3に移送する。
基体7であるウェハーの位置出しは、膜成長中に基体7
と接触しないようにしたガイドピンを用いてもよいし、
搬送アームの静止終了点を基体7の位置出しに用いても
よい。
また、本例における基体7であるウェハーは特に回転す
るわけではないので、自重で支持体8たるサセプターに
設置できる。必要とあれば、ベルヌーイチャック等適宜
の手段を用いてもよい。
上述の如く、この実施例は、本発明を、被処理基体7で
あるウェハーを反応種の露点以下に冷却して膜成長を行
う成膜プロセス装置に適用したもので、この場合、基体
支持体8であるサセプターとして、被処理基体7 (ウ
ェハー)よりやや小さいものを用いることによって、処
理時に基体7により支持体8を覆うようにしたものであ
り、これにより支持体8には不必要な低温処理、ここで
は成膜が施されることが防がれる。
更に本実施例では、該支持体8 (サセプター)の側面
にも、基体7(ウェハー)の裏面を希ガス等でパージで
きる機能を備えたものであるので、上記作用を一層確実
にできるとともに、基体7の裏面に不必要な堆積が起こ
ることを防止できるのである。
このように、本実施例によれば、サセプター等の支持体
8への膜堆積がないため、メンテナンス頻度が抑えられ
る。また、ウェハー等の被処理基体7の裏面への膜成長
を防ぐこともできるので、プロセスの借問性が向上する
。
〔発明の効果〕
上述の如く、本発明によれば、被処理基体を支持体によ
り支持して低温処理を行う場合にも、支持体に対して不
必要な処理がなされるなどの不都合が起こらないように
できるという効果があり、よって、例えば低温成膜装置
に適用すると、支持体に不要な成膜が生じず、メンテナ
ンス等を軽減できるという効果を得ることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例に係る装置の構成を示す縦
断面略示図である。 ■・・・ロード室、2・・・アンロード室、3・・・反
応室、7・・・被処理基体(ウェハー)、8・・・基体
支持体くサセプター)。

Claims (1)

  1. 【特許請求の範囲】 1、基体支持体に支持された被処理基体を低温状態で処
    理する低温処理装置において、 少なくとも処理時に被処理基体により基体支持体表面を
    覆う構成にしたことを特徴とする低温処理装置。
JP1129887A 1989-05-23 1989-05-23 低温処理装置 Expired - Fee Related JP2874186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1129887A JP2874186B2 (ja) 1989-05-23 1989-05-23 低温処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1129887A JP2874186B2 (ja) 1989-05-23 1989-05-23 低温処理装置

Publications (2)

Publication Number Publication Date
JPH02308520A true JPH02308520A (ja) 1990-12-21
JP2874186B2 JP2874186B2 (ja) 1999-03-24

Family

ID=15020800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1129887A Expired - Fee Related JP2874186B2 (ja) 1989-05-23 1989-05-23 低温処理装置

Country Status (1)

Country Link
JP (1) JP2874186B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233221A (ja) * 1990-07-16 1992-08-21 Novellus Syst Inc 基板支持装置
US5679405A (en) * 1990-07-16 1997-10-21 National Semiconductor Corp. Method for preventing substrate backside deposition during a chemical vapor deposition operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372877A (ja) * 1986-09-12 1988-04-02 Tokuda Seisakusho Ltd 真空処理装置
JPH01176933U (ja) * 1988-06-03 1989-12-18
JPH02135753A (ja) * 1988-11-16 1990-05-24 Sumitomo Metal Ind Ltd 試料保持装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6372877A (ja) * 1986-09-12 1988-04-02 Tokuda Seisakusho Ltd 真空処理装置
JPH01176933U (ja) * 1988-06-03 1989-12-18
JPH02135753A (ja) * 1988-11-16 1990-05-24 Sumitomo Metal Ind Ltd 試料保持装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233221A (ja) * 1990-07-16 1992-08-21 Novellus Syst Inc 基板支持装置
US5679405A (en) * 1990-07-16 1997-10-21 National Semiconductor Corp. Method for preventing substrate backside deposition during a chemical vapor deposition operation

Also Published As

Publication number Publication date
JP2874186B2 (ja) 1999-03-24

Similar Documents

Publication Publication Date Title
US8821641B2 (en) Nozzle unit, and apparatus and method for treating substrate with the same
KR100613171B1 (ko) 반도체 기판 냉각 방법 및 장치
US6338874B1 (en) Method for multilayer CVD processing in a single chamber
JP4732469B2 (ja) 表面処理方法及びその装置
JP4124543B2 (ja) 表面処理方法及びその装置
KR100975717B1 (ko) 기상성장장치와 기상성장방법
US10535513B2 (en) Apparatus and methods for backside passivation
JP3667038B2 (ja) Cvd成膜方法
JPWO2002097872A1 (ja) 半導体ウェーハの製造方法及びそれに用いられるサセプタ
JP2009200142A (ja) 成膜装置および成膜方法
JP4124800B2 (ja) 表面処理方法及びその装置
JP2874186B2 (ja) 低温処理装置
US20100216316A1 (en) Transfer of high temperature wafers
JPH03138369A (ja) 低温処理装置
KR100406892B1 (ko) 반도체웨이퍼의 제조방법
CN219297700U (zh) 一种外延生长设备及外延生长设备系统
KR940010412B1 (ko) 박막형성방법
WO2025037504A1 (ja) 基板処理方法及び基板処理装置
JP4612063B2 (ja) 表面処理方法及びその装置
JPS61242994A (ja) 縦型気相成長装置
JPS6381933A (ja) 枚葉式薄膜形成方法
JPH03179730A (ja) 半導体製造装置
JPH02152224A (ja) 気相成長装置
JP2000087246A (ja) 銅膜の熱処理方法
JPH0397691A (ja) 半導体装置製造用治具

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees