JPH02308641A - データセルストリーム結合方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明は２つの各入力データ　セル　ストリーム用のデ
ータ入力と出力データ　セル　ストリーム用のデータ出
力とを有するＡＴＤマルチプレクサ内で２つのデータ　
セル　ストリームを単一の出力データ　セル　ストリー
ムに結合する方法に関するものである。また、本発明は
このような方法を実現するためのＡＴＤマルチプレクサ
に関するものである。

（従来の技術） この種方法およびＡＴＤマルチプレクサは、非同期時分
割（Ａｓｙｎｃｈｒｏｎｏｕｓ　Ｔｉｍｅ−Ｄｅｖｉｓ
１０ｎ）と呼ばれるＡＴＤおよび情報処理袋Ｗ（以下端
末装置またはターミナルという）を含むへＴＤネ・ント
ワークにおいて使用されている。このようなネットワー
クにおいては、見出しおよびデータ　フィールドを有す
るパケット形状のデジタル情報を結合し、２つの連続す
るパケット間に固定の時間間隔をもたせて伝送するよう
にしており、２つの連続するデータ含有パケット間の時
間間隔は整数パケット長としている。この場合、見出し
はパケットがスイッチされるアドレスを示すアドレス　
フィールドを含み、データ　フィールドはデジタル情報
を含む。また、同じように、見出しはパケットが任意の
デジタル情報を含まないことを示すパ空白セル（ｅｍｐ
ｔｙ　ｃｅｌｌ）　”コードを含む。パケットはまたデ
ータ　セルとも呼ばれる。ＡＴＤマルチプレクサは入力
データ　セル　ストリームを単一の出力データ　セル　
ストリームに結合する。入力データセル　ストリームは
端末装置または前のＡＴＤマルチプレクサから発生し、
出力データ　セル　ストリーム内のデータ　セルはそれ
らのアドレス　フィールドにしたがって、他の端末装置
、他のマルチプレクサまたはネットワークの出力に転送
される。

ＡＴＤネットワークはスピーチ（通話）、画像またはコ
ンピュータ　データを転送するために使用される。これ
らの形状のデジタル情報はデータセルのバーストで伝送
することを可とする。この好例としては、伝送されるデ
ータ間に情報転送のない可変時間間隔で見出されるよう
なパーソナルコンピュータからのデータ　ストリームが
ある。

妨害を受けないような方法でＡＴＤネットワーク内を伝
送可能なデータ　レートは最大値により制限されるが、
データ　セルの大量供給の結果として最大の許容可能デ
ータ　レートを超える可能性もあり、この場合には、Ａ
ＴＤネットワーク内に内部トラヒックの混雑状態（コン
ジエスチョン）が起る。

家庭内でユーザが使用するように小形のＡＴＤネットワ
ークを使用する場合は、混雑（コンジェスチョン）の結
果として情報を失うことは左程重大なこととはいえない
。例えば、電話通話の１つまたは複数のデータ　セルが
失われることは許容可能である。この場合、諒解度は低
下したとしても、失われたデータ　セルの数が大きくな
らない限りは、会話が不可能になるという必然性はない
。過大なデータ　セルの喪失に対抗する可能性としては
、多量の情報が提供されたとき一時的にデータを蓄積さ
せるためのバッファの使用があるが、そうした場合でも
なおデータ　セルを失なう機会は残るという問題が存在
する。

〔発明が解決しようとする課題〕

本発明の目的は上述の混雑状態に関して解決を与え、で
きるだけ多くの情報転送を保持しうるような方法を提供
しようとするものである。

〔課題を解決するための手段〕

この目的を達成するため、本発明によるデータセル　ス
トリーム結合方法においては、２つの各入力データ　セ
ル　ストリーム用のデータ入力と出力データ　セル　ス
トリーム用のデータ出力とを有するＡＴＤマルチプレク
サ内で２つのデータセル　ストリームを単一の出力デー
タ　セル　ストリームに結合する方法において、データ
入力からデータ出力へのデータ　セル　ストリーム転送
の場合における内部トラヒンク混雑状態の発生を検出し
、内部トラヒック混雑状態の検出時に、関連のＡＴＤマ
ルチプレクサ　データ人力に関連する混雑信号送信器に
第１の値を有する内部混雑信号を伝送するようにしたこ
と、ＡＴＤマルチプレクサにより受信される外部混雑信
号の第１の値に応じて、データ入力を介してのデータ　
セル　ストリームの転送をブロックするようにしたこと
、内部トラヒック混雑状態が一掃（クリア）された後、
クリア状態に対応する内部トラヒック混雑信号を遅延モ
ードで混雑信号送信器に転送するようにするか、外部混
雑信号の第２の値がＡＴＤマルチプレクサにより遅延モ
ードで受信されるようにするか、外部混雑信号の第１の
値から第２の値への変化が検出されたとき、データ　セ
ル　ストリーム転送のブロッキングを遅延モードで解除
するようにしたことを特徴とする。

その入力を介してデータ　セル　ストリームを転送させ
るＡＴＤマルチプレクサのデータ入力に関連するバッフ
ァが一杯（ｆｕｌｌａ′態）であり、かつ関連のデータ
入力に次のデータ　セルが提供されている場合には、２
進内部混雑信号の第１の値が生成されるようにする。こ
の第１の値は関連のマルチプレクサ内に内部混雑状態が
起っていることを示す。また、内部混雑信号の第２の値
は、マルチプレクサ内に内部混雑状態が起っていないこ
とを示す。内部混雑信号は関連のデータ入力に関連する
混雑信号送信器により第２のＡＴＤマルチプレクサに転
送されるようにする。この場合、情報信号の信号方向は
アップストリーム（ｕｐｓ　ｔｒｅａｍ　）である。第
２　ＡＴＤマルチプレクサは外部から到来することの混
雑信号を外部混雑信号として受信し、外部混雑信号が第
１の値を有する場合、第２マルチプレクサはそれに応じ
てその２つのデータ入力の１つをブロックする。かくし
て、第１　ＡＴＤマルチプレクサへのデータ供給は低減
されることになる。

第２　ＡＴＤマルチプレクサの他のデータ人力を介して
のデータ転送は前述の状態に保持される。次に、その後
、第、ＩＡＴＤマルチプレクサにおいてなお混雑状態が
検出される場合、これは、混雑状態が第２　ＡＴＤマル
チプレクサのブロックされていないデータ入力を介して
のデータ　セル　ストリームに起因することを意味する
。その場合には、内部トラヒックの混雑状態はこのブロ
ックされていないデータ入力においても検出され、それ
に応じて第２マルチプレクサ内で内部混雑信号が生成さ
れる。その後、上述のプロセスは、データ入力のブロッ
キングによりデータの供給が低減され、混雑状態がもは
や検出されなくなるまで、他のマルチプレクサ内で反復
される。このように、本発明の目的は、前述のプロセス
により、換言すれば、マルチプレクサ内に内部トラヒッ
クの混雑を生じさせるようなデータ供給を除去するか、
あるいは少なくとも低減させることにより、これを達成
することができる。

ひとたび、第１　ＡＴＤマルチプレクサ内の内部トラヒ
ックの混雑状態が一掃されたことが検出されると、内部
混雑信号は直ちにクリア状態に関連する第２の値を得る
。第２のアップストリームＡＴＤマルチプレクサが直ち
にこの第２の値を報知された場合は、混雑状態が再度直
ちに生成される可能性があり、これにより、第１　ＡＴ
Ｄマルチプレクサ内に混雑状態と非混雑状態の急激な交
番が起りうるという欠陥を生ずる。この欠陥を取除くた
め、第２　ＡＴＤマルチプレクサのブロックされたデー
タ入力のブロッキングを遅延モードで解除するようにし
ている。

本発明方法の一実施例によるときは、２つのデータ入力
の１つにスイッチ　プライオリティを割当てるようにし
たこと、外部混雑信号の第１の値の検出時にプライオリ
ティを有しないデータ入力を介してのデータ　セル　ス
トリームの転送をブロックするようにしたことを特徴と
する。

単一データ入力にスイッチ　プライオリティを割当てる
ことにより、データ　セルをデータ出力に転送するため
の他のデータ入力を介してプライオリティが与えられる
。混雑状態がない場合には、プライオリティをもたない
データ入力は、プライオリティを有するデータ入力に空
白（ｅｍｐｔｙ　）データ　セルが提供された場合、デ
ータ出力にデータ　セルを転送することができ、混雑状
態が起った場合は、プライオリティをもたないデータ入
力はブロックされる。また、２つのうち、より重要な情
報を転送しようとするデータ入力にスイッチプライオリ
ティを割当てることにより、より重要な情報の転送を充
分確保することができる。

また、本発明方法の他の実施例の場合は、受信外部混雑
信号をブロックされたデータ入力に関連する混雑信号送
信器に伝送するようにしたことを特徴とする。

外部混雑信号の搬送は、あるＡＴＤマルチプレクサ内の
、データ入力における内部トラヒック混雑状態の発生が
このデータ入力に結合された＾ＴＤネットワーク内のす
べてのアップストリームＡＴＤマルチプレクサに告知さ
れるという結果を招来する。

かくして、これらのＡＴＤマルチプレクサはそれらの情
報がネットワークの出力に転送されないという事実を報
知され、この告知への反動として情報の伝送をストップ
する。すなわち、その場合には、それは情報を転送しよ
うとするなんらの意識をも有しないことによる。

また、本発明方法を実現するためのマルチプレクサの場
合は、該ＡＴＤマルチプレクサは２つのデータ入力およ
び１つのデータ出力を含むこと、該ＡＴＤマルチプレク
サは各データ入力に対して内部トラヒック混雑状態を検
出する混雑検出器を含み、検出器の出力を混雑信号送信
器の入力に接続したこと、該ＡＴＤマルチプレクサはデ
ータ入力を介してのデータ　セル　ストリームの転送を
ブロックするブロックキング手段を具えたこと、該ＡＴ
Ｄマルチプレクサは外部混雑信号を受信する入力ならび
にブロッキング手段の入力に接続した出力を有する混雑
信号受信器を含み、各混雑信号送信器に、混雑信号送信
器の出力に内部混雑信号の第２の値を遅延モードで供給
するための遅延素子を設けるようにしたこと、もしくは
該混雑信号受信器に混雑信号受信器の出力に、外部混雑
信号の第２の値を遅延モードで供給するための遅延素子
を設けるようにしたことを特徴とする。

さらに、本発明マルチプレクサの他の実施例においては
、インピーダンスの一端をデータ入力に接続し、他端を
スイッチ手段を介して基準端子に結合することによりデ
ータ入力をデータ受信ラインに接続可能としたこと、ス
イッチ手段をデータ入力に関連する混雑信号送信器の出
力に接続し、内部混雑信号の第１の値に応じて、該イン
ピーダンスをスイッチ　オフするようにしたこと、混雑
信号受信器の人力をデータ出力に接続し、この混雑信号
受信器はデータ転送ラインの端部のインピーダンスがス
イッチ　オフされたかどうかを検出するため、データ出
力に接続したデータ転送ラインにリンクさせた検出手段
を具え、該検出手段の人力および出力により、それぞれ
該混雑信号受信器の入力および出力を構成させるように
したことを特徴とする。

第１　ＡＴＤマルチプレクサのデータ入力をデータバス
を介して第２　ＡＴＤマルチプレクサのデータ出力に接
続する場合、後者（データ　パス）はデータ入力用のデ
ータ受信ラインおよびデータ出力用のデータ送信ライン
を形成する。したがって、この場合、データ入力に接続
されるインピーダンスはデータ　パスの終端特性インピ
ーダンスである。

データ　パスは、信号電圧が高い値を有するとき充電さ
れ、その後インピーダンスを通して放電される漂遊容量
を含む。インピーダンスがスイッチオフされた場合は、
データ　パスの漂遊容量は最大の利用可能電圧値に充電
され、その後は放電することはできない。第２　ＡＴＤ
マルチプレクサータ出力に接続した検出手段は、信号の
ビット周期に比し長い特定の時間間隔に対してデータ　
パス上の電圧が変らなかったことを検出した場合、それ
らの出力に混雑信号を生成する。この実施例の利点は第
１　ＡＴＩＩマルチプレクサから第２　ＡＴＤマルチプ
レクサへの混雑信号の伝送に付加的配線を必要としない
ことであり、また他の利点は、配線の断線あるいはケー
ブルの非接続が検出され、同じようにユーザに告知され
るということである。

〔実施例〕

以下図面により本発明を説明する。

第１図はネットワークを通じてデータ　セルストリーム
を分配し、結合させるへＴＤネットワークの一実施例を
示す。ＡＴＤネットワークは、例えば公衆電話または公
共放送ネットワークのような他の通信回路網との通信を
与えるネットワークインターフェース３に接続する。

へＴＤネ・ントワークはＡＴＤマルチプレクサ１−２，
・・・・・・、１−ｎを含み、前記ＡＴＤマルチプレク
サの各々は２つのデータ入力４，５、データ出力６、混
雑（コンジエスチョン）信号人力１４および混９１１（
コンジエスチョン）信号出力１２．　１３を具える。ま
た、ＡＴＤネットワークは端末装置（ターミナル）２−
１．２−２，・・・・・・、２−ｍを含み、前記各端末
装置２はデータ人カフ、データ出力８および混雑信号人
力１５を具える。マルチプレクサ１のデータ人力４およ
び５はデータ　パス１０を介して他のマルチプレクサ１
のデータ出力６、端末装置２のデータ出力８またはネッ
トワーク　インターフェース３のデータ出力に接続する
を可とする。また、マルチプレクサｌのデータ出力６は
他のマルチプレクサ１のデータ人力に接続するほか、端
末装置２のデータ人カフまたはネットワークインターフ
ェース３のデータ入力に接続することができる。また、
端末装置２のデータ人カフまたはデータ出力８はネット
ワーク　インターフェース３に接続するを可とする。さ
らに、マルチプレクサの混雑信号出力１２および１３は
混雑信号導線１１を介して他のマルチプレクサ１の混雑
信号人力１４または端末装置２の混雑信号人力１５に接
続する。

このように、データ　パス１０および混雑信号導線１１
を介して端末装置２−１．２−２，・・・・・・、２−
ｍおよびＡＴＤマルチプレクサ１−１．１−２。

・・・・・・、　　１−ｎを相互接続するときは、端末
装置間における情報の相互交換が可能となる。相互交換
の例としては内線電話通話またはパーソナル　コンビエ
ータ間のデータ交換がある。混雑信号導線１１を介して
は２進混雑信号が伝送されるようにする。すなわち、混
雑（コンジエスチョン）が検出されない場合、混雑信号
は論理値“０′°を有し、実際に混雑が検出された場合
は論理値゛′１”を呈するようにする。

マルチプレクサの１つ（例えば、１−ｉ）が内部トラヒ
ックの混雑（ｃｏｎｇｅｓｔ１０ｎ）を検出した場合は
、マルチプレクサ１−ｉは論理値“１”を有する混雑信
号を、混雑導線１１を介して２番目のアップストリーム
　マルチプレクサ１−ｊに送出し、このマルチプレクサ
１−ｊがひとたび論理値“１′′を有する混雑信号を受
信すると、マルチプレクサ１−ｊはこれに応じてそのデ
ータ入力の１つをブロックする。これは、混雑信号を発
生したマルチプレクサ１−ｉへのデータ供給が制限され
るという事実を招来する。かくして、マルチプレクサ１
−ｉがもはや内部トラヒック混雑を検出しなくなった場
合はマルチプレクサ１−ｊのデータ入力のブロッキング
の遅延解除が行われるようにする。

この場合、遅延素子は第１マルチプレクサ１−ｉと第２
マルチプレクサ１−ｊの間の混雑信号導線１１内に配置
するを可とする。これは第１図においては明瞭のため図
示を省略しである。マルチプレクサ１−ｊのデータ入力
のブロッキングの遅延解除の他の可能性としては、マル
チプレクサ１−ｉのそれぞれの混雑信号出力１２および
１３に遅延素子を接続するか、マルチプレクサ１−ｊの
混雑信号人力１４に遅延素子を接続する方法がある。前
者の場合には、論理値゛０”を有する混雑信号がマルチ
プレクサ１−ｉの混雑信号出力１２または１３において
遅延され、後者の場合には、マルチプレクサ１−ｊの入
力１４において混雑信号が遅延される。

第２図はマルチプレクサ１−ｉの実施例を示す。

図示のように、データ人力４および５はそれぞれの入力
回路３１−１および３１−２に接続し、前記入力回路３
１−１および３１−２を後述するスイッチ手段４０を介
してデータ出力６に接続する。２つの入力回路に関して
は、入力回路３１−２は入力回路３１−１と全く同じ設
計であるので、入力回路３１−１のみを詳細に図示する
ことにする。入力回路３１−１は２つのバッファ　メモ
リ３２−１および３２−２、表示手段３３、混雑検出器
３４、ＡＮＤゲート３５ならびに混雑信号送信器３６を
含む。表示手段３３については以下に詳述するが、バッ
ファ　メモリ３２−１および３２−２の状態に関する信
号を生成する。これらの信号はバッファが読出されてい
るかいないか、データがバッファに書込まれたかどうか
、バッファが完全に空白または一杯であるか否かを示す
。

また、表示手段はこれらの信号により与えられる情報を
使用して、２つのバッファ３２−１および３２−２の１
つの書込みまたは読出しの制御を行う。

混雑検出器３４は既知の在来様式と論理素子により形成
する。

データ人力４はデータ　パスを介してバッファ３２−１
の入力４６およびバッファ３２−２の入力４９に接続す
る。バッファ３２−１は、データ　パスを介して表示手
段３３の入力５３に接続した出力４８を有するほか、入
力４７を具え、クロック信号導線を介して前記入力４７
に表示手段３３の出力５２を接続する。

バッファ３２−２は、バッファ３２−１と同じような方
法で表示手段３３に接続する。バッファ３２−１および
３２−２との間のデータ　セルの書込みおよび読出しは
クロック信号周波数で行われるようにする。

表示手段３３は入力５６を有し、前記入力５６にバス２
１を介してマルチプレクサの入力１６を接続する。

バス２１は、第６図に示すように、セル　パルス導線２
３、クロック信号導線ならびに空のデータ　セルがデー
タ入力に捷供されていることを示す“空白セル（ｅｍｐ
ｔｙ　ｃｅｌｌ）信号″用導線２８を含む。

“空白セル′”信号は、第１の論理値はデータ　セルが
空であることを示し、第２の論理値はデータセルが空で
ないことを示すような２つの論理値をとることができる
。各“空白セル”信号の論理値は、既知の外部中央制御
ユニット（第２図には図示せず）を用いて入力データ　
セルのアドレスフィールドから抽出するようにする。中
央制御ユニットは各マルチプレクサ１に接続する。第１
図においては、明瞭のためその図示を省略しである。

バッファ３２−１が一杯（ｆｕｌｌ）の場合は、表示手
段３３の出力８１は混雑検出器３４の入力９１に“バッ
ファ−フル（ｂｕｆｆｅｒ−ｆｕｌｌ　）　’”信号を
供給する。

また、バッファ３２−２が一杯の場合は、表示手段３３
の出力８２は混雑検出器３４の入力９２に“バッファ−
フル°°信号を供給する。さらに、表示手段３３の出力
８３をクロック信号導線を介して混雑検出器３４の入力
９３に接続する。このクロック信号導線上のクロック信
号は、空でない（ｎｏｎ−ｅｉ＋ｐｔｙ　）データセル
がデータ人力４に提供されていることを示す。

混雑検出器３４はＡＮＤゲート３５の入力８５に接続し
た出力８４を存し、前記ＡＮＤゲート３５の出力を混雑
信号送信器３６の入力８８に接続する。また、混雑信号
送信器３６の入力８９にはセル　パルス導線２３を接続
する。セル　パルスは、データ　セルを、データ人力４
に接続したデータ　バスと同期させるために使用する。

混雑信号送信器３６の出力９０はマルチプレクサの混雑
信号出力１２を構成する。

バッフｙ３２　１および３２−２が一杯（ｆｕｌｌ状態
）であり、かつデータ人力４に無空白（ｎｏｎ−ｅｍｐ
ｔｙ　）データ　セルが供給される場合は、内部トラヒ
ック混雑状態が起る。“バッファ−フル（ｂｕｆｆｅｒ
−ｆｕｌｌ）　’”信号が入力９１および９２において
同時に検出され、クロック信号が入力９３において検出
された場合は、混雑検出器３４はその出力８４に論理値
゛′１”を有する混雑信号を生成する。この混雑信号は
ＡＮＤゲート３５を介して混雑信号送信器３６の入力８
８に供給され、次いで混雑信号送信器３６により混雑信
号出力１２を介して伝送される。次に、混雑信号検出器
３４が内部トラヒック混雑状態の一掃（クリアランス）
を検出した場合には、論理値“０″′を有する遅延混雑
信号が混雑信号出力１２に送出される。遅延は、例えば
、混雑信号送信器３６内に含まれる遅延素子１０３がら
得るようにする。

前記遅延素子１０３については以下に詳述する。遅延素
子の目的は内部混雑状態がクリアされた直後にデータが
バッファに供給されることを回避することである。バッ
ファは、データ　セルの供給により再び完全に一杯の状
態になり、°°バッファ−フル″信号を生成しうるので
、内部混雑状態は直ちに再度検出されるようになる。こ
の問題を解決するには、約１秒の遅延があれば充分であ
る。

表示手段３３はバスを介してスイッチ手段４ｏの入力６
５に接続した出力５７を有する。このバスはデータ　セ
ル　ストリームをデータ出力６にスイッチするための制
御信号を伝送するのに使用する。さらに、表示手段３３
はデータ　バスを介してスイッチ手段４０の入力６３に
接続した出力５９ならびに入力５８を有し、前記入力５
８にクロック信号導体を介してスイッチ手段４０の出力
６４を接続する。このクロック信号導線はバッファ３２
−１および３２−２を読出すためのクロック信号を搬送
する。入力回路３１−２は入力回路３１−１と同じよう
にしてスイッチ手段４０に接続する。

スイッチ手段４０はマルチプレクサ１−ｉのデータ出力
６を構成する出力、マルチプレクサの入力１９を構成す
る入力、ならびにバスを介してマルチプレクサの出力１
８に接続した出力を有する。この場合、入力１９を介し
ては、バッファ３２から入力回路３１−１および３１−
２にデータ　セルを転送するためのクロック信号を受信
し、出力１８を介してダウンストリーム　マルチプレク
サ１のバッファ３２にデータ　セルを書込むための制御
信号を供給する。

また、スイッチ手段４０は、入力回路３１−１および３
１−２内のバッファ３２がその瞬時に読出されていない
ことを示す、信号を供給するための出カフ０を含み、こ
の出カフ０をプライオリティ（優先順位）手段４１の入
カフ５に接続する。プライオリティ手段４１はデータ　
セル　ストリームがデータ出力６にスイッチされるため
データ人力４またはデータ人力５を介して優先順位を与
えられているかどうかを示す２進プライオリティ信号を
生成する。さらに、スイッチ手段４０はバス２４を介し
てプライオリティ手段４１の出カフ６に接続したプライ
オリティ信号人カフ２ならびにセル　パルス導線２３を
介して混雑信号受信器３７の入力９４に接続した出カフ
３を有するほか、混雑信号人カフ４を含み、前記入カフ
４に混雑信号受信器３７の出カフ８を接続する。

また、スイッチ手段４０は、混雑信号の反転により得ら
れる入カフ４における論理値“０°”の反転混雑信号に
応じて出力６４または出力６７においてバッファ３２を
読出すためのクコツク信号をブロックするブロッキング
手段としても作動する。

プライオリティ手段４１はバス２４を介して混雑信号受
信器３７の入カフ７に接続した出カフ６を含む、バス２
４はどのデータ入力がデータ出力６にデータセルを搬送
する優先順位を与えられているかを示す２進プライオリ
ティ信号および反転プライオリティ信号を伝送する。以
下の記述においては、プライオリティ信号が論理値“０
°′を有する場合は、データ人力４がスイッチ　プライ
オリティを有し７、プライオリティ信号が論理値°“１
゛を有する場合はデータ人力５がスイッチ　プライオリ
ティを有するものとする。

前述のように、プライオリティ手段４１は、バッファ３
２−１および３２−２が読出されていないことを示す信
号を受信するための入カフ５を具える。また、プライオ
リティ手段４１はマルチプレクサのプライオリティ人力
２０を構成する入力を有する。前記プライオリティ人力
２０には、例えば、ＡＴＤネットワーク内のすべてのマ
ルチプレクサ１用のプライオリティ信号を生成する中央
制御ユニット１０２を接続する、プライオリティ手段そ
れ自体については後述する。

混雑信号受信器３７はマルチプレクサの混雑信号人力１
４を構成する入力を有するほか、ＡＮＤゲート３５の入
力８６に接続した出カフ９ならびに入力回路３１−２の
入力９５に接続した出力８０を具える。

混雑信号受信器３７には、マルチプレクサ１−ｉの混雑
信号人力１４を介して外部混雑信号（これはダウンスト
リーム　マルチプレクサ１−ｋから発出する混雑信号で
ある）が供給されるようにし、混雑信号受信器３７はそ
の出カフ８を介してスイッチ手段４０の入カフ８にこの
混雑信号の反転論理値を供給する。外部混雑信号が論理
値゛ｌ”°（シたがって反転論理値“０”）を有し、ダ
ウンストリームマルチプレクサｌ−ｋにおいて混雑状態
が起ったことを示す場合には、この論理値に応じて、入
力１９から発出するクロック信号はスイッチ手段４゜ニ
ヨりその２つの出力６４または６７の１つを介してブロ
ックされる。かくして、入力回路３１−１内のバッファ
３２または入力回路３１−２内のバッファ３２のいずれ
かが読出されず、データ入力を介してのデータ　セル　
ストリームの転送がブロックされる。

スイッチ手段４０は、どの出力においてクロック信号を
ブロックすべきかを決定するため、例えば、２つの出力
の１つを示す制御ユニットを具える。

第２図および第５図に示すような他の可能性はプライオ
リティ手段４１によりスイッチ手段４０の入カフ２に供
給されるプライオリティ信号を使用することで、このプ
ライオリティ信号を用いて、例えば、データ　セルをデ
ータ出力に搬送するプライオリティをもたないデータ入
力をブロックするようにする。最も重要なデータは通常
プライオリティを有するデータ入力を介して伝送される
ので、最も肝要なデータの転送はこのようにして捏持さ
れる。

さらに、他の可能性は、混雑信号受信器３７がブロック
されたデータ入力に関連する混雑信号出力に論理値゛１
”を有する外部混雑信号を生成するということである。

バス２４の第１導線上のプライオリティ信号が論理値１
１１″′を有する場合は、混雑信号人力１４に外部混雑
信号が生じた場合、データ人力４はスイッチ　オフされ
る。この場合には、論理値″“１゛°を有する混雑信号
が混雑信号受信器３７の出カフ９に導出され、その後混
雑信号出力１２を介して伝送される。

また、第２導線上の反転プライオリティ信号が論理値“
１　＋＋を有する場合には、混雑信号人力１４に論理値
ＩＩ　Ｉ　１１を有する外部混雑信号が生じた場合、デ
ータ人力５はスイッチ　オフされる。この場合には、混
雑信号受信器３７の出力８０に論理値“１”を有する混
雑信号が生成され、次いでこの信号はマルチプレクサ１
−ｉの混雑信号出力１３を介して伝送される。混雑信号
は、他のマルチプレクサ１への転送のほか、アップスト
リームの端末装置２にも伝送される。その場合には、ブ
ロックされたデータ入力へのデータ　セルの転送は役に
立たないため、端末装置２はそれらの混雑信号人力１５
における混雑信号に応じてデータ　セルの伝送を停止す
る。このような特別なオプションを使用しない場合には
、混雑信号受信器３７はきわめて簡単な構造とすること
ができ、その場合には混雑信号人力１４をイ・ンバータ
を介して出カフ８に接続するのみで済む。これに関連し
て、混雑信号受信器３７は遅延素子１０３を具えるを要
しない。

第３図は遅延素子１０３を示す。遅延素子１０３は混雑
信号を受信する入力１０４、セル　パルスを受信する入
力１０５、混雑信号を供給する出力１１０ならびに反転
混雑信号を供給する出力１１１を有する。

この遅延素子により、例えば混雑信号送信器３６の一部
を形成させる場合には、入力１０４．１０５および出力
１１０はそれぞれ入力８８．８９および出力９０に対応
させる。また、遅延素子１０３はインバータ１０６、Ａ
ＮＤゲート１０７、カウンタ１０８およびフリップフロ
ップ１０９を含む。

入力１０４はインバータ１０６を介してＡＮＤゲート１
０７に接続するほか、カウンタ１０８のリセット入力お
よびフリップ　フロップ１０８のセット入力にも接続す
る。入力１０５は直接これをＡＮＤゲート１０７に接続
する。ＡＮＤゲート１０７はカウンタ１０８の入力に接
続した出力を有し、前記カウンタ１０８の出力をフリッ
プ　フロップ１０９のリセット入力に接続する。フリッ
プ　フロップ１０９の出力はそれぞれ遅延回路１０３の
出力１１０および１１１を構成する。

この場合には、入力１０４における混雑信号はフリップ
　フロップ１０９のセット入力を介して出力１１０に供
給される。混雑信号が論理値“１パをとる場合は、入力
１０５におけるセル　パルスはＡＮＤケート１０７によ
りブロックされ、カウンタ１０８はリセッ入力において
混雑信号によりブロックされる。

混雑信号がひとたび論理値“０゛をとった場合は、ＡＮ
Ｄゲート１０７を介してカウンタ１０８にセル　パルス
が供給され、カンウタ１０８が最終カウントに達すると
、フリップ　フロップ１０９はリセットされる。

第４図は混雑信号受信器３７の一実施例を示す。

混雑信号受信器３７に遅延素子１０３および２つのＡＮ
Ｄゲート１１２．１１３を含む。遅延素子１０３の入力
１０４、入力１０５および出力１１１はマルチプレクサ
１−ｉの混雑信号人力１４ならびに混雑信号受信器３７
の入力９４および出カフ８に対応する。また、遅延素子
１０３の出力１１０はＡＮＤゲート１１２および１１３
に接続する。

混雑信号受信器３７の入カフ７に接続したバス２４はプ
ライオリティ信号および反転プライオリティ信号を搬送
する２つの導線を含み、第１の導線をＡＮＤゲート１１
２に接続し、第２の導線をＡＮＤゲート１１３に接続す
る。ＡＮＤゲート１１２および１１３の出力はそれぞれ
混雑信号受信器３７の出カフ９および８０に対応する。

第５図はプライオリティ手段４１の一実施例を示す。図
示手段４１はインバータ１１４．２つのＡＮＤゲーｌ−
１１５，１１６およびフリップ　フロップ１１７を含む
。プライオリティ手段４１の入力２０は直接これをＡＮ
Ｄゲート１１５に接続するほか、インバータ１１４を介
してＡＮＤゲート１１６にも接続する。また、スイッチ
手段４０の出カフ０に接続したプライオリティ手段の入
カフ５をＡＮＤゲート１１５および１１６にも接続する
。前記ＡＮＤゲート１１５および１１６の出力をそれぞ
れフリップ　フロップ１１７のセット入力およびリセッ
ト入力に接続する。フリップ　フロップ１１７の出力１
１８および１１９はともにプライオリティ手段４１の出
カフ６を形成し、それぞれプライオリティ信号および反
転プライオリティ信号を生成する。プライオリティ入力
２０におけるプライオリティ信号は入力回路内のバッフ
ァ３２がその瞬時に読出されていない場合フリップ　フ
ロップ１１７を制御する。かくして、入力回路３１−１
および３１−２から発生するデータ　セル　ストリーム
の優先順位はデータ　セルが完全に読出された後にのみ
スイッチ可能である。

第６図はバッファ３２−１との間でデータ　セルの書込
みまたは読出しを行うための回路１１２−１の回路図を
示す。回路１１２−１は入カニニット１２１を介して入
力信号を受信する。入カニニット１２１および回路１２
２−１は第７図に示すような表示手段３３の一部を形成
する。入カニニット１２１への入力は第２図示マルチプ
レクサ１−ｉの入力１６により形成する。第２図に関し
前述したように、バス２１は入力１６に接続するものと
し、セル　パルス導線２３、クロック信号導線２７およ
びデータ　セル空白信号用導線２日により形成する。

入カニニット１２１はＡＮＤゲー）１２３、入力レジス
タ１２４および出力レジスタ１２５を含む。クロック信
号導線２７および導線２８はこれらをＡＮＤゲート１２
３の２つの入力に接続する。かくすれば、″空白セル（
ｅｍｐｔｙ　ｃｅｌｌ）”信号が第１論理値を有する場
合、クロック信号導線上のクロック信号はＡＮＤゲート
１２３により回路１２２−１にアクセスされず、データ
　セルは回路１２２−１によりバッファ３２−１内に書
込まれることはできない。セル　パルス導線２３はこれ
をそれぞれ入力レジスタ１２４および出力レジスタ１２
５の入力に接続する。また、入力レジスタ１２４および
出力レジスタ１２５はそれぞれゲ−）　１２８−１．１
２９−１ならびにゲート１３１−１．１３２−１゜１２
９−１を介してバッファ３２−１に接続するほか、バッ
ファ３２−１のようにマルチプレクサ１のデータ人力４
に接続した他のバッファ３２−９（図示せず）にも接続
する。入力レジスタ１２４はバッファ３２のいずれにデ
ータ　セルを書込むべきかを示し、出力レジスタ１２５
はいずれのバッファ３２からデータ　セルを読出すべき
かを示す。

回路１２２−１はカウンタ１２６−１　、ステータス　
レジスタ１２７−１　、ＯＲゲート１２９−１　、イン
バータ１３０−１、およびＡＮＤゲート１２８−１．１
３１−１．１３２−１．１３３−１．１３４−１を含む
。セル　パルス導線２３はカウンタ１２６−１のリセッ
ト人力１３９−１にも接続する。さらに、カウンタ１２
６−１はステータス　レジスタ１２７−１のカウント入
力に接続した出力を有する。前記出力はカウンタ１２６
−１が論理値゛０”に達したことを示す。カウンタ１２
６−１の出力はＡＮＤゲート１３４〜１にも接続する。

ステータス　レジスタ１２７−１はバッファ３２−１に
データ　セルを書込むためのクロック　パルスを受信す
る第１クロツク入力を有し、前記クロック入力をＡＮＤ
ゲート１２８−１の出力に接続する。また、ステータス
　レジスタ１２７−１　はバッファ３２−１からデータ
　セルを読出すためのクロック　パルスを受信する第２
クロツク入力を有し、前記クロック入力をＡＮＤゲート
１３２−１の出力１５２−１に接続する。ステータス　
レジスタ１２７−１は３つのフリップ　フロップを含み
、第１のフリップ　フロップはどのバッファ３２−１が
一杯または空白かを示し、第２のフリップ　フロップは
バッファを書込むことができるかできないかを示し、第
３のフリップ　フロップはバッファから読出すことがで
きるかできないかを示すようこれらを形成する。第１フ
リツプ　フロップの出力１３６−１は表示手段３３の出
力８１を形成し、バッファ３２−１が一杯の場合には論
理値“１゛′を有し、バッファ３２−１が空白の場合に
は論理値“°０′”を有するような２逓信号を供給する
。前記出力１３６−１はさらにインバータ１３０−１お
よびＡＮＤゲート１３１−１にも接続する。第２フリツ
プ　フロップの出力１４０−１はバッファ３２−１が書
込まれている場合は論理値′°０°°を有し、バッファ
３２−１が書込まれていない場合は論理値ＩＩ　Ｉ　１
１を有するようなバッファ３２−１の満杯／空白状態を
表示する２逓信号を生成する。出力１４０−１は、バッ
ファ３２−１と同じデータ入力に接続した他のバッファ
３２−ｊとの間でデータ　セルの書込みまたは読出しを
行う他の回路１２２−ｊ　のＡＮＤゲート１２８−ｊ　
に接続する。かくすれば複数の連続するデータ　セルを
記憶させることが可能となる。第３フリツプ　フロップ
の出力１４１−１は、バッファ３２−１が読出されてい
る場合は論理値“０”を有し、バッファ３２−１が読出
されていない場合は、論理値ＩＩ　Ｉ　１１を有するよ
うな２逓信号を供給する。前記出力１４Ｌ１は回路１２
２−ｊ内のＡＮＤゲー目３１−ｊ　に接続する。

ＡＮＤゲート１２８−１は４つの入力１４２−１．１４
３−Ｌ１４４−１および１４５−１を含む。前記各入力
には、それぞれ、バッファ３２−１にデータ　セルを書
込むためのクロック信号を転送し、かつ表示手段３３の
出力８３を構成するＡＮＤゲー目２３の出力、入力レジ
スタ１２４の出力１３７、回路１２２−ｊ　内のステー
タス　レジスタ１２７−ｊ　の出力１４０−ｊ　、なら
びにインバータ１３０〜１の出力を接続する。この出力
（インバータ１３０−１の出力）は回路１２２−１の出
力１４６−１を形成する。ＡＮＤゲート１２８−１の出
力はステータス　レジスタ１２７−１の第１クロツク入
力に接続するほか、ＯＲゲート１２９−１およびＡＮＤ
ゲート１３３−１にも接続する。ＡＮＤゲート１３１−
１は３つの入力１４７−１．１４８−１および１４９−
１を有する。前記入力１４７−１は回路１２’２−１へ
の入力をも構成し、出力レジスタ１２５の出力１３８に
接続する。また、入力１４８−１はステータス　レジス
タ１２７−１の出力１３６−１に接続し、入力１４９−
１は回路１２２−ｊ内のステータス　レジスタ１２７−
ｊ　の出力１４Ｌｊ　に接続する。

ＡＮＤゲート１３Ｌ１の出力はＡＮＤゲート１３２−１
の一方の入力に接続し、ＡＮＤゲート１３２−１の他方
の入力により回路１２２−１の入力１５３−１を構成す
る。前記入力１５３−１にはスイッチ手段４０の出力６
４を接続する。ＡＮＤゲート１３２−１の出力１５２−
１はステータス　レジスタ１２７−１の第２クロツク入
力に接続するほか、ＯＲゲート１２９−１およびＡＮＤ
ゲート１３４−１にも接続する。ＡＮＤゲート１３４−
１の出力１５１−１はセル　パルスを供給するために使
用する。表示手段３３の出力５２を構成するＯＲゲート
１２９−１の出力はバッファ３２−１の入力４７に接続
する。バッファ３２−１はマルチプレクサｌのデータ人
力４に接続したデータ人力４６を含むほか、ＡＮＤゲー
ト１３３−１の一方の人力に接続したデータ出力４８を
含む。前記ゲート１３３−１の一方の入力は表示手段３
３の入力５３を形成する。　ＡＮＤゲー［３３−１は出
力データ　セル用の入力１５０−１を有する。

バッファ３２−１の読出しまたは書込みはＯＲゲート１
２９−１の出力５２から導出されるクロック　パルスを
バッファ３２−１のクロック入力にアクセスさせること
により行うようにし、２５６クロツク　パルスの後完全
なデータ　セルが書込まれ、または読出されるようにす
る。したがって、カウンタ１２６−１はＯＲゲート１２
９−１の出力５２から供給されるクロック　パルスの数
をカウントする２５６カウンタにより形成し、かくして
書込みまたは読取り走査が終了したかどうかを知るよう
にする。ステータス　レジスタ１２７−１の３つのフリ
ップ　フロップはバッファ３２−１の状態を表示する。

満杯／空白（ｆｕｌｌ／ｅｍｐｔｙ）を表示する第１の
フリップ　フロップは、カンウタ１２６−１が論理値“
０゛を有し、同時にステータス　レジスタの第１クロツ
ク入力にクロック　パルスが受信された場合にセットさ
れる。フリップ　フロップはカウンタ１２６−１が論理
値“０“を有し、同時にステータス　レジスタの第２ク
ロツク入力にクロック　パルスが受信された場合にリッ
セトされる。このように、フリップ　フロップは、セッ
ト信号によりバッファ３２−１が一杯であることを表示
、リセット信号により、バッファ３２−１が空白である
ことを表示する。バッファ３２−１が書込まれているか
どうかを表示する第２フリツプ　フロップは、カンウタ
１２６−１が論理値゛Ｏ°゛を有せず、同時に第１クロ
ツク入力にクロック　パルスが受信されている場合にセ
ットされる。この第２フリツプ　フロップは、カンウタ
１２６−１が論理値°“０パを有し、同時に第１クロツ
ク入力にクロック　パルスが受信された場合に、リセッ
トされる。また、バッファ３２−１が読出されているか
どうかを表示する第３フリツプフロツプは、カウンタ１
２６−１が論理値゛０”を有せず、同時に、ステータス
　レジスタの第２クロック人力にクロック　パルスが受
信されている場合にセットされ、カウンタが論理値“Ｏ
１１を有し、同時に第２クロツク入力にクロック　パル
スが受信された場合に、リセットされる。第３フリツプ
フロツプは、セット信号により、バッファ３２−１が読
出されていることを表示し、リセット信号により、バッ
ファ３２−１が読出されていないことを表示する。

バッファ３２−１は、ＡＮＤゲート１２３の出力に導出
されるクロック信号をＡＮＤゲート１２８−１を介して
ＯＲゲート１２９−１にアクセスさせることにより、そ
の書込みを行う。このアクセスは、第１に（ＡＮＤゲー
ト１２８−１に論理値“１″を有する信号を供給するこ
とにより）人力レジスタ１２４がバッファ３２−１を表
示し、第２にバッファ３２−ｊが書込まれておらず（出
力１４０−ｊから論理値“１″″を有する信号が導出）
、第３に、バッファ３２−１が空白（ｅｍｐｔｙ　）で
ある（ステータス　レジスタ１２７−１の出力８１から
論理値°“０゛を有する信号が導出）という３つの条件
のもとで行われるようにする。

また、バッファ３２−１はスイッチ手段４ｏの出力６４
から導出されるクロック信号をＡＮＤゲート１３２−１
を介してＯＲゲート１２９−１にアクセスさせることに
より、その読出しを行う。このアクセスは、第１に、（
へＮＤゲ′−ト１３１−１に論理値“１′”を有する信
号を供給することにより）出力レジスタ１２５がバッフ
ァ３２−１を表示し、第２に、バッファ３２−ｊが読出
されておらず（出力１４１−ｊから論理値“１゛を有す
る信号を導出）、第３に、バンファ３２−１が一杯（ｆ
ｕｌｌ）である（ステータス　レジスタ１２７−１の出
力８１から論理値゛１“′を有する信号が導出）という
３つの条件のもとで行われるようにする。

第７図は第２図に関して前述した入力回路３１−１のブ
ロック図を示す。入力回路３２−１　、３２−２および
混雑検出器３４に接続した表示出力３３を含む。

前記混雑検出器３４はＡＮＤゲートの構造を有する。

表示手段３３は入カニニット１２１、関連のバッファ３
２−１　、３２−２に属する回路１２２−Ｌ　１２２−
２、ＡＮＤゲート１５６．１５７およびＯＲゲート１５
５．１５８．１５９を含む。

入カニニット１２１には第６図に示すように３つの導線
２３．２７および２８を接続する。セル　パルス導線２
３は、さらに回路１２２−１の入力１３９−１および回
路１２２−１の入力１３９−２にも接続する。前記入カ
ニニット１２１はさらに３つの出力８３．１３７および
１３８を含み、出力８３を回路１２２−１の入力１４２
−１、回路１２２−２の入力１４２−２および混雑検出
器３４の入力９３に接続し、出力１３７を回路１２２−
１の入力１４３−■および回路１２２−２の入力１４３
−２に接続し、出力１３８を回路１２２−１の入力１４
７−１および回路１２２−２の入力１４７−２に接続す
る。

回路１２２−１および１２２−２はバス２９および３ｏ
を介して相互に接続する。バス２９は第６図に示すよう
に、出力１４０−１および１４１−１よりの信号を関連
の入力１４４−２および１４９−２に伝送する。この場
合、出力１４０−１の信号はバッファ３２−１が書込ま
れていないことを表示し、出力１４１−１の信号はバッ
ファ３２−１の読出されていないことを表示する。また
、バス３０はバッファ３２−２に対応する信号を搬送す
る。さらに、回路１２２−１の出力５２および入力５３
をそれぞれバッファ３２−１のクロック人力４７および
データ出力４８に接続し、回路１２２−２の出力５４お
よび入力５２をそれぞれバッファ３２−２のクロック人
力５１およびデータ出力５ｏに接続する。回路１２２−
１は出力データ　セル用の出力１５０−１　、バッファ
３２−１が書込まれていないことを示す信号用の出力１
４４−１　、バッファ３２−１が空白であることを示す
信号用の出力１４６−１　、バッファ３２−１の一杯で
あることを示す信号用の出力８１−１、出力セル　パル
ス用の出力１５１−１　、ならびに出力クロック　パル
ス用の出力１５２−１を有するほか、バッファ３２−１
を読出すための入力クロック　パルス用の人力１５３−
１を含む。これらの出力１５０−１．１４１−１゜８１
、１５１−１および１５２−１ならびに入力１５３−１
はそれぞれＯＲゲート１５５　、ＡＮＤゲート１５６．
１５７．３４、ＯＲゲート１５８および１５９、ならび
にスイッチ手段４０の出力６４にこの順序で接続する。

また、回路１２２−２に対応する信号用の出力１５０−
２．１４１−２．１４６−２．８２．１５１−２および
１５２−２ならびに入力１５３−２を存し、これらをＯ
Ｒゲー目５５　、ＡＮＤゲート１５６゜１５７、３４　
、ＯＲゲート１５８および１５９ならびにスイッチ手段
４０の出力６４にこの順序で接続する。

回路１２２−１の入力１５３−１および回路１２２−２
の入力１５３−２は共同して表示手段３３の出力５８を
形成する。また、ステータス　レジスタ１２７−１の出
力１３６−１およびステータス　レジスタ１２７−２の
出力１３６−２はそれぞれ第６図に示すように、表示手
段３３の出力８１および８２を形成し、前記出力８１お
よび８２を混雑検出器３４の入力９１および９２に接続
する。表示手段３３は出力データ　セル用の出力５９、
バッファ３２−Ｉおよび３２−２が読出されていないこ
とを表示する信号用の出力１６１　、バッファ３２−１
および３２−２が空白であることを表示する信号用の出
力１６２、セル　パルス導出用出力１６３およびクロン
ク　パルス導出用出力１６４を有する。ＯＲゲート１５
５　、ＡＮＤゲート１５６．１５７およびＯＲゲート１
５８゜１５９の出力はこの順序で表示手段３３の出力５
９゜１６１、１６２．１６３および１６４により形成さ
れるようにする。かくして、出力１６１．１６２．１６
３および１６４により共同して表示手段３３の出力５７
を形成さぜるようにする。これらのゲートの出力信号は
バスを介してスイッチ手段４０の入力６５に転送される
ようにする。

第８図はスイ・シチ手段４０の一実施例を示す。図示ス
イッチ手段４０はＡＮＤゲート１６６、１６７、１６９
゜１７０、１７Ｌ　１７２．１７４．１７５および１７
９を含み、さらに０１？ゲート１６８．１７３．１７６
、１７７および１７８を含む。入力回路３１−１のデー
タ出カブラス入力回路３１−２のデータ出力６０をも構
成する表示手段３３のデータ出力５９に関連のＡＮＤゲ
ート１６９および１７４を介してＯＲゲート１７６に接
続する。ＯＲゲート１７６の出力はマルチプレクサのデ
ータ出力６を構成する。この図では、明瞭のため入力回
路３１−１および３１−２内の表示手段３３の出力に対
してインデックス１および２を与えるようにしている。

出力１６３−１および１６３−２はセル　パルス導線を
介してＯＲゲート１７７に接続し、出力１６４−１およ
び１６４−２はクロック信号導線を介してＯＲゲート１
７８に接続するＯＲゲート１７７および１７８の出力は
共同してスイッチ手段４０の出力を形成し、これをマル
チプレクサの出力１８に接続する。関連の入力回路３１
−１および３１−２内のバッファ３２が読出されていな
いことを示す信号を導出するための出力１６１−１およ
び１６１−２をＡＮＤゲート１７９に接続し、前記ＡＮ
Ｄゲート１７９の出力によりスイッチ手段４０の出カフ
０を形成させ、前記出カフ０をプライオリティ手段４１
の入カフ５に接続する。

ＡＮＤゲート１６６は４つの入力を有する。その１つは
混雑信号受信器３７の出カフ８に接続したスイッチ手段
４０の入カフ４により形成する。また、第２人力はプラ
イオリティ手段４１の出力１１８に接続し、他の２つの
入力を入力回路３１−２内の表示手段３３の出力１６１
〜２および１６２−２に接続する。同様に、ＡＮＤゲー
ト１７２は４つの入力を有し、その１つは混雑信号受信
器３７の出カフ８に接続したスイッチ手段４０の入カフ
４により形成する。また、その第２人力をプライオリテ
ィ手段４１の出力１１９に接続し、他の２つの入力を入
力回路３１−１内の表示手段３３の出力１６１−１およ
び１６２−１に接続する。また、ＡＮＤゲート１６７は
プライオリティ手段４１の出力１１９および入力回路３
１−２の出力１６１−２に接続した２つの人力を有し、
ＡＮＤゲート１７１はプライオリティ手段４１の出力１
１８および入力回路３１−１の出力１６１−１に接続し
た２つの入力を有する。ＡＮＤゲート１６６および１６
７の出力はＯＲゲート１６８を介してＡＮＤゲート１６
９および１７０に接続する。また、ＡＮＤゲート１７１
および１７２の出力はＯＲゲート１７３を介してＡＮＤ
ゲート１７４および１７５に接続する。さらに、マルチ
プレクサの入力１９に対応するスイッチ手段４０のクロ
ック入力をＡＮＤゲート１７０および１７５に接続し、
前記ＡＮＤゲート１７０および１７５の出力によりスイ
ッチ手段の関連の出力６４および６７を形成させる。

スイッチ手段４０は、入力回路３１−１および３１−２
のデータ出力５９および６０におけるデータ　セルをＯ
Ｒゲート１７６により結合する。データ出力５９におけ
るデータ　セルは、次の４つの条件が満足される場合す
なわち、第１に入力回路３１−２から導出されるデータ
　セルがスイッチ　プライオリティを有しく出力１１８
におけるプライオリティ信号が論理値°“１”を有する
）、第２に入力回路３１−２内のバッファ３２が読出さ
れておらず（出力１６１−２における信号が論理値“１
”′を有する）、第３に、入力回路３１−２内のバッフ
ァ３２が空白であり（出力１６２−２における信号が論
理値゛１゛°を有する）、第４に、混雑状態が検出され
ない（入カフ４における反転混雑信号が論理値“１°“
を有する）場合、ＡＮＤゲート１６６の制御のちとにス
イッチされる。

また、データ出力５９におけるデータ　セルは、次の２
つの条件が満足される場合、すなわち、第１に入力回路
３１−１から導出されるデータ　セルがスイッチ　プラ
イオリティを有しく出力１１９における反転プライオリ
ティ信号が論理値“１゛を有する）、第２に入力回路３
１−２内のバッファ３２が読出されていない（出力１６
１−２における出力信号が論理値“１　＋＋を有する）
場合、ＡＮＤゲート１６７の制御のもとにスイッチされ
る。

また、データ出力６０におけるデータ　セルは、次の４
つの条件が満足される場合、すなわち、第１に入力回路
３１−１から導出されるデータ　セルがスイッチ　プラ
イオリティを有しく出力１１９における信号が論理値“
１′°を有する）、第２に入力回路３１−１内のバッフ
ァが読出されておらず（出力１６１−１における信号が
論理値“１　”を有する）、第３に入力回路３１−１内
のバッファ３２が空白であり（出力１６２−１における
信号が論理値“１パを有する）、第４に混雑状態が検出
されない（入カフ４における反転混雑信号が論理値゛１
”°を存する）場合、ＡＮＤゲート１７２の制御のもと
にスイッチされる。また、データ出力６０におけるデー
タセルは、次の２つの条件が満足される場合、すなわち
、第１に、入力回路３１−２から導出されるデータ　セ
ルがスイッチプライオリティを有しく出力１１８におけ
る反転プライオリティ信号が論理値°“１パを有する）
、第２に入力回路３１−１内のバッファ３２が読出され
ていない（出力１６１−１における出力信号が論理値“
°１°′を有する）場合、ＡＮＤゲート１７１の制御の
ちとにスイッチされる。

同時に、スイッチ手段４０内では、入力１９からＡＮＤ
ゲート１７０を介して入力回路３１−１へのクロック信
号の通過またはＡＮＤゲート１７５を介して入力回路３
１−２へのクロック信号の通過が許容される。

この許容はプライオリティ信号の論理値および反転混雑
信号の論理値に従属する。入カフ４における反転混雑信
号が論理値“０“を有する場合、これは次のマルチプレ
クサがもはや任意のデータ　セルを受信し得ないことを
意味する。この場合には、単一データ入力のデータ　セ
ルのみがスイッチされ、本実施例の場合、このデータ入
力はプライオリティを有するそれである。すなわち、ス
イッチプライオリティを割当てられたデータ入力に接続
した２つの入力回路３１−１または３１−２の１つのみ
が、バッファ３２がらデータ　セルを読出すためのクロ
ック　パルスを受信し続け、他の入力回路３１はその入
力回路のみが書込まれるようブロックされる。したがっ
て、この最初の入力回路が一杯になった場合は、論理値
“°１”を有する混雑信号がネットワーク内の上流（ア
ップストリーム）のマルチプレクサおよび端末装置に供
給されるようにし、それに応じて、例えばこれらの端末
装置がデータを生成することを防止することにより、デ
ータ　セル　ストリームを減少させる手段をとることが
可能となる。がくして、前述のように、このスイッチ手
段４０はブロッキング手段としても作動する。

第９図はデータ　バス１０を介してマルチプレクサ１−
ｉから他のマルチプレクサ１〜ｊに混雑信号を伝送する
ための回路を示す。マルチプレクサ１−ｊのデータ出力
６はデータ　バス１０を介してマルチプレクサ１−ｉの
データ人力４に接続する。

データ　バス１０はデータ　バス１０と大地間に存在す
ると見られる漂遊容量１８９を含む。データ出力６はそ
のコレクタを設置したエミッタ　ホロア１８５のエミッ
タにより形成し、ベースを介して反転データ信号がデー
タ出力６に供給されるようにする。

前記データ出力は、インバータ１８６ならびに抵抗１８
７とコンデンサ１８８の並列配置を含む混雑信号受信器
３７に接続する。インバータ１８６はデータ出力６に接
続した入力ならびに並列配置の一端に接続した出力１９
２を有し、この接続点から混雑信号をタップしうるよう
にする。また、並列配置の他の端は例えば、−５Ｖのよ
うな固定基準電圧に接続する。第２マルチプレクサ１−
ｉのデータ人力４には抵抗１９０およびそれと直列に配
置したスイッチ１９１を含み混雑信号送信器３６を接続
し、スイッチ１９１の抵抗１９０に接続しない方の端を
約−２，５■の値を有する固定電圧に接続する。抵抗１
９０はデータ　バスの終端特性インピーダンスを形成す
る。トランジスタにより形成するを可とするスイッチ１
９１は混雑信号送信器３Ｇの入力８ｇに接続した制御入
力を有する。

入力８８における混雑信号は２つの電圧値ＯＶおよび−
０，８■を有するを可とする。これら２つの値は混雑信
号の関連の論理値“１′および′０“に対応する。トラ
ンジスタ１８５のベースに導出されるデータもＯＶおよ
び一〇、８Ｖの２つの電圧値をとるを可とする。これら
の値はビット値“１゛および“０“に対応する。トラン
ジスタ１８５は、０．８ｖのベース・エミッタ　ダイオ
ードの順方向電圧を有するとき常に導電状態となるよう
これをセットする。この場合、データ　パスｌｏ上の電
圧はそれぞれ−０，８■および−１，６■となる。

べ、−ス上の電圧が０■の場合には、トランジスタ１８
５は低抵抗’（ｌｏｗ−ｏｈｍｉｃ　）にセットされる
ので、漂遊容量１８９は急速に−０，８Ｖの電圧に充電
される。トランジスタ１８５のベースの電圧が−０，８
Ｖの場合には、トランジスタ１８５は高抵抗（ｈｉｇｈ
−ｏｈｍｉｃ）にセットされ、漂遊容量１８９は急速に
−１．６Ｖに充電される。漂遊容量１８９および抵抗１
９０は容量１８９と抵抗１９０とにより形成される放電
回路の時定数が小となるような値を有する。したがって
、漂遊容量１８９は、スイッチ１９１が導通状態の場合
は抵抗１９０を介して急速に放電する。しかし、混雑状
態が起ったことを示す０■の混雑信号が入力８８に導出
された場合は、スイッチ１９１は導通せず、この場合に
は、漂遊容量１８９はもはや抵抗１９０を通して放電す
る位置にはない。その場合に、“１”°のビット値、し
たがって０■の電圧を有するデータ信号がトランジスタ
１８５のベースに導出された場合は、そのベース上に０
■の電圧値を有するトランジスタ１８５のきわめて良好
な導電の結果、漂遊容量は起りうる最高の電圧、すなわ
ち−０，８■に直ちに充電される。したがって、トラン
ジスタ１８５はそのベース上に０°゛のビット値のデー
タ信号を有する高抵抗状態となるため、データ　バス１
０上の電圧はかなり多くのビット周期に対し事実上−〇
、８　Ｖで一定となる。

この混雑検出方法の場合は、データ　セルは論理値“１
′を有するだけでなく、データ　セルにおいては合理的
な論理値“０°′および“′１”′の交番が起るものと
仮定している。混雑状態は、単に高入力インピーダンス
を得るためにのみ使用するインバータ１８６と、抵抗１
８７およびコンデンサ１８８の並列配置とにより検出す
る。インバータ１８６はその高入力インピーダンスのた
め、ＭＯＳ　　（メタルオキサイド　セミコンダクタ）
トランジスタにより形成し、データ　パス１０の容量１
８９が並列配置のインピーダンスにより放電されないよ
うにする。

インバータ１８６は一〇、８■および−１，６■の電圧
値を関連電圧値−１，６■および一〇、８　Ｖに反転さ
せる。抵抗１８７およびコンデンサ１８８の並列配置は
３つのデータ　セルがデータ出力６を介して伝送される
時間間隔に対応する約１．５μｓの時定数を有する。１
．５μｓの周期の間に、インバータ１８６の出力におい
て、−１，６Ｖが検出された場合は、ダウンストリーム
　マルチプレクサ内で混雑状態が起ったか、データ　バ
ス１０内で断線（ｗｉｒｅｒｕｐｔｕｒｅ　）が起った
ものとする。かくすれば、データ　バス内で断線が起っ
た場合、データ　パス１０の電圧は一〇、８■のレベル
の一定値に保持される。

【図面の簡単な説明】

第１図はＡＴＤマルチプレクサおよび端末装置（ターミ
ナル）を有するＡＴＤネットワークのブロック図、 第２図は第１図示ＡＴＤマルチプレクサの実施例を示す
ブロック図、 第３図はＡＴＤマルチプレクサ内の混雑信号用遅延素子
の実施例を示す図、 第４図はＡＴＤマルチプレクサ内の混雑信号受信器の実
施例を示す図、 第５図はＡＴＤマルチプレクサのデータ入力にプライオ
リティ（優先順位）を割当てるための回路を示す図、 第６図はバッファとの間でデータ　セルの書込みまたは
読取りを行うための回路を示す図、第７図はＡＴＤマル
チプレクサの入力回路の実施例を示す図、 第８図はＡＴＤマルチプレクサ内のスイッチ手段の実施
例を示す図、 第９図はデータ　パスにより混雑信号を転送するための
回路を示す図 である。 １−１．１−２．−−−、１−ｎ−ＡＴＤマルチプレク
サ２−Ｌ　２−２．−−−、２−ｍ・・・端末装置（タ
ーミナル）３・・・ネッワーク　インターフェース４．
５．７・・・データ入力 ６．８・・・データ出力 １０・・・データ　パス １１・・・混雑信号導線 １２、１３・・・混雑信号出力 １４、１５・・・混雑信号入力 １６、１７．１９．２０・・・入力 １８・・・出力 ２Ｌ　２４・・・バス ２３、２７．２８・・・導線 ３１〜１．３１−２・・・入力回路 ３２−Ｌ　３２−２・・・バッファ　メモリ３３・・・
表示手段 ３４・・・混雑検出器 ３５、１０７．１１２．１１３．１１５．１１６．１２
３．１２８−１．１３１−１゜１３２−１，１３３〜１
，１３４−１，１６Ｌ　　１６２，１６６．１６７．１
６９゜１７０、１７１．１７２．１７４．１７５．１７
９・・・＾ＮＤゲート３６・・・混雑信号送信器 ３７・・・混雑信号受信器 ４０・・・スイッチ手段 ４１・・・プライオリティ手段 １０２・・・中央制御ユニット １０３・・・遅延素子 １０６、１１４．１３０−１．１８６・・・インバータ
１０８、１２６−１・・・カウンタ １０９、１１７・・・フリ・ンプ　フロップ１２１・・
・入カニニット １２２−１．１２２−２・・・書込みまたは読出し回路
１２４・・・入力レジスタ １２５・・・出力レジスタ １２７−１・・・ステータス　レジスタ１２９−１．１
５５．１５８．１６４．１６８．１７３．１７６、１７
７゜１７８・・・ＯＲゲート １８５・・・エミッタ　ホロア １８７、１９０・・・抵抗 １８８・・・コンデンサ １８９・・・漂遊容量 １９１　・・・スイッチ 特許出願人　　アーチ−エン　チー　ネットワークシス
テムス　インターナショナル ビー　ヴ工− 代理人　弁理士　　杉　　村　　暁　　夫同　　　　弁
理士　　杉　　　村　　　興　　　作問　　　　弁理士
　　　佐　　　藤　　　安　　　徳同　　　弁理士　　
冨　　１）　　　　　典同　　　　弁理士　　　梅　　
　本　　　政　　　未開　　　弁理士　　仁　　平　　
　　　孝ＦＩ［］、Ｉ ＦｌＧ、ｚ ＦｌＧ、３ ＦｌＧ、４

Claims (1)

1. 【特許請求の範囲】 １、２つの各入力データセルストリーム用のデータ入力
   と出力データセルストリーム用のデータ出力とを有する
   ＡＴＤマルチプレクサ内で２つのデータセルストリーム
   を単一の出力データセルストリームに結合する方法にお
   いて、データ入力からデータ出力へのデータセルストリ
   ーム転送の場合における内部トラヒック混雑状態の発生
   を検出し、内部トラヒック混雑状態の検出時に、関連の
   ＡＴＤマルチプレクサデータ入力に関連する混雑信号送
   信器に第１の値を有する内部混雑信号を伝送するように
   したこと、ＡＴＤマルチプレクサにより受信される外部
   混雑信号の第１の値に応じて、データ入力を介してのデ
   ータセルストリームの転送をブロックするようにしたこ
   と、内部トラヒック混雑状態が一掃（クリア）された後
   、クリア状態に対応する内部トラヒック混雑信号を遅延
   モードで混雑信号送信器に転送するようにするか、外部
   混雑信号の第２の値がＡＴＤマルチプレクサにより遅延
   モードで受信されるようにするか、外部混雑信号の第１
   の値から第２の値への変化が検出されたとき、データセ
   ルストリーム転送のブロッキングを遅延モードで解除す
   るようにしたことを特徴とするデータセルストリーム結
   合方法。 ２、各データ入力を、データ出力に接続した出力を有す
   る少なくとも１つのバッファ回路に接続するようにした
   こと、データ入力におけるデータセルの存在を検出する
   ようにしたこと、関連のデータ入力に接続した各バッフ
   ァ回路のバッファ−フル（バッファ満杯）状態を検出す
   るようにしたこと、フルバッファの状態とデータ入力に
   データセルが存在する状態が同時に起った際、内部混雑
   信号の第１の値が生成されるようにしたことを特徴とす
   る請求項１記載の方法。 ３、２つのデータ入力の１つにスイッチプライオリティ
   を割当てるようにしたこと、外部混雑信号の第１の値の
   検出時にプライオリティを有しないデータ入力を介して
   のデータ セルストリームの転送をブロックするようにしたことを
   特徴とする請求項１または２に記載の方法。 ４、関連のデータ入力に接続したバッファ回路からの読
   出しが行われることを防止することにより、データ入力
   からデータ出力へのデータセルストリームの転送のブロ
   ッキングを行うようにしたことを特徴とする請求項２ま
   たは３に記載の方法。 ５、受信外部混雑信号をブロックされたデータ入力に関
   連する混雑信号送信器に伝送するようにしたことを特徴
   とする請求項１ないし４のいずれか１項に記載の方法。 ６、請求項１ないし５のいずれか１項に記載の方法を実
   現するためのＡＴＤマルチプレクサにおいて、 該ＡＴＤマルチプレクサは２つのデータ入力および１つ
   のデータ出力を含むこと、該ＡＴＤマルチプレクサは各
   データ入力に対して内部トラヒック混雑状態を検出する
   混雑検出器を含み、検出器の出力を混雑信号送信器の入
   力に接続したこと、該ＡＴＤマルチプレクサはデータ入
   力を介してのデータセルストリームの転送をブロックす
   るブロックキング手段を具えたこと、該ＡＴＤマルチプ
   レクサは外部混雑信号を受信する入力ならびにブロッキ
   ング手段の入力に接続した出力を有する混雑信号受信器
   を含み、各混雑信号送信器に、混雑信号送信器の出力に
   内部混雑信号の第２の値を遅延モードで供給するための
   遅延素子を設けるようにしたこと、もしくは該混雑信号
   受信器に混雑信号受信器の出力に、外部混雑信号の第２
   の値を遅延モードで供給するための遅延素子を設けるよ
   うにしたことを特徴とするＡＴＤマルチプレクサ。 ７、インピーダンスの一端をデータ入力に接続し、他端
   をスイッチ手段を介して基準端子に結合することにより
   データ入力をデータ受信ラインに接続可能としたこと、
   スイッチ手段をデータ入力に関連する混雑信号送信器の
   出力に接続し、内部混雑信号の第１の値に応じて、該イ
   ンピーダンスをスイッチオフするようにしたこと、混雑
   信号受信器の入力をデータ出力に接続し、この混雑信号
   受信器はデータ転送ラインの端部のインピーダンスがス
   イッチオフされたかどうかを検出するため、データ出力
   に接続したデータ転送ラインにリンクさせた検出手段を
   具え、該検出手段の入力および出力により、それぞれ該
   混雑信号受信器の入力および出力を構成させるようにし
   たことを特徴とする請求項６記載のＡＴＤマルチプレク
   サ。 ８、該検出手段は、エミッタホロアと、高入力インピー
   ダンスを有するバッファと、データ伝送ライン上の電圧
   値を検出するためのコンデンサおよびインピーダンスの
   並列配置とを含み、該エミッタホロアのエミッタにより
   該検出手段の入力を構成させ、かつ該バッファの入力を
   エミッタホロアのエミッタに接続して該バッファの出力
   により該検出手段の出力を構成させるとともに、該並列
   配置の一端を検出手段の出力に接続し、他端を一定電圧
   に接続するようにしたことを特徴とする請求項７記載の
   ＡＴＤマルチプレクサ。 ９、データ入力の各々を、データ出力に接続した出力を
   有する少なくとも１つのバッファ回路の入力に接続した
   こと、データ入力に関連する混雑検出器は関連のデータ
   入力に属するバッファ回路ごとに１つの検出入力を有す
   るほか、関連のデータ入力におけるデータセルの存在を
   示す存在信号を受信する他の入力を有し、該ＡＴＤマル
   チプレクサはバッファ回路が満杯のときバッファ回路に
   属する混雑検出器の検出入力にバッファ−フル（バッフ
   ァ満杯）信号を供給する表示手段を具えるようにしたと
   、各検出入力におけるバッファ−フル（バッファ満杯）
   信号と他の入力における存在信号が同時に検出された際
   、該混雑検出器により、その出力に混雑信号の第１の値
   を生成するようにしたことを特徴とする請求項６ないし
   ８のいずれか１項に記載のＡＴＤマルチプレクサ。 １０、該ＡＴＤマルチプレクサは２つのデータ入力の１
   つにスイッチプライオリティを割当てる手段を具え、Ａ
   ＴＤマルチプレクサのブロックキング手段により外部混
   雑信号の第１の値に応じてプライオリティを有しないデ
   ータ入力を介してのデータセルストリームをブロックす
   るようにしたことを特徴とする請求項６ないし９のいず
   れか１項に記載のＡＴＤマルチプレクサ。 １１、該ブロッキング手段は、外部混雑信号に応じて、
   関連のデータ入力に接続した各バッファ回路から読出さ
   れることを防止することによりデータ入力からデータ出
   力へのデータセルストリームの転送をブロックするよう
   にしたこと特徴とする請求項９または１０に記載のＡＴ
   Ｄマルチプレクサ。 １２、該混雑信号受信器の出力をブロックされたデータ
   入力に関連する混雑信号送信器の入力に結合するように
   したことを特徴とする請求項６ないし１１のいずれか１
   項に記載のＡＴＤマルチプレクサ。