JPH02309625A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02309625A JPH02309625A JP1130589A JP13058989A JPH02309625A JP H02309625 A JPH02309625 A JP H02309625A JP 1130589 A JP1130589 A JP 1130589A JP 13058989 A JP13058989 A JP 13058989A JP H02309625 A JPH02309625 A JP H02309625A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- patterns
- pattern
- semiconductor device
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は写真蝕刻工程における露光方法を改善した半導
体装置の製造方法に関する。
体装置の製造方法に関する。
［従来の技術］
従来、半導体装置の製造工程において、縮小投影露光機
を使用して写真蝕刻を行う場合には、パターンをチップ
サイズの５乃至１５倍の大きさに拡大してフォトマスク
（以下、レチクルという）を製作し、このレチクルのパ
ターンを縮小投影露光機により１１５乃至１／１５に縮
小して、ステップアンドリピート的に投影露光を行い、
所望の蝕刻パターンをチップ上に転写している。
を使用して写真蝕刻を行う場合には、パターンをチップ
サイズの５乃至１５倍の大きさに拡大してフォトマスク
（以下、レチクルという）を製作し、このレチクルのパ
ターンを縮小投影露光機により１１５乃至１／１５に縮
小して、ステップアンドリピート的に投影露光を行い、
所望の蝕刻パターンをチップ上に転写している。
［発明が解決しようとする課題］
しかしながら、上述した従来の縮小投影露光工程におい
ては、１つのレチクルで１チツプの１工程分のパターン
を形成しているため、縮小レンズの収差及び解像力等の
精度上及び性能上の制限により露光フィールドが１５１
ｍＸ１５■箇以内の領域に制約されている。このため、
従来の縮小投影露光工程では、チップサイズが１５ｍｍ
Ｘ １５ｍｍの領域を超える半導体装置を製造するこ
とができないという問題点がある。
ては、１つのレチクルで１チツプの１工程分のパターン
を形成しているため、縮小レンズの収差及び解像力等の
精度上及び性能上の制限により露光フィールドが１５１
ｍＸ１５■箇以内の領域に制約されている。このため、
従来の縮小投影露光工程では、チップサイズが１５ｍｍ
Ｘ １５ｍｍの領域を超える半導体装置を製造するこ
とができないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、
縮小レンズを格別改良することなく、チップサイズが１
辺長１５ ｍｍを超える大型の半導体装置をパターニン
グすることができる半導体装置の製造方法を提供するこ
とを目的とする。
縮小レンズを格別改良することなく、チップサイズが１
辺長１５ ｍｍを超える大型の半導体装置をパターニン
グすることができる半導体装置の製造方法を提供するこ
とを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置の製造方法は、縮小投影露光機
により写真蝕刻を行う半導体装置の製造方法において、
１つのチップを複数個に分割した各分割領域に対応する
フォトマスクを作成し、これらの複数個のフォトマスク
を使用して複数回露光することにより１つのチップの露
光を完了することを特徴とする。
により写真蝕刻を行う半導体装置の製造方法において、
１つのチップを複数個に分割した各分割領域に対応する
フォトマスクを作成し、これらの複数個のフォトマスク
を使用して複数回露光することにより１つのチップの露
光を完了することを特徴とする。
［作用］
本発明においては、チップのパターンを投影露光する場
合に、１つのチップを複数個に分割した各分割領域毎に
フォトマスクを作成し、この複数個のフォトマスクを使
用して複数回露光処理することにより１つのチップを完
成させている。従って、１辺が１５■■を超える大型チ
ップの場合も、露光フィールドが１辺長１５ｍ■以下に
なるように複数個に分割したフォトマスクを使用するこ
とにより、縮小レンズ系の性能向上を図ることなく容易
に大型チップの半導体装置を製造することができる。
合に、１つのチップを複数個に分割した各分割領域毎に
フォトマスクを作成し、この複数個のフォトマスクを使
用して複数回露光処理することにより１つのチップを完
成させている。従って、１辺が１５■■を超える大型チ
ップの場合も、露光フィールドが１辺長１５ｍ■以下に
なるように複数個に分割したフォトマスクを使用するこ
とにより、縮小レンズ系の性能向上を図ることなく容易
に大型チップの半導体装置を製造することができる。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図（ａ）乃至（ｅ）は本発明の実施例方法における
フォトリソグラフィ工程を説明するための模式図である
。第１図（ａ）に示すように、チップ１は長辺が１５ｍ
ｍを超え３０ｍ＋＊以下であり、短辺が１５１以内の矩
形のチップであるとする。本実施例においては、先ず、
このチップ１の長辺の中央でチップ１を２分割する。そ
の各分割領域２及び分割領域３には夫々Ａ及びＢなるパ
ターンが形成されている。このように、チップ１を２分
割したので、分割領域２及び３は夫々１辺が１５■量以
内である。
フォトリソグラフィ工程を説明するための模式図である
。第１図（ａ）に示すように、チップ１は長辺が１５ｍ
ｍを超え３０ｍ＋＊以下であり、短辺が１５１以内の矩
形のチップであるとする。本実施例においては、先ず、
このチップ１の長辺の中央でチップ１を２分割する。そ
の各分割領域２及び分割領域３には夫々Ａ及びＢなるパ
ターンが形成されている。このように、チップ１を２分
割したので、分割領域２及び３は夫々１辺が１５■量以
内である。
そして、各分割領域２，３について、第１図（ｂ）及び
（Ｃ）に示すように、レチクル４及びレチクル６を作成
する。各レチクル４，６は夫々分割領域２及び３を縮小
投影露光により形成するた感のフォトマスクである。レ
チクル４には分割領域２上のパターンＡに対して所定の
倍率（例えば、５乃至１５倍）のパターンＲＡを有する
レチクルパターン５が設けられており、レチクル６には
分割領域３上のパターンＢに対して前記所定の倍率のパ
ターンＲＢを有するレチクルパターン７が設けられてい
る。
（Ｃ）に示すように、レチクル４及びレチクル６を作成
する。各レチクル４，６は夫々分割領域２及び３を縮小
投影露光により形成するた感のフォトマスクである。レ
チクル４には分割領域２上のパターンＡに対して所定の
倍率（例えば、５乃至１５倍）のパターンＲＡを有する
レチクルパターン５が設けられており、レチクル６には
分割領域３上のパターンＢに対して前記所定の倍率のパ
ターンＲＢを有するレチクルパターン７が設けられてい
る。
茨いで、第１図（ｄ）、（ｅ）に示すように、円形のウ
ェハー８上に例えば１６個のチップ１を配置して形成す
る。この場合に、先ず、第１図（ｄ）に示すように、ウ
ェハ−８全面のチップ１の分割領域２に縮小投影露光機
を使用してレチクル４のレチクルパターン５を縮小転写
してＡなるパターンを焼き付ける。
ェハー８上に例えば１６個のチップ１を配置して形成す
る。この場合に、先ず、第１図（ｄ）に示すように、ウ
ェハ−８全面のチップ１の分割領域２に縮小投影露光機
を使用してレチクル４のレチクルパターン５を縮小転写
してＡなるパターンを焼き付ける。
次に、ウェハ−８全面のチップ１の分割領域３に縮小投
影露光機を使用してレチクル６のレチクルパターン７を
縮小転写して、Ｂなるパターンを焼き付ける。
影露光機を使用してレチクル６のレチクルパターン７を
縮小転写して、Ｂなるパターンを焼き付ける。
次いで、ウェハー８を現像すると、第１図（ｅ）に示す
ように、パターンＡとＢが接合したパターンＣを有する
チップ１がウェハー８上に１６個形成される。
ように、パターンＡとＢが接合したパターンＣを有する
チップ１がウェハー８上に１６個形成される。
本実施例によれば、１辺長が！５冒璽を超える大型チッ
プの半導体装置を従来の縮小レンズをその格別の性能向
上を図ることなく使用して製造することができる。なお
、本発明においては、チップの分割は２分割に限らず、
３分割以上等の場合も含むことは勿論であり、１辺長が
例えば１５ｍ■以下になるように１チツプを２以上の領
域に分割すればよい。
プの半導体装置を従来の縮小レンズをその格別の性能向
上を図ることなく使用して製造することができる。なお
、本発明においては、チップの分割は２分割に限らず、
３分割以上等の場合も含むことは勿論であり、１辺長が
例えば１５ｍ■以下になるように１チツプを２以上の領
域に分割すればよい。
［発明の効果］
以上説明したように本発明によれば、同一チップを分割
した複数個のフォトマスクを使用して複数回露光するこ
とにより１つのチップを完成するからレンズの収差及び
解像力等の性能の向上を格別に図ることなく、１辺長カ
月５−嘗を超える大型のチップを搭載する半導体装置を
容易に製造することができるという効果を奏する。
した複数個のフォトマスクを使用して複数回露光するこ
とにより１つのチップを完成するからレンズの収差及び
解像力等の性能の向上を格別に図ることなく、１辺長カ
月５−嘗を超える大型のチップを搭載する半導体装置を
容易に製造することができるという効果を奏する。
【図面の簡単な説明】
第１図（ａ）乃至（ｅ）は本発明の実施例におけるフォ
トリソグラフィ工程を説明する模式図である。 １；チップ、２．３；分割領域、４，６；レチクル、５
，７；レチクルパターン、８；ウェハー（ｂ） 第１図（１） （ｄ） 第１図（２）
トリソグラフィ工程を説明する模式図である。 １；チップ、２．３；分割領域、４，６；レチクル、５
，７；レチクルパターン、８；ウェハー（ｂ） 第１図（１） （ｄ） 第１図（２）
Claims (1)
- （１）縮小投影露光機により写真蝕刻を行う半導体装置
の製造方法において、１つのチップを複数個に分割した
各分割領域に対応するフォトマスクを作成し、これらの
複数個のフォトマスクを使用して複数回露光することに
より１つのチップの露光を完了することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130589A JPH02309625A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1130589A JPH02309625A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02309625A true JPH02309625A (ja) | 1990-12-25 |
Family
ID=15037822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1130589A Pending JPH02309625A (ja) | 1989-05-24 | 1989-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02309625A (ja) |
-
1989
- 1989-05-24 JP JP1130589A patent/JPH02309625A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8541147B2 (en) | System and method of selective optical pattern enhancement for semiconductor manufacturing | |
| JPH0536585A (ja) | 像投影方法及び該方法を用いた半導体デバイスの製造方法 | |
| JP2019035874A (ja) | 半導体装置の製造方法 | |
| CN116560193A (zh) | 掩膜版和芯片的形成方法 | |
| KR100225761B1 (ko) | 레티클 마스크 설계 방법 | |
| JPH04212957A (ja) | レチクル及び露光方法 | |
| JPH0547626A (ja) | 像投影方法及びそれを用いた半導体デバイスの製造方法 | |
| JPS60109228A (ja) | 投影露光装置 | |
| JPH02309625A (ja) | 半導体装置の製造方法 | |
| US6777168B2 (en) | Multiple photolithographic exposures with different clear patterns | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JPH06181164A (ja) | 露光方法及び露光装置 | |
| TW200414302A (en) | Complementarity split mask having alignment mark, method for forming alignment mark on the mask, semiconductor device formed by using the mask, and its forming method | |
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| KR100253581B1 (ko) | 리소그라피 공정방법 | |
| US20100310972A1 (en) | Performing double exposure photolithography using a single reticle | |
| JP3595008B2 (ja) | 半導体装置の製造方法 | |
| JPH0845810A (ja) | レジストパターン形成方法 | |
| JP2003007610A (ja) | 露光方法 | |
| JP2003233165A (ja) | マスク、露光方法及びデバイス製造方法 | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JPS60134240A (ja) | 縮小投影露光装置 | |
| JPH0864520A (ja) | レチクルの回転誤差測定用のレチクルおよび方法 | |
| JP3287745B2 (ja) | 露光装置及びデバイス製造方法 |