JPH023192A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JPH023192A JPH023192A JP63148740A JP14874088A JPH023192A JP H023192 A JPH023192 A JP H023192A JP 63148740 A JP63148740 A JP 63148740A JP 14874088 A JP14874088 A JP 14874088A JP H023192 A JPH023192 A JP H023192A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transistor
- high voltage
- decoder
- voltage pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリセルアレイへの信号電圧を昇圧する不
揮発性半導体記憶装置に関するものである。
揮発性半導体記憶装置に関するものである。
電気的に書き換え消去可能な読み出し専用記憶装置（以
下、ＥＥＰＲＯＭという）Ｋおけるロウデコーダは、外
部から入力したアドレス入力に対応したワード線（以下
、ＷＬ線という）のみをｒＨＪに立上げ（選択時）、そ
の他のＷＬ線をｒＬＪにする（非選択時）機能を有して
いる。通常、ロウデコーダは、メモリセルアレイに隣接
して配置されるため、例えば２デコーダでアドレス入力
の一部をデコードしておき、その出力線をメモリセルア
レイに並設して、素子数を抑え占有面積の低減を図って
いる。また、ＷＬ線には複数個のメモリセルアレイが接
続されているため、その浮遊容量が大きくなる。このた
め、高集積化、高速アクセスのためには、素子数、素子
のサイズを抑えてＷＬ線の立上シを速することが必要で
ある。
下、ＥＥＰＲＯＭという）Ｋおけるロウデコーダは、外
部から入力したアドレス入力に対応したワード線（以下
、ＷＬ線という）のみをｒＨＪに立上げ（選択時）、そ
の他のＷＬ線をｒＬＪにする（非選択時）機能を有して
いる。通常、ロウデコーダは、メモリセルアレイに隣接
して配置されるため、例えば２デコーダでアドレス入力
の一部をデコードしておき、その出力線をメモリセルア
レイに並設して、素子数を抑え占有面積の低減を図って
いる。また、ＷＬ線には複数個のメモリセルアレイが接
続されているため、その浮遊容量が大きくなる。このた
め、高集積化、高速アクセスのためには、素子数、素子
のサイズを抑えてＷＬ線の立上シを速することが必要で
ある。
第３図は、従来のＥＥＦＲＯＭのＷＬ線選択回路（ロウ
デコーダ）の回路図である。図において、Ｍは１バイト
を２ビツトとしたときの１バイトのメモリセルアレイ、
ＷＬはワード信号を伝搬するＷＬ線、Ｇｌ、Ｇ２はプリ
ロウデコーダ、ＴＩ、Ｔ２はＷＬ線の信号を充放電する
ＷＬ線ドライバ、Ｔ３は高電圧カット用トランジスタ、
Ｔ４．Ｔ５はトランジスタ、Ｃ１はコンデンサである。
デコーダ）の回路図である。図において、Ｍは１バイト
を２ビツトとしたときの１バイトのメモリセルアレイ、
ＷＬはワード信号を伝搬するＷＬ線、Ｇｌ、Ｇ２はプリ
ロウデコーダ、ＴＩ、Ｔ２はＷＬ線の信号を充放電する
ＷＬ線ドライバ、Ｔ３は高電圧カット用トランジスタ、
Ｔ４．Ｔ５はトランジスタ、Ｃ１はコンデンサである。
ここで、トランジスタＴ４．Ｔ５及びコンデンサＣ１は
高電圧切換スイッチを構成している。なお、φはクロッ
ク源、ｖｐｐは高圧パルス、Ｖｃｅは電源電圧、ＣＧＬ
。
高電圧切換スイッチを構成している。なお、φはクロッ
ク源、ｖｐｐは高圧パルス、Ｖｃｅは電源電圧、ＣＧＬ
。
ＢＬ、 、 ＢＬ、は信号線である。
次１ｃ、ＷＬ線選択回路の動作を第４図及び第５図の７
０−チャートに従って説明する。第４図は選択時におけ
る読み出し動作を示しておシ、同図（＆）〜（ｆ）は第
３図における線路Ｎｌ、Ｎ２（ＷＬ）Ｎ３゜Ｎ４．Ｎ５
． 高圧パルスＶＰｐ／クロック源φの波形を示して
いる。また、第５図は選択時における書き込み動作を示
しておシ、同図（ａ）〜（ｇ）は第３図における線路Ｎ
ｌ 、Ｎ２（ＷＬ） 、Ｎ３ 、Ｎ４ 、Ｎ５ 、高圧
パルスｖｐｐ、クロック源φの波形を示している。
０−チャートに従って説明する。第４図は選択時におけ
る読み出し動作を示しておシ、同図（＆）〜（ｆ）は第
３図における線路Ｎｌ、Ｎ２（ＷＬ）Ｎ３゜Ｎ４．Ｎ５
． 高圧パルスＶＰｐ／クロック源φの波形を示して
いる。また、第５図は選択時における書き込み動作を示
しておシ、同図（ａ）〜（ｇ）は第３図における線路Ｎ
ｌ 、Ｎ２（ＷＬ） 、Ｎ３ 、Ｎ４ 、Ｎ５ 、高圧
パルスｖｐｐ、クロック源φの波形を示している。
さて、ＷＬ線選択回路は前述したように選択時と非選択
時の２つの動作を行なう。選択時の場合、読み出し、書
き込み動作ともＷＬ線に対してはブリロウデコーダＧｌ
、Ｇ２によシ、線路Ｎ３＝ ｒＨＪ 、Ｎ４＝ｒＬＪと
なシ（第４図（ｅ） 、 （ｄ）、第５図（ｅ）、（ｄ
）） 、ｚデコーダの出力がｒＨＪとなる。従って、ト
ランジスタＴ１がオン、トランジスタＴ２がオフとなる
ため、線路Ｎｌ、Ｎ２がともにｒＨＪ Ｋ充電される（
第４図（ａＪ 、 （ｂＬ第５図（ａ） 、（ｂ））
ｏ ｔた、非選択時の場合、線路Ｎ３＝ ｒＬＪ 、
Ｎ４＝ ｒＨＪ 、あるいは２デコーダ出力がｒＬＪと
なるため、選択時において線路Ｎｌ、Ｎ２がｒＨＪとな
っても、トランジスタＴ１ま九はＴ２を介して放電され
てｒＬＪとなる。
時の２つの動作を行なう。選択時の場合、読み出し、書
き込み動作ともＷＬ線に対してはブリロウデコーダＧｌ
、Ｇ２によシ、線路Ｎ３＝ ｒＨＪ 、Ｎ４＝ｒＬＪと
なシ（第４図（ｅ） 、 （ｄ）、第５図（ｅ）、（ｄ
）） 、ｚデコーダの出力がｒＨＪとなる。従って、ト
ランジスタＴ１がオン、トランジスタＴ２がオフとなる
ため、線路Ｎｌ、Ｎ２がともにｒＨＪ Ｋ充電される（
第４図（ａＪ 、 （ｂＬ第５図（ａ） 、（ｂ））
ｏ ｔた、非選択時の場合、線路Ｎ３＝ ｒＬＪ 、
Ｎ４＝ ｒＨＪ 、あるいは２デコーダ出力がｒＬＪと
なるため、選択時において線路Ｎｌ、Ｎ２がｒＨＪとな
っても、トランジスタＴ１ま九はＴ２を介して放電され
てｒＬＪとなる。
ところで、ＥＥＰＲＯＭは書き込みに高電圧パルスを必
要とするため、ＷＬ線を１５〜２０Ｖ程度の高電圧にし
なくてはならない。そのため、線路Ｎ２における出力ｒ
ＨＪの電圧を昇圧する高電圧切換スイッチ（トランジス
タＴ４ 、Ｔ５、コンデンサＣＩ）が設けられている。
要とするため、ＷＬ線を１５〜２０Ｖ程度の高電圧にし
なくてはならない。そのため、線路Ｎ２における出力ｒ
ＨＪの電圧を昇圧する高電圧切換スイッチ（トランジス
タＴ４ 、Ｔ５、コンデンサＣＩ）が設けられている。
その動作は次のように容量結合による昇圧を基本として
いる。まず、タイマーで一定期間高圧パルスＶｐｐ（１
５〜２０Ｖ）を印加すると共に１クロツク源φを周波数
５ＭＨｚで発振させる（第５図（ｆ） 、 （ｇ） ）
。このとき、線路Ｎ２が「Ｈ」（選択時）であれば、ト
ランジスタＴ４がオフし、線路Ｎ５の電圧がＶｅｃ−Ｖ
４（但し、ｖ４はトランジスタＴ４のしきい値）程度と
なる。また、線路Ｎ２は「Ｈ」（電源電圧Ｗｅｅ）であ
るためトランジスタＴ５はオフとなっている。さて、ク
ロック源φがｒＬＪの期間に線路Ｎ５の充電に着目する
と、線路Ｎ５の浮遊容量をＣＦとすれば（ＣＩ ＋ＣＦ
） （Ｍｃｃ−Ｖ４）程度の電荷が蓄積される。
いる。まず、タイマーで一定期間高圧パルスＶｐｐ（１
５〜２０Ｖ）を印加すると共に１クロツク源φを周波数
５ＭＨｚで発振させる（第５図（ｆ） 、 （ｇ） ）
。このとき、線路Ｎ２が「Ｈ」（選択時）であれば、ト
ランジスタＴ４がオフし、線路Ｎ５の電圧がＶｅｃ−Ｖ
４（但し、ｖ４はトランジスタＴ４のしきい値）程度と
なる。また、線路Ｎ２は「Ｈ」（電源電圧Ｗｅｅ）であ
るためトランジスタＴ５はオフとなっている。さて、ク
ロック源φがｒＬＪの期間に線路Ｎ５の充電に着目する
と、線路Ｎ５の浮遊容量をＣＦとすれば（ＣＩ ＋ＣＦ
） （Ｍｃｃ−Ｖ４）程度の電荷が蓄積される。
その後、クロック源φがｒＨＪとなると電荷保存によ’
） ”／（Ｃ１＋ＣＦ）Ｍｃｃ分の電圧が昇圧される。
） ”／（Ｃ１＋ＣＦ）Ｍｃｃ分の電圧が昇圧される。
このとき、線路Ｎ５の電位がＶｅｃ＋Ｖ５（但し、ｖ５
はトランジスタＴ５のしきい値）を越えるとトランジス
タＴ５がオンし、線路Ｎ２が電源電圧Ｖｅｅ以上となる
。こうして、次のクロック源φがｒＬＪの期間には線路
Ｎ５の電位がＶｃｅ Ｖ４以上となシ、さらに昇圧さ
れる。通常、時間１００μＳ以下における線路Ｎ２の電
圧は、高圧パルスＶｐＰ（１５〜２０ｖ）程度まで昇圧
される。一方、非選択時には前述したように線路Ｎ２が
接地されるため、トランジスタＴ４がオフするので昇圧
は行なわれず線路Ｎ２はｒＬＪのままである。
はトランジスタＴ５のしきい値）を越えるとトランジス
タＴ５がオンし、線路Ｎ２が電源電圧Ｖｅｅ以上となる
。こうして、次のクロック源φがｒＬＪの期間には線路
Ｎ５の電位がＶｃｅ Ｖ４以上となシ、さらに昇圧さ
れる。通常、時間１００μＳ以下における線路Ｎ２の電
圧は、高圧パルスＶｐＰ（１５〜２０ｖ）程度まで昇圧
される。一方、非選択時には前述したように線路Ｎ２が
接地されるため、トランジスタＴ４がオフするので昇圧
は行なわれず線路Ｎ２はｒＬＪのままである。
また、上記説明のようにＥＥＰＲＯＭは、トランジスタ
Ｔ４．Ｔ５をドレイン電圧１５〜２０Ｖ印加時にゲート
電圧Ｏｖでオフレなけれはならないため、ゲート長の幅
を大きくして耐圧を確保している。
Ｔ４．Ｔ５をドレイン電圧１５〜２０Ｖ印加時にゲート
電圧Ｏｖでオフレなけれはならないため、ゲート長の幅
を大きくして耐圧を確保している。
しかし、読み出し時のアクセスを高速にするためには、
トランジスタＴＩ、Ｔ２におけるゲート幅を細くして充
電能力を向上させなくてはならない。
トランジスタＴＩ、Ｔ２におけるゲート幅を細くして充
電能力を向上させなくてはならない。
そのため、トランジスタＴＩ、Ｔ２のゲート幅を細くし
、かつ耐圧を確保するためゲートに電源電圧Ｖｃｅを印
加したトランジスタＴ３を用いて耐圧向上を図っている
。
、かつ耐圧を確保するためゲートに電源電圧Ｖｃｅを印
加したトランジスタＴ３を用いて耐圧向上を図っている
。
しかしながら従来のＥＥＦＲＯＭは、読み出し動作にお
いて、ＷＬ線の昇圧化を行なうことができず、読み出し
アクセスの高速化ができないという欠点があった。また
、耐圧向上のため、トランジスタで３のゲート幅を大き
くする必要があシ、高集積化に適さないという欠点があ
った。
いて、ＷＬ線の昇圧化を行なうことができず、読み出し
アクセスの高速化ができないという欠点があった。また
、耐圧向上のため、トランジスタで３のゲート幅を大き
くする必要があシ、高集積化に適さないという欠点があ
った。
本発明は上記の欠点を解消するためになされたもので、
読み出しアクセスの高速化が図れる不揮発性半導体記憶
装置を得ることを目的とする。
読み出しアクセスの高速化が図れる不揮発性半導体記憶
装置を得ることを目的とする。
本発明に係る不揮発性半導体記憶装置は、ロウデコーダ
の出力が選択されたときこの出力電圧を電源電圧以上に
昇圧する昇圧手段を備えている。
の出力が選択されたときこの出力電圧を電源電圧以上に
昇圧する昇圧手段を備えている。
昇圧手段は、読み出し動作のとき、ロウデコーダの出力
電圧を昇圧する。
電圧を昇圧する。
以下、本発明の一実施例を図に従って説明する。
第１図は本発明に係る一実施例を示すＥＥＰＲＯＭ Ｋ
おけるＬＷ線選択回路（ロウデコーダ）の回路図である
。図において、第１図と同一部分には同一符号を付する
。Ｃｏは高圧パルスＶＰＰとＷＬ線との間に設けられた
昇圧手段にあたるコンデンサである。また、第２図は選
択時における読み出し動作のフローチャートであシ、同
図（ａ）〜優）は第１図における線路Ｎｌ 、Ｎ２（Ｗ
Ｌ）、Ｎ３．Ｎ４．Ｎ５．高圧パルスＶｐｐ、クロック
源φの波形を示している。
おけるＬＷ線選択回路（ロウデコーダ）の回路図である
。図において、第１図と同一部分には同一符号を付する
。Ｃｏは高圧パルスＶＰＰとＷＬ線との間に設けられた
昇圧手段にあたるコンデンサである。また、第２図は選
択時における読み出し動作のフローチャートであシ、同
図（ａ）〜優）は第１図における線路Ｎｌ 、Ｎ２（Ｗ
Ｌ）、Ｎ３．Ｎ４．Ｎ５．高圧パルスＶｐｐ、クロック
源φの波形を示している。
さて、選択時における読み出し動作は、第３図と同様に
プリデコーダＧｌ、Ｇ２及び２デコーダ出力によシ線路
Ｎｌ、Ｎ２がｒＨＪとなシ、電位はＶｅｅ−Ｖ３（但し
、ｖ３はトランジスタＴ３のしきい値）程度となる（第
２図（ａ） 、 （ｂ） ）。次に、高圧パルスｖｐｐ
がプリデコーダＧｌ、Ｇ２及び２デコーダのｒＨＪとな
るタイミング（時間１＋）よシ遅れてｒＨＪとなると（
時間ｔ２）、高圧パルスＶＰＰの電圧１５〜２０Ｖの印
加によって、線路Ｎ２の電位はＶｅｅ−Ｖ３よりさらに
Ｃｏ／（Ｃｏ ＋ＣＥ）Ｖｐｐ （但し、ＣＥは線路Ｎ
２の浮遊容量）分の電圧が昇圧される（第２図（ｂ））
。なお、このときのクロック源φは常にｒＬＪである。
プリデコーダＧｌ、Ｇ２及び２デコーダ出力によシ線路
Ｎｌ、Ｎ２がｒＨＪとなシ、電位はＶｅｅ−Ｖ３（但し
、ｖ３はトランジスタＴ３のしきい値）程度となる（第
２図（ａ） 、 （ｂ） ）。次に、高圧パルスｖｐｐ
がプリデコーダＧｌ、Ｇ２及び２デコーダのｒＨＪとな
るタイミング（時間１＋）よシ遅れてｒＨＪとなると（
時間ｔ２）、高圧パルスＶＰＰの電圧１５〜２０Ｖの印
加によって、線路Ｎ２の電位はＶｅｅ−Ｖ３よりさらに
Ｃｏ／（Ｃｏ ＋ＣＥ）Ｖｐｐ （但し、ＣＥは線路Ｎ
２の浮遊容量）分の電圧が昇圧される（第２図（ｂ））
。なお、このときのクロック源φは常にｒＬＪである。
また、選択時における１−き込み動作は、クロック源φ
を発振させて第３図と同様の動作となる。
を発振させて第３図と同様の動作となる。
このように本実施例は、コンデンサＣｏを設けることに
よシ、読み出し動作においてもＷＬ線の信号を昇圧させ
ることができるため、読み出しアクセスを高速化できる
。また、コンデンサＣｏを用いて充電能力を向上させて
いるため、トランジスタＴ３のゲート幅を小さくするこ
とができ、高集積化を図ることができる。
よシ、読み出し動作においてもＷＬ線の信号を昇圧させ
ることができるため、読み出しアクセスを高速化できる
。また、コンデンサＣｏを用いて充電能力を向上させて
いるため、トランジスタＴ３のゲート幅を小さくするこ
とができ、高集積化を図ることができる。
なお、コンデンサＣｏは、通常トランジスタＴ４のゲー
ト容量に併設して形成されるが、トランジスタＴ４と別
に形成してもよい。
ト容量に併設して形成されるが、トランジスタＴ４と別
に形成してもよい。
以上説明のように本発明は、ロウデコーダの出力が選択
されたときこの出力電圧を電源電圧以上に昇圧する昇圧
手段を有するため、読み出しアクセスを高速化すること
ができる。また、この昇圧手段によシ、トランジスタの
ゲート幅を小さくすることができ高集積化を図ることが
できる。
されたときこの出力電圧を電源電圧以上に昇圧する昇圧
手段を有するため、読み出しアクセスを高速化すること
ができる。また、この昇圧手段によシ、トランジスタの
ゲート幅を小さくすることができ高集積化を図ることが
できる。
第１図は本発明に係る一実施例を示すＥｇＰＲＯＭにお
けるＬＷ線選択回路の回路図、第２図は読み出し動作に
おける第１図の各部のタイムチャート、第３図は従来の
回路図、第４図は読み出し動作における第３図の各部の
タイムチャート、第５図は書き込み動作における第３図
の各部のタイムチャートである。 Ｃｏ ・・・・コンデンサ、ｖｐｐＩｌｌｌｌｌ・高
圧パルス、φ・・・・２０ツク源、Ｔ３．Ｔ４．Ｔ５・
・・・トランジスタ、Ｃ１・・・・コンデンサ。
けるＬＷ線選択回路の回路図、第２図は読み出し動作に
おける第１図の各部のタイムチャート、第３図は従来の
回路図、第４図は読み出し動作における第３図の各部の
タイムチャート、第５図は書き込み動作における第３図
の各部のタイムチャートである。 Ｃｏ ・・・・コンデンサ、ｖｐｐＩｌｌｌｌｌ・高
圧パルス、φ・・・・２０ツク源、Ｔ３．Ｔ４．Ｔ５・
・・・トランジスタ、Ｃ１・・・・コンデンサ。
Claims (1)
- 行及び列方向にアレイ状に配置した情報の書き込み、
消去の可能なメモリセルアレイと、外部から入力したア
ドレス信号をデコードし列方向の選択を行なうコラムデ
コーダ手段と、前記アドレス信号をデコードし行方向の
選択を行なうロウデコーダ手段とを有する半導体記憶装
置において、前記ロウデコーダの出力が選択されたとき
この出力電圧を電源電圧以上に昇圧する昇圧手段を備え
たことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148740A JPH023192A (ja) | 1988-06-16 | 1988-06-16 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63148740A JPH023192A (ja) | 1988-06-16 | 1988-06-16 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023192A true JPH023192A (ja) | 1990-01-08 |
Family
ID=15459562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63148740A Pending JPH023192A (ja) | 1988-06-16 | 1988-06-16 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023192A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4995477A (en) * | 1990-03-01 | 1991-02-26 | Ann Perricone | Safety device for elevators |
| JPH04192196A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5757717A (en) * | 1996-06-19 | 1998-05-26 | Nec Corporation | Semiconductor circuit having circuit supplying voltage higher than power supply voltage |
| US5946229A (en) * | 1997-04-07 | 1999-08-31 | Nec Corporatoin | Semiconductor device having device supplying voltage higher than power supply voltage |
| US8919342B2 (en) | 2007-08-01 | 2014-12-30 | Boehringer Ingelheim International Gmbh | Inhaler |
-
1988
- 1988-06-16 JP JP63148740A patent/JPH023192A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4995477A (en) * | 1990-03-01 | 1991-02-26 | Ann Perricone | Safety device for elevators |
| JPH04192196A (ja) * | 1990-11-26 | 1992-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| US5757717A (en) * | 1996-06-19 | 1998-05-26 | Nec Corporation | Semiconductor circuit having circuit supplying voltage higher than power supply voltage |
| US5946229A (en) * | 1997-04-07 | 1999-08-31 | Nec Corporatoin | Semiconductor device having device supplying voltage higher than power supply voltage |
| US8919342B2 (en) | 2007-08-01 | 2014-12-30 | Boehringer Ingelheim International Gmbh | Inhaler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100501749B1 (ko) | 파이프라인고속억세스플로우팅게이트메모리아키텍처및동작방법 | |
| US6567313B2 (en) | Nonvolatile memory, semiconductor device and method of programming to nonvolatile memory | |
| US5729493A (en) | Memory suitable for operation at low power supply voltages and sense amplifier therefor | |
| US6147905A (en) | Non-volatile semiconductor memory device | |
| US20060083062A1 (en) | Block switch in flash memory device | |
| JPH08255496A (ja) | 不揮発性半導体メモリ | |
| KR19990036749A (ko) | 반도체집적회로장치 | |
| JP2007323808A (ja) | 半導体記憶装置用ｘデコーダ | |
| KR20030087674A (ko) | 저전압 반도체 메모리 장치 | |
| KR20000032290A (ko) | 멀티-뱅크 구조를 가지는 반도체 메모리 장치 | |
| JP2000251488A (ja) | ワード線駆動回路及び半導体記憶装置 | |
| US4805150A (en) | Programmable semiconductor memory device having grouped high voltage supply circuits for writing data | |
| US5963479A (en) | Method of erasing a flash memory cell and device for erasing the same | |
| US7668011B2 (en) | Serial flash memory device and precharging method thereof | |
| US7113442B2 (en) | Non-volatile semiconductor memory, semiconductor device and charge pump circuit | |
| JP2003233996A (ja) | 半導体記憶装置 | |
| JPS60224197A (ja) | 記憶素子回路およびそれを用いたマイクロコンピュータ | |
| US20050052922A1 (en) | Flash memory device capable of reducing read time | |
| US20120163115A1 (en) | Nor logic word line selection | |
| JPH0845285A (ja) | 半導体記憶装置 | |
| US6603681B2 (en) | Method of pulse programming, in particular for high-parallelism memory devices, and a memory device implementing the method | |
| JP3204799B2 (ja) | 半導体メモリ装置 | |
| US6229735B1 (en) | Burst read mode word line boosting | |
| JPH09147585A (ja) | 不揮発性半導体記憶装置 | |
| JPH0215498A (ja) | 不揮発性半導体記憶装置 |