JPH023231A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH023231A JPH023231A JP63150094A JP15009488A JPH023231A JP H023231 A JPH023231 A JP H023231A JP 63150094 A JP63150094 A JP 63150094A JP 15009488 A JP15009488 A JP 15009488A JP H023231 A JPH023231 A JP H023231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- silicon
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、薄膜トランジスタ及びその製造方法に関す
る〇 （従来の技術） エレクトロルミネッセンス、発光ダイオード。
る〇 （従来の技術） エレクトロルミネッセンス、発光ダイオード。
プラズマ、螢光表示管、液晶等の表示デバイスは表示部
の薄型化が可能であり計測機器、事務機器やコンピュー
タ等の端末表示装置あるいは特殊な表示装置への用途と
して要求が高まっている。これらの中で薄膜トランジス
タのスイッチング素子マトリックスアレイを用いたエレ
クトロルミネッセンスや液晶表示装置は、低消費電力化
や低コスト化が可能であるために表示デバイスとして注
目されている。
の薄型化が可能であり計測機器、事務機器やコンピュー
タ等の端末表示装置あるいは特殊な表示装置への用途と
して要求が高まっている。これらの中で薄膜トランジス
タのスイッチング素子マトリックスアレイを用いたエレ
クトロルミネッセンスや液晶表示装置は、低消費電力化
や低コスト化が可能であるために表示デバイスとして注
目されている。
このようなスイッチングトランジスタの材料としては結
晶、多結晶、アモルファス状態のＳｉ＋ＣｄＳｅ ＃
Ｔｅ ＊ ＣｄＳ等が用いられる。この中でも多結晶半
導体やアモルファス半導体の薄膜技術は、低温プロセス
が可能なためｌこガラス基板等の比較的低温で取扱うこ
との必要な基板上にもスイッチングトランジスタのアク
ティブマトリ、クス素子を形成することができ、低価格
で大面積の表示装置を実用段階にした。
晶、多結晶、アモルファス状態のＳｉ＋ＣｄＳｅ ＃
Ｔｅ ＊ ＣｄＳ等が用いられる。この中でも多結晶半
導体やアモルファス半導体の薄膜技術は、低温プロセス
が可能なためｌこガラス基板等の比較的低温で取扱うこ
との必要な基板上にもスイッチングトランジスタのアク
ティブマトリ、クス素子を形成することができ、低価格
で大面積の表示装置を実用段階にした。
第３図は、従来の薄膜トランジスタ（ＴＦＴ）の断面図
である。
である。
先ず、例えばガラス板のような透光性絶縁基板＋１）上
にＭｏやＣｒのような合端パターンでゲート電極（２１
を形成し、ゲート電極（２）上をＳｉＮｘ等のゲート絶
縁ｇ（３１で覆う。
にＭｏやＣｒのような合端パターンでゲート電極（２１
を形成し、ゲート電極（２）上をＳｉＮｘ等のゲート絶
縁ｇ（３１で覆う。
次にゲート１１ｔ極（１）上ｌこ位置するところに、非
晶質シリコン（ａ−８目の半導体薄膜（４）を形成し、
この半導体薄膜（４）上にＳｉＮｘあるいはＳｉＯｘの
単層からなる保書膜（５）を形成する。次いで、半導体
薄膜（４）とソース電極（６）、ドレイン電極（７）と
のオーミック接触を得るためのｎ＋ａ−８ｔ層（８）を
形成し、そθ）上ｆこソース１！極（６）、ドレイン′
這極（刀を形成する〇又、ドレイン電極（７）はＩＴＯ
等の透明導電膜からなる画素電極（９）に接続して、表
示装置用駆動回路基鈑を構成している。
晶質シリコン（ａ−８目の半導体薄膜（４）を形成し、
この半導体薄膜（４）上にＳｉＮｘあるいはＳｉＯｘの
単層からなる保書膜（５）を形成する。次いで、半導体
薄膜（４）とソース電極（６）、ドレイン電極（７）と
のオーミック接触を得るためのｎ＋ａ−８ｔ層（８）を
形成し、そθ）上ｆこソース１！極（６）、ドレイン′
這極（刀を形成する〇又、ドレイン電極（７）はＩＴＯ
等の透明導電膜からなる画素電極（９）に接続して、表
示装置用駆動回路基鈑を構成している。
（発明が解決しようとする課題）
このような従来構造のＴＦ’Ｔでは、保１引こ５１０Ｘ
単層を用いた場合ｌこは、ａ−８１の半導体薄膜を耐光
性向上のために薄＜ （１００ＯＡ 以下〕すると、保
護膜の影響が現われるようになり、ＴＰＴのしきい値電
圧が高くなるという問題があった。また、保護膜ｌこＳ
ｉＮｘ単層を用いた場合ｆこは、ａ−８ｉＭを薄くし
てもしきい値′１圧が高くなることはないがｓ ＳｉＮ
ｘ膜にクラックや膜はがれが発生しゃ丁いという問題が
あった。
単層を用いた場合ｌこは、ａ−８１の半導体薄膜を耐光
性向上のために薄＜ （１００ＯＡ 以下〕すると、保
護膜の影響が現われるようになり、ＴＰＴのしきい値電
圧が高くなるという問題があった。また、保護膜ｌこＳ
ｉＮｘ単層を用いた場合ｆこは、ａ−８ｉＭを薄くし
てもしきい値′１圧が高くなることはないがｓ ＳｉＮ
ｘ膜にクラックや膜はがれが発生しゃ丁いという問題が
あった。
この発明は、上記事情を考慮してなされたもので、その
目的とするところはＴＰＴのしきい値電圧を制御でき、
保護膜のクラックや膜はがれを抑えることのできる薄膜
トランジスタ及びその製造方法を提供することにある。
目的とするところはＴＰＴのしきい値電圧を制御でき、
保護膜のクラックや膜はがれを抑えることのできる薄膜
トランジスタ及びその製造方法を提供することにある。
（課題を解決するための手段）
本発明は、薄膜トランジスタの保護膜をシリコン窒化物
からなる層とシリコン酸化物からなる層の２層構造とし
、半導体薄膜と接する層をシリコン窒化物からなる層と
する。
からなる層とシリコン酸化物からなる層の２層構造とし
、半導体薄膜と接する層をシリコン窒化物からなる層と
する。
（作用）
本発明の如く、保護膜をシリコン窒化物からなる層とシ
リコン酸化物からなる層の２層構造とすることにより、
保護膜に起因するＴＰＴのしきい値電圧の変化を抑える
ことができる。
リコン酸化物からなる層の２層構造とすることにより、
保護膜に起因するＴＰＴのしきい値電圧の変化を抑える
ことができる。
（実施例〉
以下、本発明の絆細を図示の実施例によって説明する。
第１図は、本発明の一実施例に係わる薄膜トランジスタ
の断面図、第２図（ａＪ〜（りはその製造工程を示す断
面図である。第１図および第２図を併用１て説明すると
、先ず、例えばガラス基板からなる透明性絶縁基板（２
０）上にスパッタリング法や電子ビーム蒸着法により厚
さ約２００ＯＡのＭｏあるいはＭｏＴａ合金等の金Ｉｊ
４膜を形成し、ホトレジストパターンを形成して第２図
（ａ）に示すようなゲート電極（２１）を作る。
の断面図、第２図（ａＪ〜（りはその製造工程を示す断
面図である。第１図および第２図を併用１て説明すると
、先ず、例えばガラス基板からなる透明性絶縁基板（２
０）上にスパッタリング法や電子ビーム蒸着法により厚
さ約２００ＯＡのＭｏあるいはＭｏＴａ合金等の金Ｉｊ
４膜を形成し、ホトレジストパターンを形成して第２図
（ａ）に示すようなゲート電極（２１）を作る。
次Ｉζ例えばプラズマ已の法により％第１のゲート絶縁
膜であるシリコン酸化膜（２２）を約３００ＯＡ。
膜であるシリコン酸化膜（２２）を約３００ＯＡ。
第２のゲート絶縁膜であるシリコン窒化Ｎ （Ｚ３）を
約５０ＯＡ、活性層であるアモルファスシリコン膜（２
４）を約５０ＯＡ 、第１の保護膜であるシリコン窒化
膜（２５）を約５０ＯＡ 、第２の保護膜であるシリコ
ン酸化Ｍ （２６）を約２００ＯＡ、順次大気に触れる
ことなく連続的に堆積する（第２図Ｃｂ） ）。
約５０ＯＡ、活性層であるアモルファスシリコン膜（２
４）を約５０ＯＡ 、第１の保護膜であるシリコン窒化
膜（２５）を約５０ＯＡ 、第２の保護膜であるシリコ
ン酸化Ｍ （２６）を約２００ＯＡ、順次大気に触れる
ことなく連続的に堆積する（第２図Ｃｂ） ）。
次Ｊこ、ホトリソグラフィー技術ｌこより、ゲート電極
（２１）上ｌこ位置するように、第２のゲート絶縁膜（
２３１、活性層（２４）、第１の保護膜（２５）、第２
の保護膜（２６）からなるパターンを形成する（第２図
（ｃｌ ） 。
（２１）上ｌこ位置するように、第２のゲート絶縁膜（
２３１、活性層（２４）、第１の保護膜（２５）、第２
の保護膜（２６）からなるパターンを形成する（第２図
（ｃｌ ） 。
次に、厚さおよそ２０００ＡのＩＴＯ（Ｉｎｄｉｕｍ
Ｔｉｎ０ｘｉｄｅ ）等の透明４電膜をスパッタリング
法や電子ビーム蒸着法ｆこより堆積させ、ホトリフグラ
フィー技術により、第２図（ｄ）に示すような画素電極
（２７）を作る。
Ｔｉｎ０ｘｉｄｅ ）等の透明４電膜をスパッタリング
法や電子ビーム蒸着法ｆこより堆積させ、ホトリフグラ
フィー技術により、第２図（ｄ）に示すような画素電極
（２７）を作る。
次に、第２図（ｅＪに示すようｌζ第１の保護膜（２５
八第２の保護膜（２６）からなるパターンを形成する。
八第２の保護膜（２６）からなるパターンを形成する。
次ｌこ、例えばプラズマＣＶＤ法を用いて、ｎ”ａ−Ｓ
ｔ膜（２８）を約５０ＯＡ形成し、さらにスパッタリン
グ法等を用いてｓ Ｍｏ膜を約５００Ａ％ＡＪ膜を約１
μｍ形成し、第２図（ｆ）に示すように、ソース電極（
２９）及び画素電極（２７）と接続するドレイン電極（
、Ｔ’を形成する。
ｔ膜（２８）を約５０ＯＡ形成し、さらにスパッタリン
グ法等を用いてｓ Ｍｏ膜を約５００Ａ％ＡＪ膜を約１
μｍ形成し、第２図（ｆ）に示すように、ソース電極（
２９）及び画素電極（２７）と接続するドレイン電極（
、Ｔ’を形成する。
以上のような工程ｌζより、画素電極を伴なったＴＰＴ
基板が完成する。第２図ではｎ”ａ−８ｉ膜（２８）が
、第１のゲート絶＃膜（η）上と画素電極（２７）上ｌ
こも残っているが、第１図のようにｎ”ａ−８ｔ膜（２
８）が残っていなくともよい。
基板が完成する。第２図ではｎ”ａ−８ｉ膜（２８）が
、第１のゲート絶＃膜（η）上と画素電極（２７）上ｌ
こも残っているが、第１図のようにｎ”ａ−８ｔ膜（２
８）が残っていなくともよい。
このような構造のＴＰＴでは、しきい値電圧が約２ｖと
良好なＴＰＴ特性が得られ、保護膜のクラックや膜はが
れは全く認められなかった。
良好なＴＰＴ特性が得られ、保護膜のクラックや膜はが
れは全く認められなかった。
また、ｉ層ａ−８ｔが５０ＯＡと薄いため、１０万／Ｘ
−の外光照射でもリーク電流を低く抑えることができ、
耐光性も強いＴＰＴ特性となった。
−の外光照射でもリーク電流を低く抑えることができ、
耐光性も強いＴＰＴ特性となった。
また、第１の保護膜であるシリコン窒化膜を原料ガスと
してシランとアンモニア、光源として低圧水銀ランプを
用いた光Ｑ■法ｆこより形成することにより、プラズマ
中の荷電粒子による損傷がなくなったことから、長時間
でのしきい値電圧の変動が少なくなり、信頼性の向上が
認められた。
してシランとアンモニア、光源として低圧水銀ランプを
用いた光Ｑ■法ｆこより形成することにより、プラズマ
中の荷電粒子による損傷がなくなったことから、長時間
でのしきい値電圧の変動が少なくなり、信頼性の向上が
認められた。
本発明によれば、保護膜ｌこ起因するＴＦ’ｒのしきい
値電圧の変化を抑えることができ、保護膜のクラックや
膜はがれも抑えたＴＰＴを得ることができる。
値電圧の変化を抑えることができ、保護膜のクラックや
膜はがれも抑えたＴＰＴを得ることができる。
第１図はこの発明の一実施例の断面図、第２図は第１図
に示す薄膜トランジスタを得るための製造方法を示す図
、第３図は従来の薄膜トランジスタの断面図である。 ２０・・・透光性絶縁基板、２１・・・ゲート電極、２
２・・・酸化物からなるゲート絶縁膜（第１のゲート絶
縁Ｍ）、２３・・・窒化物からなるゲートＰ！巌換（第
２のゲート絶縁膜）、２４・・・半導体薄膜からなる活
性層、２５・・・窒化物からなる保護Ｍ（第１の保護膜
）、２６・・・酸化物からなる保護膜（第２の保護膜）
、２７・・・画素電極、２８・・・オーミックコンタク
ト層（ｎ”ａ−８ｔ膜）、２９−・・ソース１！Ｌ極、
３０・・・ドレイン電極。
に示す薄膜トランジスタを得るための製造方法を示す図
、第３図は従来の薄膜トランジスタの断面図である。 ２０・・・透光性絶縁基板、２１・・・ゲート電極、２
２・・・酸化物からなるゲート絶縁膜（第１のゲート絶
縁Ｍ）、２３・・・窒化物からなるゲートＰ！巌換（第
２のゲート絶縁膜）、２４・・・半導体薄膜からなる活
性層、２５・・・窒化物からなる保護Ｍ（第１の保護膜
）、２６・・・酸化物からなる保護膜（第２の保護膜）
、２７・・・画素電極、２８・・・オーミックコンタク
ト層（ｎ”ａ−８ｔ膜）、２９−・・ソース１！Ｌ極、
３０・・・ドレイン電極。
Claims (2)
- （１）透光性絶縁基板上に形成されたゲート電極と、こ
のゲート電極上にゲート絶縁膜を介して形成された半導
体膜と、この半導体膜上に形成されたソースおよびドレ
イン電極と、このソース、ドレイン電極間の半導体膜上
に形成された保護膜を具備した薄膜トランジスタにおい
て、前記保護膜がシリコン窒化膜とシリコン酸化膜の積
層膜で、シリコン窒化膜が半導体膜に接する側にあるこ
とを特徴とする薄膜トランジスタ。 - （２）請求項１記載の保護膜であるシリコン窒化膜を光
ＣＶＤ法により形成することを特徴とする薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150094A JPH023231A (ja) | 1988-06-20 | 1988-06-20 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150094A JPH023231A (ja) | 1988-06-20 | 1988-06-20 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023231A true JPH023231A (ja) | 1990-01-08 |
Family
ID=15489381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150094A Pending JPH023231A (ja) | 1988-06-20 | 1988-06-20 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023231A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155275A (ja) * | 1988-12-07 | 1990-06-14 | Fuji Xerox Co Ltd | 逆スタガード型薄膜トランジスタの製造方法 |
| JPH03148136A (ja) * | 1989-11-02 | 1991-06-24 | Matsushita Electric Ind Co Ltd | 半導体素子および半導体素子の製造方法 |
| CN105633170A (zh) * | 2016-02-23 | 2016-06-01 | 广州新视界光电科技有限公司 | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 |
| CN107749422A (zh) * | 2017-09-21 | 2018-03-02 | 信利（惠州）智能显示有限公司 | 氧化物半导体薄膜晶体管 |
-
1988
- 1988-06-20 JP JP63150094A patent/JPH023231A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02155275A (ja) * | 1988-12-07 | 1990-06-14 | Fuji Xerox Co Ltd | 逆スタガード型薄膜トランジスタの製造方法 |
| JPH03148136A (ja) * | 1989-11-02 | 1991-06-24 | Matsushita Electric Ind Co Ltd | 半導体素子および半導体素子の製造方法 |
| CN105633170A (zh) * | 2016-02-23 | 2016-06-01 | 广州新视界光电科技有限公司 | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 |
| CN107749422A (zh) * | 2017-09-21 | 2018-03-02 | 信利（惠州）智能显示有限公司 | 氧化物半导体薄膜晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| KR100241828B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN101916544B (zh) | 电光学装置 | |
| CN101794819B (zh) | 薄膜晶体管、其制备方法和包括它的平板显示装置 | |
| CN100530607C (zh) | 一种ZnO基透明薄膜晶体管阵列的制备方法 | |
| JP2021064799A (ja) | 表示装置 | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN107403806A (zh) | 显示装置 | |
| CN103094205B (zh) | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 | |
| JP5230909B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN103219389A (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| US11374027B2 (en) | Manufacturing method of thin film transistor substrate and thin film transistor substrate | |
| WO2015078037A1 (zh) | 薄膜晶体管及其制造方法、薄膜晶体管阵列基板 | |
| CN103715266A (zh) | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 | |
| WO2022213420A1 (zh) | 一种阵列基板及其制备方法、oled显示面板 | |
| CN104752345A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| TW202103237A (zh) | 半導體基板 | |
| CN108269856A (zh) | 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板 | |
| CN106992189A (zh) | 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法 | |
| JPH023231A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN118039702A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 | |
| JPS6193663A (ja) | アモルフアスシリコントランジスタ | |
| TW200539293A (en) | Thin film transistor |