JPH023259A - マスタスライス型半導体装置の製造方法 - Google Patents
マスタスライス型半導体装置の製造方法Info
- Publication number
- JPH023259A JPH023259A JP15155988A JP15155988A JPH023259A JP H023259 A JPH023259 A JP H023259A JP 15155988 A JP15155988 A JP 15155988A JP 15155988 A JP15155988 A JP 15155988A JP H023259 A JPH023259 A JP H023259A
- Authority
- JP
- Japan
- Prior art keywords
- input
- wiring
- main body
- output
- output circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
半導体装置の製造方法の改良に関し、
マスクスライス型半導体チップをピン数の多いパッケー
ジに搭載する場合にはＴＡＢ方式を使用し、ビン数の少
ないパッケージに搭載する場合にはワイヤボンディング
方式を使用してピンと接続することを可能として、経済
的利益を高めうるようにしたマスクスライス型半導体装
置の製造方法を提供することを目的とし、 配線の少なくとも一部が形成されていない本体領域と複
数の入／出力回路とが形成されているマスターチップに
対して、前記の形成されていない本体領域の配線の形成
と、前記の本体領域と前記の入／出力回路のそれぞれと
を接続する配線の形成と、この接続された前記の入／出
力回路のそれぞれと接続されるＴＡＢ用パッドの形成と
の集合工程と、前記の本体領域の配線の形成と、前記の
本体領域と前記の入／出力回路の相互に隣接する複数の
それぞれとを接続する配線の形成と、この接続された前
記の入／出力回路の複数の組のそれぞれと接続されるワ
イヤボンディング用パッドの形成との集合工程とを択一
的になすように構成する。
ジに搭載する場合にはＴＡＢ方式を使用し、ビン数の少
ないパッケージに搭載する場合にはワイヤボンディング
方式を使用してピンと接続することを可能として、経済
的利益を高めうるようにしたマスクスライス型半導体装
置の製造方法を提供することを目的とし、 配線の少なくとも一部が形成されていない本体領域と複
数の入／出力回路とが形成されているマスターチップに
対して、前記の形成されていない本体領域の配線の形成
と、前記の本体領域と前記の入／出力回路のそれぞれと
を接続する配線の形成と、この接続された前記の入／出
力回路のそれぞれと接続されるＴＡＢ用パッドの形成と
の集合工程と、前記の本体領域の配線の形成と、前記の
本体領域と前記の入／出力回路の相互に隣接する複数の
それぞれとを接続する配線の形成と、この接続された前
記の入／出力回路の複数の組のそれぞれと接続されるワ
イヤボンディング用パッドの形成との集合工程とを択一
的になすように構成する。
（産業上の利用分野］
本発明は、半導体装置の製造方法の改良に関する。特に
、半導体装置用マスクスライスの出力パッドをＴＡＢ
（テープオートメイテッドボンディング）用とワイヤボ
ンディング用とのいずれにも対応して形成しうるように
改良したマスクスライス型半導体装置の製造方法に関す
る。
、半導体装置用マスクスライスの出力パッドをＴＡＢ
（テープオートメイテッドボンディング）用とワイヤボ
ンディング用とのいずれにも対応して形成しうるように
改良したマスクスライス型半導体装置の製造方法に関す
る。
第２図参照
ゲートアレイなどのマスクスライスＩＣは、少なくとも
配線の一部が形成されていない多数の基本セル１１がア
レイ状に形成された本体ＳＮ域１と、複数の入／出力回
路（Ｉ１０セル）２１が形成されている人／出力回路形
成領域２と、複数の出力パッドが将来形成される出力パ
ッド形成領域３とが設けられている半導体装置製造用の
中間製品であり、最終需要の仕様に応して、本体領域１
の配線を完成し、本体領域１と入／出力回路（Ｉ１０セ
ル）２１とを接続する配線を形成し、同時に、入／出力
回路（Ｉ１０セル）２１と接続されるＴＡＢ用出力出力
パッド３１はボンディング用ポンディングパッド３２を
出力パッド形成領域３に形成する。
配線の一部が形成されていない多数の基本セル１１がア
レイ状に形成された本体ＳＮ域１と、複数の入／出力回
路（Ｉ１０セル）２１が形成されている人／出力回路形
成領域２と、複数の出力パッドが将来形成される出力パ
ッド形成領域３とが設けられている半導体装置製造用の
中間製品であり、最終需要の仕様に応して、本体領域１
の配線を完成し、本体領域１と入／出力回路（Ｉ１０セ
ル）２１とを接続する配線を形成し、同時に、入／出力
回路（Ｉ１０セル）２１と接続されるＴＡＢ用出力出力
パッド３１はボンディング用ポンディングパッド３２を
出力パッド形成領域３に形成する。
近年、半導体装置の高集積化、カスタム化が進み、マス
クスライス型半導体装置に対しては、８０〜１２０ピン
程度の多ピン構造が要求されるようになった。このため
、半導体チップの出力バンドは狭い間隙をもって、多数
形成されることが必要になった。このように小さな間隔
をもって多数の小さな出カバノドが配列されている半導
体チップは、もはや、ボンディングワイヤをもってピン
と接続することは不可能であり、配線が印刷形成されて
いるテープ状の絶縁物上に半導体チップを載せ、半導体
チップの出力パッドとテープ上に形成されている配線と
を圧着するＴＡＢ （テープオートメイテッドボンディ
ング）方式を使用しなければならない。
クスライス型半導体装置に対しては、８０〜１２０ピン
程度の多ピン構造が要求されるようになった。このため
、半導体チップの出力バンドは狭い間隙をもって、多数
形成されることが必要になった。このように小さな間隔
をもって多数の小さな出カバノドが配列されている半導
体チップは、もはや、ボンディングワイヤをもってピン
と接続することは不可能であり、配線が印刷形成されて
いるテープ状の絶縁物上に半導体チップを載せ、半導体
チップの出力パッドとテープ上に形成されている配線と
を圧着するＴＡＢ （テープオートメイテッドボンディ
ング）方式を使用しなければならない。
ところで、ＴＡＢ方式はワイヤボンディング方式と比べ
てコスト的に不利である上、半導体チップの種類毎に異
なるＴＡＢ用テープを用意する必要があり、ＴＡＢ用テ
ープの種類が多くなると云う欠点もある。最終仕様に応
じて、マスクスライス型半導体チップをピン数の多いパ
ンケージに搭載する場合には、前記の理由により、当然
にＴＡＢ方式を使用せざるを得ないが、ピン数の少ない
パッケージに搭載する場合にも、現状ではワイヤボンデ
ィング方式が使用できないので、必ずしも必要があると
は云えないにも拘らず、ＴＡＢ方式を使用しなければな
らない、その理由は、マスクスライス型半導体装置にお
いては、入／出力回路（Ｉ１０セル）２１のそれぞれに
対応して出力パッドが設けられるため、搭載されるパン
ケージのピン数に関係なく出力バンドの間隔は狭く、ま
た、出力パッドの大きさも小さく形成されるためである
。その結果、マスクスライス型半導体装置においては、
その必要がない場合でも、コスト的に不利なＴＡＢ方式
を採用せざるを得ないと云う欠点がある。
てコスト的に不利である上、半導体チップの種類毎に異
なるＴＡＢ用テープを用意する必要があり、ＴＡＢ用テ
ープの種類が多くなると云う欠点もある。最終仕様に応
じて、マスクスライス型半導体チップをピン数の多いパ
ンケージに搭載する場合には、前記の理由により、当然
にＴＡＢ方式を使用せざるを得ないが、ピン数の少ない
パッケージに搭載する場合にも、現状ではワイヤボンデ
ィング方式が使用できないので、必ずしも必要があると
は云えないにも拘らず、ＴＡＢ方式を使用しなければな
らない、その理由は、マスクスライス型半導体装置にお
いては、入／出力回路（Ｉ１０セル）２１のそれぞれに
対応して出力パッドが設けられるため、搭載されるパン
ケージのピン数に関係なく出力バンドの間隔は狭く、ま
た、出力パッドの大きさも小さく形成されるためである
。その結果、マスクスライス型半導体装置においては、
その必要がない場合でも、コスト的に不利なＴＡＢ方式
を採用せざるを得ないと云う欠点がある。
本発明の目的は、この欠点を解消することにあり、マス
クスライス型半導体チップをピン数の多いパッケージに
搭載する場合にはＴＡＢ方式を使用し、ピン数の少ない
パッケージに搭載する場合にはワイヤボンディング方式
を使用することを可能として、経済的利益を高めうるよ
うにしたマスクスライス型半導体装置の製造方法を提供
することにある。
クスライス型半導体チップをピン数の多いパッケージに
搭載する場合にはＴＡＢ方式を使用し、ピン数の少ない
パッケージに搭載する場合にはワイヤボンディング方式
を使用することを可能として、経済的利益を高めうるよ
うにしたマスクスライス型半導体装置の製造方法を提供
することにある。
〔！Ｉ題を解決するための手段］
上記の目的は、配線の少なくとも一部が形成されていな
い本体領域（１）と複数の入／出力回路（２１）とが形
成されているマスターチップ対して、前記の本体領域（
１）の配線の形成と、前記の本体領域（１）と前記の入
／出力回路（２１）のそれぞれとを接続する配線の形成
と、この接続された前記の入／出力回路（２１）のそれ
ぞれと接続されるＴＡＢ用バンド（３１）の形成との集
合工程と、前記の本体領域（１）の配線の形成と、前記
の本体領域（１）と前記の入／出力回路（２１）の相互
に隣接する複数のそれぞれとを接続する配線の形成と、
この接続された前記の入／出力回路（２１）の複数の組
のそれぞれと接続されるワイヤボンディング用バンド（
３２）の形成との集合工程とを択一的になすことによっ
て達成される。
い本体領域（１）と複数の入／出力回路（２１）とが形
成されているマスターチップ対して、前記の本体領域（
１）の配線の形成と、前記の本体領域（１）と前記の入
／出力回路（２１）のそれぞれとを接続する配線の形成
と、この接続された前記の入／出力回路（２１）のそれ
ぞれと接続されるＴＡＢ用バンド（３１）の形成との集
合工程と、前記の本体領域（１）の配線の形成と、前記
の本体領域（１）と前記の入／出力回路（２１）の相互
に隣接する複数のそれぞれとを接続する配線の形成と、
この接続された前記の入／出力回路（２１）の複数の組
のそれぞれと接続されるワイヤボンディング用バンド（
３２）の形成との集合工程とを択一的になすことによっ
て達成される。
第１ａ図参照
ピン数の多いパッケージに搭載する場合には、入／出力
回路（Ｉ１０セル）２１のそれぞれに対応して小さいポ
ンディングパッド３１を狭い間隔をもって形成し、ＴＡ
Ｂ方式を使用してピンと接続する。
回路（Ｉ１０セル）２１のそれぞれに対応して小さいポ
ンディングパッド３１を狭い間隔をもって形成し、ＴＡ
Ｂ方式を使用してピンと接続する。
第１ｂ図参照
ピン数の少ないパッケージに搭載する場合には、相互に
隣接する入／出力回路（Ｉ１０セル）２１の複数個（図
は２個の場合を示す）に対して１個のポンディングパッ
ド３２を形成し、このポンディングパッドと前記の隣接
する複数個の入／出力回路（Ｉ１０セル）２１のうちの
１個のみとを接続し、残りの入／出力回路（Ｉ１０セル
）２１は未使用状態としておく、ポンディングパッドの
間隔は広く、また、ポンディングパッドも大きく形成さ
れるのでワイヤボンディング方式を使用してピンと接続
することができる。
隣接する入／出力回路（Ｉ１０セル）２１の複数個（図
は２個の場合を示す）に対して１個のポンディングパッ
ド３２を形成し、このポンディングパッドと前記の隣接
する複数個の入／出力回路（Ｉ１０セル）２１のうちの
１個のみとを接続し、残りの入／出力回路（Ｉ１０セル
）２１は未使用状態としておく、ポンディングパッドの
間隔は広く、また、ポンディングパッドも大きく形成さ
れるのでワイヤボンディング方式を使用してピンと接続
することができる。
第１ｃ図参照
第１ｂ図において未使用状態にしておいた入／出力回路
（Ｉ１０セル）２１を並列に接続すれば、入／出力回路
の駆動能力を高めることができる。
（Ｉ１０セル）２１を並列に接続すれば、入／出力回路
の駆動能力を高めることができる。
〔実施例］
以下、図面を参照しつ一１本発明の一実施例に係る半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
第２図再参照
図はマスクスライス型半導体チップの構成図である。■
は配線の少なくとも一部が形成されていない多数の基本
セル１１がアレイ状に形成された本体領域であり、２は
入／出力回路（Ｉ１０セル）２１が形成されている領域
であり、３はＴＡＢ用ポンディングパッド３１またはワ
イヤボンディング用ポンディングパッド３２の形成領域
である。最終仕様に応じて、本体領域１の配線を完成し
、本体領域１と入／出力回路（■１０セル）２１とを接
続する配線を形成し、入／出力回路（Ｉ１０セル）２１
と接続されるＴＡＢ用出力出力バッド３１はワイヤボン
ディング用出力パッド３２を下記の要領をもって形成す
る。
は配線の少なくとも一部が形成されていない多数の基本
セル１１がアレイ状に形成された本体領域であり、２は
入／出力回路（Ｉ１０セル）２１が形成されている領域
であり、３はＴＡＢ用ポンディングパッド３１またはワ
イヤボンディング用ポンディングパッド３２の形成領域
である。最終仕様に応じて、本体領域１の配線を完成し
、本体領域１と入／出力回路（■１０セル）２１とを接
続する配線を形成し、入／出力回路（Ｉ１０セル）２１
と接続されるＴＡＢ用出力出力バッド３１はワイヤボン
ディング用出力パッド３２を下記の要領をもって形成す
る。
第１ａ図参照
マスクスライス型半導体チップをピン数の多いパンケー
ジに搭載する場合には、入／出力回路（１／○セル）２
１のそれぞれに対応して幅の狭いＴＡＢ用出力パンド３
１を形成し、ＴＡＢ方式を使用してピンと接続する。
ジに搭載する場合には、入／出力回路（１／○セル）２
１のそれぞれに対応して幅の狭いＴＡＢ用出力パンド３
１を形成し、ＴＡＢ方式を使用してピンと接続する。
第１ｂ図参照
マスクスライス型半導体チップをピン数の少ないパッケ
ージに搭載する場合には、入／出力回路（Ｉ１０セル）
２１の隣接する。複数個（図は２個の場合を示す）に対
応する幅の広いワイヤボンディング用ポンディングパッ
ド３２を形成し、このポンディングパッド３２と前記の
隣接する複数の入／出力回路（Ｉ１０セル）２１のうち
の１個のみとを接続し、残りの入／出力回路（Ｉ１０セ
ル）２１は未使用状態としておく、ポンディングパッド
の間隔は大きく、またボンディングパソド自身も大きく
形成されるので、ワイヤボンディング方式を使用してピ
ンと接続することができる。
ージに搭載する場合には、入／出力回路（Ｉ１０セル）
２１の隣接する。複数個（図は２個の場合を示す）に対
応する幅の広いワイヤボンディング用ポンディングパッ
ド３２を形成し、このポンディングパッド３２と前記の
隣接する複数の入／出力回路（Ｉ１０セル）２１のうち
の１個のみとを接続し、残りの入／出力回路（Ｉ１０セ
ル）２１は未使用状態としておく、ポンディングパッド
の間隔は大きく、またボンディングパソド自身も大きく
形成されるので、ワイヤボンディング方式を使用してピ
ンと接続することができる。
第１ｃ図参照
必要に応じ、第１ｂ図において未使用状態にしておいた
入／出力回路（Ｉ１０セル）２１を並列に接続すれば、
入／出力回路の駆動能力を向上させることができる。
入／出力回路（Ｉ１０セル）２１を並列に接続すれば、
入／出力回路の駆動能力を向上させることができる。
（発明の効果〕
以上説明せるように、本発明に係る半導体装置の製造方
法においては、配線の少なくとも一部が形成されていな
い本体領域と複数の入／出力回路（Ｉ１０セル）とが形
成されているマスタチップに対して、本体領域の配線の
形成と、本体領域と入／出力回路（■１０セル）のそれ
ぞれとを接続する配線の形成と、入／出力回路（Ｉ１０
セル）のそれぞれと接続されるＴＡＢ用パッドの形成と
の集合工程と、本体領域の配線の形成と、本体領域と入
／出力回路（Ｉ１０セル）の相互に隣接する複数のそれ
ぞれとを接続する配線の形成と、入／出力回路（１１０
セル）の複数の組のそれぞれと接続されるワイヤボンデ
ィング用パッドの形成との集合工程とをニーズに応じて
選択できるので、ピン数の多いパッケージに搭載する場
合には、ＴＡＢ方式を使用して接続するとしても、ピン
数の少ないパッケージに搭載する場合には、ワイヤボン
ディング方式を使用してビンと接続することが可能とな
るので、経済的利益を高めることができる。
法においては、配線の少なくとも一部が形成されていな
い本体領域と複数の入／出力回路（Ｉ１０セル）とが形
成されているマスタチップに対して、本体領域の配線の
形成と、本体領域と入／出力回路（■１０セル）のそれ
ぞれとを接続する配線の形成と、入／出力回路（Ｉ１０
セル）のそれぞれと接続されるＴＡＢ用パッドの形成と
の集合工程と、本体領域の配線の形成と、本体領域と入
／出力回路（Ｉ１０セル）の相互に隣接する複数のそれ
ぞれとを接続する配線の形成と、入／出力回路（１１０
セル）の複数の組のそれぞれと接続されるワイヤボンデ
ィング用パッドの形成との集合工程とをニーズに応じて
選択できるので、ピン数の多いパッケージに搭載する場
合には、ＴＡＢ方式を使用して接続するとしても、ピン
数の少ないパッケージに搭載する場合には、ワイヤボン
ディング方式を使用してビンと接続することが可能とな
るので、経済的利益を高めることができる。
第１ａ〜ｌｃ図は、ポンディングパッドの形成図である
。 第２図は、マスクスライス型半導体チップの構成図であ
る。 本体領域、 基本セル、 入／出力回路形成領域、 入／出力回路（１／○セル）、 ポンディングパッド形成領域、 ポンディングパッド（ＴＡＢ用）、 ポンディングパッド（ワイヤボンディング用）。
。 第２図は、マスクスライス型半導体チップの構成図であ
る。 本体領域、 基本セル、 入／出力回路形成領域、 入／出力回路（１／○セル）、 ポンディングパッド形成領域、 ポンディングパッド（ＴＡＢ用）、 ポンディングパッド（ワイヤボンディング用）。
Claims (1)
- 【特許請求の範囲】 配線の少なくとも一部が形成されていない本体領域（１
）と複数の入／出力回路（２１）とが形成されているマ
スターチップに対して、 前記本体領域（１）の配線の形成と、前記本体領域（１
）と前記入／出力回路（２１）のそれぞれとを接続する
配線の形成と、、該接続された前記入／出力回路（２１
）のそれぞれと接続されるＴＡＢ用パッド（３１）の形
成との集合工程と、 前記本体領域（１）の配線の形成と、前記本体領域（１
）と前記入／出力回路（２１）の相互に隣接する複数の
それぞれとを接続する配線の形成と、該接続された前記
入／出力回路（２１）の複数の組のそれぞれと接続され
るワイヤボンディング用パッド（３２）の形成との集合
工程と を択一的になすことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15155988A JPH023259A (ja) | 1988-06-20 | 1988-06-20 | マスタスライス型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15155988A JPH023259A (ja) | 1988-06-20 | 1988-06-20 | マスタスライス型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023259A true JPH023259A (ja) | 1990-01-08 |
Family
ID=15521172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15155988A Pending JPH023259A (ja) | 1988-06-20 | 1988-06-20 | マスタスライス型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023259A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007195536A (ja) * | 2005-12-28 | 2007-08-09 | Daiwa Seiko Inc | 釣竿 |
| JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
| KR20230151480A (ko) | 2022-04-25 | 2023-11-01 | 글로브라이드 가부시키가이샤 | 낚싯대 |
-
1988
- 1988-06-20 JP JP15155988A patent/JPH023259A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007195536A (ja) * | 2005-12-28 | 2007-08-09 | Daiwa Seiko Inc | 釣竿 |
| JP2007335511A (ja) * | 2006-06-13 | 2007-12-27 | Fujitsu Ltd | 半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法 |
| KR20230151480A (ko) | 2022-04-25 | 2023-11-01 | 글로브라이드 가부시키가이샤 | 낚싯대 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| KR0147259B1 (ko) | 적층형 패키지 및 그 제조방법 | |
| EP0608440A1 (en) | Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package | |
| EP0538003B1 (en) | Method of manufacturing inversion type ICs and IC module using same | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6091089A (en) | Semiconductor integrated circuit device | |
| US6121690A (en) | Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JPS6318654A (ja) | 電子装置 | |
| US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS6393125A (ja) | 半導体集積回路 | |
| JPH04361538A (ja) | 大規模集積回路 | |
| JP2871608B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JP3052633B2 (ja) | 半導体装置 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPH09252083A (ja) | 電子装置及びその製造方法 | |
| JPS58184735A (ja) | 集積回路チツプ | |
| JPH0322448A (ja) | Ｔａｂ方式半導体装置用リードフレーム | |
| JP2949951B2 (ja) | 半導体装置 | |
| JPS6364054B2 (ja) | ||
| JPS6143437A (ja) | 半導体装置 | |
| JPH04350961A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS61187249A (ja) | 半導体集積回路装置 |