JPH0233262A - 画像読み取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像の読み取り部にチャー、ジカップルドデバ
イス（以下ＣＯＤと略する）を用いた画像読み取り装置
に関するものである。

従来の技術 近年、ファクシミリ・複写装置・ワードプロセッサの画
像入力装置等、ＣＣＤを用いた画像読み取り装置の発展
には目ざましいものがある。また、中間調画像を忠実に
読み取ることのできる画像読み取り装置が切望されるよ
うになった。

以下に従来の画像読み取り装置について説明する゛。

第３図は従来の画像読み取り装置のブロック図であり、
図において９は複数の受光素子を備えたＣＣＤ１１０は
ＣＣＤ９より出力されたシリアル形式のアナログ画像信
号をデジタル画像信号に変換するアナログ−デジタル変
換器、１１はマイクロコンピュータ、１２はマイクロコ
ンピュータ１１によって設定された値をカウントしカウ
ント終了時に１画素周期の正の信号出力を行う動作を繰
り返１カウンタ、１３はカウンタ１２と同様の動作を行
う第２のカウンタ、１４はカウンタ１２とカウンタ１３
の出力信号の論理和−否定を行うＮＯＲ回路、１５はア
ナログデジタル変換器１０より出力されたデジタル画像
信号をＮＯＲ回路１４の出力信号で選択して通過させる
ゲート回路、１６はゲート回路１５で選択されたデジタ
ル画像信号を順次記憶するメモリである。

第４図は上記第３図に示した画像読み取り装置によって
原稿を６０％に縮小する時のタイミングチャ５−トを示
すものである。第４図においてＧは基準クロック、Ｈは
アナログデジタル変換器１０より順に出力されるデジタ
ル画像信号、■はカウンタ１２の出力信号、Ｊはカウン
タ１３の出力信号、ＫはＮＯＲ回路１４の出力信号、Ｌ
はゲート回路１５でその通過が許可されメモリ１６に記
憶されるデジタル両像信号、を示している。

次に、上記した画像読み取り装置を用いて原稿を６０％
に縮小した時の主走査方向の動作について説明する。

まず、マイク１ココンピユータ１１でカウンタ１２にカ
ウンタ値「３」を設定するとカウンタ１２は出力信号！
に示すように３画素ごとに１画素周期の正のパルス信号
出力を行う。同様にマイクロコンピュータ１１でカウン
タ１３にカウンタ値「１０」を設定するとカウンタ１３
は出力信号Ｊに示すように１０画素ごとに１画素周期の
正のパルス信号出力を行う。カウンタ１２，１３の出力
信号！、ＪはＮ。

Ｒ回路１４によって論理和−否定が行われ出力信号Ｋに
示すように一定周期で発振を繰り返す。この発振のデユ
ーティ−比（正論理〉は、カウンタ１２のデユーティ−
比が１／３、カウンタ１３のデユーティ−比が１／１０
、またカウンタ１２．１３の出力信号が３０画素周期ご
とに重なることから、１−　（１／３−１−１／１０−
１／３０）＝３１５となる。

一万ＣＣＤ９で読み取ったアナログ画像信号はアナログ
−デジタル変換器１０で基準クロックＧの周期に同期し
てデジタル画像信号Ｈに変換される。

次にゲート回路１５でＮＯＲ回路１４からの出力信号Ｋ
が正の期間に対応するデジタル画像信号Ｈを選択してメ
モリ１６へ出力し記憶させる。ＮＯＲ回路１４の出力信
号にのデユーティ−比は前記計算式で求めたように３１
５であることからデジタル画像信号ｌ］を１００％とし
た場合、メモリ１６に記憶されるデジタル画像信号りは
デジタル画像信号Ｈが６０％に間引かれたものとなる。

この様子を第４図に示したタイミングチャートを用いて
簡単に説明する。即ちｌ／３図においてＧは基準クロッ
ク、Ｈはアナログデジタル変換器１０より順に出力され
るデジタル画像信号、■はカウンタ１２の出力信号、Ｊ
はカウンタ１３の出力信号、ＫはＮＯＲ回路１４の出力
信号、Ｌはゲート回路１５でその通過が許可されメモリ
１６に記憶されるデジタル画像信号を示しており、メモ
リ１６に記憶されるデジタル画像信号のデユーティは、
デジタル画像信号Ｈに対して６０％となっている。

発明が解決しようとする課順 しかしながら、上記従来の構成を持つ画像読み取り装置
では、ＣＣＤ９の特性により下記のような不具合が生じ
ていた。

すなわち多数の受光素子が配列されたＣＣＤ９はその全
ての受光部分に均一な光量の光が照射されたとしても、
ＣＣＤ９の構造上受光素子の奇数番目と偶数番目の素子
の出力にはある一定の差が生じていた。これはＣＣＤ９
の内部には２つのアナログシフトレジスタが設けられて
おり、奇数番目の受光素子で受けた光は第１のアナログ
シフトレジスタを通って出力され、偶数番目の受光素子
で受けた光は第２のアナログシフトレジスタを通って出
力されるものであるために、これらのアナログシフトレ
ジスタのインピーダンスの差が受光素子の奇数番目と偶
数番目の素子の出力信号の差となって現れていた。この
ＣＣＤ９の奇数番目と偶数番目の素子の出力信号の差は
、第４図Ｈで示しているように読み取りデータを１００
％出力する場合は奇数番目、偶数番目の受光素子で読み
取った画像信号が交互に並んでいるため殆ど問題にはな
らないのであるが、縮小を行う場合には奇数番巨、偶数
番目の素子で読み取った画像信号の間引き方によりゲー
ト回路１５を通過してメモリ１６に記憶される画像情報
には濃度のむらが発生ずしてしまう。例えば任意の偶数
番目の素子で読み取った画像信号を間引くとすると奇数
番目の素子で読み取った画像信号が隣合ってメモリ１６
に記憶される。同様に任意の奇数番目の素子で読み取っ
た画像信号を間引くとすると偶数番目の素子で読み取っ
た画像信号が隣合ってメモリ１６に記憶される。ここで
もし奇数番目の素子で読み取られそして出力されたアナ
ログ画像信号が偶数番目の素子で読み取られそして出力
されたアナログ画像信号に比べ、上記したアナログシフ
トレジスタの影響によってその出力が大であったとする
と、奇数番目の素子で読み取った画像信号が隣合った部
分は印刷時、その濃度が濃く、偶数番目の素子で読み取
った画像信号が隣合った部分では逆に薄くなってしまう
。

これを第４図を用いて説明すると、信号りはｒＡ」の区
間では偶数番目の画像信号が隣合っておりｒＢ、の区間
では奇数番目画像信号が隣あってりるのである。

このように縮小による間引きで主走査方向に濃度のむら
が発生し、この状態で副走査を行うと、印刷時において
印刷画像に縦じまが発生ずるという問題点を有していた
。

課題を解決するための手段 本発明は上記問題点を解決するため、チャージカップル
ドデバイスより出力される映像信号を選択的に通過させ
るゲート手段と、外部より入力されるデータに従って前
記ゲート手段を制御し、前記映像信号の隣り合う２つの
画素に対応する映像信号を対として間引いて記憶手段に
記憶させる制御手段を備える。

作用 本発明は上記した構成により、ＣＯＤの隣あった２つの
受光素子即ち奇数番目と偶数番目の受光素子で読み取っ
た画像信号は対を成して間引がれることとなり、間引か
れた後でも必ず奇数番目と偶数番目の素子で読み取った
画像信号が交互に並ぶこととなる。

実施例 第１図は本発明の一実施例における画像読み取り装置の
ブロック図、を示すものである。第１図において１はＣ
ＯＤ、２はアナログ−デジタル変換器、６はＮＯＲ回路
、７はゲート回路、８はメモリで、これらは従来例の構
成と同じものである。

３はマイクロコンピュータであり後述する１画素周期遅
延手段３ａを含んでいる。４はマイクロコンピュータ３
によって設定された値をカウントしカウントが終了する
ごとに１画素周期の正のパルス信号出力を行う動作を繰
り返して行うカウンタ、５はマイクロコンピュータ３内
の前記１画素周期遅延手段３ａの作用によりカウンタ４
から１画素周期遅れてカウントを開始する以外はカウン
タ４と同様の動作を行う第２のノＪウンタである。第２
図は第１図の６０％縮小時のタイミングチャート第２図
においてＡは基準クロック、Ｂはアナログデジタル変換
器２より出力されたデジタル画像信号、Ｃはカウンタ４
の出力信号、Ｄはカウンタ５の出力信号、ＥはＮＯＲ回
路６の出力信号、Ｆはゲート回路７によってその通過が
許可されそしてメモリ８に記憶されるデジタル画像信号
である。

以上のように構成された本実施例の画像読み取り装面に
ついて、以下に６０％縮小時の主走査方向の動作につい
て説明する。

まず、マイクロコンピュータ３でカウンタ４．５にカウ
ント値’５Ｊを設定するとカウンタ４，５はそれぞれ出
力信号Ｃ，Ｄに示すように５画素周期ごとに１画素周期
の正のパルス信号出力を行うが、カウンタ５はカウンタ
４から１画素周期遅れてカウントを開始するため、出力
信号りは出力信号Ｃに対して１画素周期遅れた信号とな
る。カウンタ４，５の出力信号Ｃ，Ｉ）はＮＯＲ回路６
によって論理和−否定が行われ出力信号Ｅに示すように
一定周期で発振を繰り返す。この発振のデユーティ−比
（正論理）は、カウンタ４のデユーティ−比が１１５、
カウンタ５のデユーティ−比が１１５であることがら、
１−　（１／　５　＋　１　／　５　）　＝　３　／　
５となる。

一方ＣＣＤ　１で読み取ったアナログ画像信号はアナロ
グ−デジタル変換器２でデジタル画像信号Ｂに変換され
る。

次にゲート回路７でＮＯＲ回路６がらの出力信号Ｅが正
の場合のデジタル画像信号Ｂを選択してメモリ８に記憶
する。ＮＯＲ回路６の出力信号Ｅはデユーティ−比３１
５であることがらデジタル画像信号Ｂを１００％とした
場合、メモリ８に記憶するデジタル画像信号Ｆは６０％
に間引かれたものとなる。またＮＯＲ回路６の出力信号
ＥはＣＣＤ１で読み取ったデジタル画像信号Ｂを５画素
ごとに３画素を有効として２画素を間引くように発振を
行うことから、奇数番目と偶数番目の素子で読み取った
画像信号が必ず対をなして間引かれるためメモリ８に記
憶するデジタル画像信号Ｆは奇数番目と偶数番目の素子
で読み取った画像信号が常に交互に並ぶことになる。

以上のように本実施例によれば、カウンタ５をカウンタ
４から１画素周期遅れさせて同一の値でカウントを開始
させてＣＣＤ１で読み取ったデジタル画像信号Ｂの奇数
番目と偶数番目の画像信号を対で無効となし、メモリ８
に記憶するデジタル画像信号Ｆを奇数番目と偶数番目の
画像信号が必ず交互に並ぶようにしたことにより、この
画像読み取り装置にて読み取られたデータに基づいて印
刷（印字）を行う際には濃度むらの無い高品質の画像が
得られる。

なお、本実施例では縮小率を６０％としたが、他の縮小
率でもよい。

また第１のカウンタと第２のカウンタの出力信号をＮＯ
Ｒ回路で論理和−否定を行ってＣＣＤの奇数番目と偶数
番目の素子で読み取った画像信号を一対として無効とし
たが、ＮＯＲ回路はＯＲ回路でもよい。この場合はＣＣ
Ｄの奇数番目と偶数番目の素子で読み取った画像信号を
対で有効とすることができる。

発明の効果 本発明はチャージカップルドデバイスより出力される映
像信号を選択的に通過させるゲート手段と、外部より入
力されるデータに従って前記ゲート手段を制御し、前記
映像データの隣り合う２つの画素に対応する映像信号を
対として間引いて記憶手段に記憶させる制御手段を備え
たこ七により、ＣＣＤの隣あった２つの受光素子即ち奇
数番目と偶数番目の受光素子で読み取った画像信号は対
を成して間引がれることとなり、間引かれた後でも必ず
奇数番目と偶数番目の素子で読み取った画像信号が交互
に並ぶこととなる。このため主走査方向に濃度のむらが
発生するめを防止することができ、高品質に画像を読み
取ることができるという効果を得ることができ、優れた
画像読み取り装置を実現できるものである。

【図面の簡単な説明】

第１図は本発明の１実施例における画像読み取り装置の
ブロック図、第２図は同実施例の画像読み取り装置を用
い６０％縮小時の動作のタイミングを示すタイミングチ
ャート、第３図は従来の画像読み取り装置のブロック図
、第４図は第３図の画像読み取り装置を用い６０％縮小
時の動作のタイミングを示すタイミングチャートである
。 １・・・ＣＣＤ、３・・・マイクロコンピュータ、４．
５・・・カウンタ、６・・・ＮＯＲ回路７・・・ゲート
回路 Ｃ・・・カウンタ４の出力信号、 Ｄ・・・カウンタ５の出力信号 Ｅ・・・ＮＯＲ回路６の出力信号、 Ｆ・・・メモリ８に記憶されるデジタル画像信号％７図 代理人の氏名　弁理士　粟野重孝　ほか１名鈴 く ご） ○ 田 叫 り３１

Claims (1)

【特許請求の範囲】
1. 複数の受光素子を備え原稿上の映像を読み取り読み取っ
   た映像に対応してアナログ信号の出力を行うチャージカ
   ップルドデバイスと、このチャージカップルドデバイス
   より出力される映像データを選択的に通過させるゲート
   手段と、このゲート手段を通過した映像信号を格納する
   記憶手段と、外部より入力されるデータに従って前記ゲ
   ート手段を制御し、前記映像データの隣り合う２つの画
   素に対応する映像信号を対として間引いて前記記憶手段
   に記憶させる制御手段を備えたことを特徴とする画像読
   み取り装置。