JPH0235488B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、一般に、アナログ信号倍率器また
は信号利得制御システム、さらに詳細には、制御
信号レベルの相対的に速い変化によつて発生する
誤差信号の増幅によるエラーを実質的に補正する
ための補償が与えられた電圧制御増幅器に関す
る。

従来の技術 多くのシステム、特に、オーデイオまたはビデ
オ信号処理システムは、電気的な命令または制御
信号に応答して制御される信号利得制御回路を有
する。商業的に成功した信号利得制御回路は、米
国マサチユーセツツ州の企業であるDBX，Inc.，
によりライセンスが与えられまた製造される回路
と同様である1973年１月30日、David E.
Blackmerに与えられた米国特許3714462号に記
載されかつ権利化されたタイプの倍率回路を有す
る。以下、上述の回路を集合的にDBX倍率回路
と称する。DBX倍率回路は、一般に、回路の入
力信号の対数関数である第１信号を与えるための
手段と、第１信号に制御信号を代数的に加えるた
めの手段を有する。信号利得のレベルは、制御信
号の関数である。DBX倍率回路は、また、第１
信号と制御信号の代数和の逆対数関数である出力
信号を与えるための手段を有する。DBX倍率回
路は、バイポーラ、すなわち、入力信号は正の極
性と負の極性のどちらか一方または両方であるこ
とができる。DBX倍率回路によつて得られる利
得は、増幅あるいは減衰とすることができる。

好ましいDBX倍率回路は、演算増幅器と利得
器とを有する。利得器は、それぞれが対数−線形
ベース・エミツタ電圧／コレクタ電流（Vbe／
Ic）変換特性を示す少なくとも２つのトランジス
タを有する。これら２つのトランジスタは、それ
ぞれ増幅器に互いに反対極性に導電的な帰還路に
接続されている。これら２つのトランジスタは、
それぞれ正極性と負極性の入力信号に応答して対
数信号を与えるものである。利得器は、また、同
様に対数−線形（Vbe／Ic）変換特性を示し、そ
れぞれ前述の２つの対数信号変換トランジスタに
接続された少なくとも２つの他のトランジスタを
有する。これら２つの他のトランジスタは、それ
ぞれ制御信号と対数信号との代数和の逆対数関数
としての出力信号を与える。これらのトランジス
タの利得は、好ましくはトランジスタの選ばれた
１つのベースに加えられる制御電圧により制御す
ることができる。

DBX倍率回路の好ましい利得器は、少なくと
も２つのPNP伝導タイプのトランジスタを入力
信号の１つの極性に対して使用し、そして、少な
くとも２つのNPN伝導タイプのトランジスタを
反対極性の入力信号に対して使用している。

発明が解決しようとする問題点 DBX倍率回路のある種のタイプにおいては、
制御信号の相対的に速い変化にともなつてあるエ
ラーが発生するという問題点があつた。たとえ
ば、DBX倍率回路の演算増幅器が電圧出力を発
生するタイプのものである場合、利得器が演算増
幅器の出力に接続されているため、利得器に加え
られる制御電圧の突然の増加は演算増幅器の出力
レベルの電圧に突然な増加を発生させる。利得器
はその一部が増幅器の帰還路を形成するため、ま
た、全ての増幅器は有限の電圧利得を持つため、
増幅器の出力電圧レベルの突然の増加は、今度は
増幅器の入力電圧レベルに増加を生ずる。増幅器
の入力端に設けられたインピーダンスはこの誤差
信号を放電する。しかしながら、誤差信号の放電
は通常遅すぎ、増幅器の入力に誤差電流信号を発
生する。誤差信号は、利得器により増幅され、そ
して、回路に誤差出力電流信号を発生する。オー
デイオへの応用に際しては、この誤差出力電流信
号は、サンピングノイズを発生する。

発明の概要 この発明の１つの目的は、従来の上述した問題
点を減じ、また、実質的になくす改良された倍率
回路を提供することである。

この発明のもう１つの目的は、制御信号レベル
の速い変化に応答して生ずるエラーに対する補償
が与えられる改良された倍率回路を提供すること
である。

この発明の他の目的は、入力演算増幅器と、利
得制御信号レベルの変化に応答して増幅器により
発生され、利得器により増幅される誤差信号を実
質的に減じまたは除去することができる利得器
と、を有するタイプの改良された倍率回路を提供
することである。

これらの目的や他の目的は、入力演算増幅器と
利得器とを有するタイプの改良された倍率回路に
より達成される。利得器は、第１信号が入力信号
に応答して入力信号の対数関数として発生するこ
とができるように、また、制御信号が第１信号に
代数的に加えられるように、また、第２信号が第
１信号と制御信号の代数和の関数として発生する
ことができるように入力演算増幅器に連結され
る。改良は、入力演算増幅器の出力に補正信号を
生ずるための手段を有することにある。補正信号
は、制御信号レベルの関数であり、演算増幅器の
出力に制御信号の相対的に速い変化によつて生ず
る信号と実質的に絶対値が等しくかつ反対符号
（反対極性）を有する。

実施例 以下、この発明を図示の実施例に基づいて説明
する。

第１図は、この発明の第１実施例による倍率回
路の概略的回路図である。

第１図において示される回路は、典型的な
DBX倍率回路にこの実施例を適用したものであ
る。

倍率回路は、正負両極性あるいはどちか一方の
極性の入力電流信号Iinを受けるための入力端子
１００を有する。入力電流Iinは電圧源１０２
（たとえば、オーデイオ信号源またはビデオ信号
源）からの入力電圧Vinが入力インピーダンス負
荷１０４を介して加えられることにより発生す
る。入力端子１００は、入力演算増幅器１０６の
反転入力端子に連結している。入力演算増幅器１
０６の非反転入力端子は接地されている。一般
に、増幅器１０６は、ある有限の出力アドミツタ
ンスを有するタイプか、または、出力端に抵抗１
０８を接続したタイプである。増幅器１０６の出
力端は、２つの帰還路を経て反転入力端子に連結
している。それぞれの帰還路は８個のトランジス
タを有する利得器１１０の２つの対数トランジス
タのベース−エミツタ接続を有する。さらに詳細
には、増幅器１０６の出力端は抵抗１０８を経て
抵抗１１２に接続されており、抵抗１１２は利得
器１１０のNPN対数トランジスタ１１４のコレ
クタに接続されている。対数トランジスタ１１４
のエミツタは、利得器１１０のPNP対数トラン
ジスタ１１６のエミツタに接続されている。トラ
ンジスタ１１６のコレクタは第１帰還路が形成さ
れるように入力端子１００に接続されている。同
様にして、増幅器１０６の出力端は、電圧バイア
ス源１４６に抵抗１０８を経て接続し、電圧バイ
アス源１４６は抵抗１１８に接続している。抵抗
１１８は、利得部１１０のPNP対数トランジス
タ１２０のコレクタに接続している。対数トラン
ジスタ１２０のエミツタは利得部１１０のNPN
対数トランジスタ１２２のエミツタに接続されて
いる。対数トランジスタ１２２のコレクタは第２
帰還路を形成するように入力端子１００に接続さ
れている。

利得器１１０は、入力信号のそれぞれの極性に
対して逆対数信号変換手段を有する。抵抗１０８
と抵抗１１２の接続点は抵抗１１２に接続してい
る。抵抗１２４は、利得器１１０のNPN逆対数
トランジスタ１２６のコレクタに接続されてい
る。逆対数トランジスタ１２６のエミツタは利得
器１１０のPNP逆対数トランジスタ１２８のエ
ミツタに接続されている。逆対数トランジスタ１
２８のコレクタは回路の出力端子１３０に接続し
ている。同様にして、バイアス源１４６と抵抗１
１８の接続点は抵抗１３２を経て利得器１１０の
PNP逆対数トランジスタ１３４のコレクタに接
続されている。逆対数トランジスタ１３４のエミ
ツタは、利得器１１０のNPN逆対数トランジス
タ１３６のエミツタに接続されている。トランジ
スタ１３６のコレクタは出力端子１３０に接続さ
れている。対数トランジスタ１１４のベースとコ
レクタは逆対数トランジスタ１２６のコレクタと
ベースにそれぞれ結合されている。同様にして、
トランジスタ１２０のベースとコレクタはそれぞ
れ逆対数トランジスタ１３４のコレクタとベース
に結合している。対数トランジスタ１１６のベー
スは接地されている。一方、逆対数トランジスタ
１３６のベースは抵抗１３８を介して接地されて
いる。対数トランジスタ１１４と１１６、抵抗１
１２と１２４および逆対数トランジスタ１２６と
１２８は入力信号の一方の極性に対する第１の信
号処理回路を形成している。一方、対数トランジ
スタ１２０と１２２、抵抗１１８と１３２および
逆対数トランジスタ１３４と１３６は入力信号の
他方の極性に対する第２の信号処理回路を形成し
ている。トランジスタ１２２と１２８のベースは
一緒に接続され、そして、制御信号（Ec）の入
力端子１４０に接続されている。一方のトランジ
スタ１１４，１１６，１２６，１２８と他方のト
ランジスタ１２０，１２２，１３４，１３６との
間に不整合が生じた場合には、利得のつり合いは
抵抗１４４を介してトランジスタ１３６のベース
に接続された調整用ポテンシヨメータ１４２（電
圧源により適当に偏倚されている）の調整により
得られる。利得器１１０は、抵抗１１８と１３２
との間に設けられた接続点と抵抗１１２と１２４
との間に設けられた接続点との間に接続されたバ
イアス電圧源１４６により適当に偏倚されてい
る。このバイアス電圧源１４６は、直流電池、あ
るいはこれに代え、1981年３月26日出願の米国特
許出願第247648号に記載されたような電圧源であ
つてもよい。利得器１１０の抵抗１１８と１３２
の接続点には定電流源が接続されている。好まし
くは、抵抗１１８と１３２の接続点はNPNトラ
ンジスタ１４８のコレクタに接続されている。ト
ランジスタ１４８のエミツタは定電流源１５０に
接続されている。そしてトランジスタ１４８のベ
ースは、３つの電圧降下用のダイオードを経て接
地されている。

ここまで説明された範囲までは、米国特許第
3714462号と米国特許出願第247648号に記載され
たシステムと本質的に同じである。入力信号が入
力端子１００に加えられ、一方、制御信号Ecが
制御信号入力端子１４０に加えられる。入力端子
１００における負の入力信号に対しては上半分の
信号処理回路が伝導状態となり、トランジスタ１
１４と１１６が入力電流信号の対数関数としての
電圧信号を発生する。

端子１４０の制御信号は、トランジスタ１２８
のベースに加えられる。逆対数トランジスタ１２
６と１２８は、引き続いて出力端子１３０に出力
電流信号を与える。この信号は、制御信号と対数
信号の和の逆対数関数である。

同様にして、入力端子１００における正の入力
信号に対しては、利得器１１０の下半分が伝導状
態となる。トランジスタ１２０，１２２は、入力
電流信号の対数関数としての対数電圧信号を発生
する。制御信号は、トランジスタ１２２のベース
に加えられることにより前述の対数電圧信号に代
数的に加えられる。逆対数トランジスタ１３４と
１３６は、対数信号と制御信号の代数和の逆対数
関数としての出力電流信号を発生する。

動作中において、制御信号レベルが実者的に不
変にとどまるか、ゆつくりと変化する時は、倍率
回路は好ましい態様で動作する。しかしながら、
少なくともオーデイオへの応用に際しては、利得
の速い変化を生ずる制御信号のレベルの突然の変
化は、サンピング ノイズを発生する。発明者
は、サンピングノイズが、制御信号の速い変化に
応答して増幅器１０６の出力端の電圧の速い変化
により生ずるものであることを知見した。増幅器
１０６の出力電圧レベル中のこの速い変化は、増
幅器１０６の反転入力に速い変化を発生する。こ
の入力の電圧誤差は、入力インピーダンス１０４
を挾んで表れ、入力電流信号Iinの部分として処
理され、このためエラーを生ずる。

この問題は、以下の例によつて示すことができ
る。もし、端子１４０の制御信号に突然の変化が
生ずると（例えば、100の利得を生ずる０から−
240mVまでの変化）、抵抗１１２と１２４の接続
点に半分の大きさ（すなわち、−120mV）の変化
が発生する。電流源１５０とバイアス電圧源１４
６により入力信号がない時、抵抗１０８を経て定
電流が供給されているため、抵抗１１２と１２４
の接続点の電圧変化は、増幅器１０６の出力の抵
抗１０８の反対側に等しい変化を生ずる。

増幅器１０６の出力端の電圧変化は、増幅器１
０６の反転入力に電圧変化を与える。増幅器１０
６の反転入力のこの誤差電圧は、回路の入力イン
ピーダンス１０４を経て誤差電流を発生する。利
得器１１０は、どんな利得に設定されていても誤
差電流を増幅し、出力端子１３０に誤差信号を発
生する。結局、増幅器１０６の入力端子１００の
誤差電圧は、増幅器１０６の入力端に通常設けら
れるRC回路（図示せず）を経て放電される。し
かしながら、このような放電は、誤差信号の最初
の増幅を防ぐことができない。

この発明によれば、さもなければ端子１４０の
制御信号レベルの突然の変化に応答して発生され
る抵抗１０８と増幅器１０６の出力端との接続点
における電圧の変化を実質的に打消すための手段
が提供される。この実施例においては、抵抗１０
８と増幅器１０６の出力端の接続点における電圧
変化の打消しは、制御信号レベルの変化により発
生する電圧変化と絶対値が等しく反対符号の電圧
降下を抵抗１０８を挾んで発生する電流を抵抗１
０８に同時的に発生して流すことによりなしとげ
られる。

さらに詳細には、端子１４０の制御電圧信号の
変化がEcに等しい場合、抵抗１１２と抵抗１２
４の接続点における電圧変化はEc／２である。
抵抗１０８を挾んで打消補正電圧を発生するため
に、Ec／（２・R108）に等しい附加的補正電流
を抵抗１０８に流れるように発生せねばならな
い。ここで、R108は抵抗１０８の抵抗値である。

第１図を参照すると、この附加的補正電流
Ec／（２・R108）は、定電流源１５０と端子１
４０との間に、R108の２倍の抵抗値に等しい抵
抗値を有する補正抵抗２００を連結することによ
り、容易に与えることができる。端子１４０の電
圧Ecに変化が生ずる際、抵抗２００を通つて
Ec／（２・R108）に等しい附加的補正電流が発
生する。この電流に応答して等しい電流が、抵抗
１０８を通つて必要な補正を与えるように発生す
る。抵抗１０８を通る必要な補正電流の発生によ
り、誤差電圧は打消される。

第２図は、この発明の第２実施例を示すもので
ある。

第２図に示すように、補正抵抗２００Ａを抵抗
１１２と１２４の接続点と端子１４０との間に接
続することができる。抵抗１１２と１２４の接続
点の電圧変化はEc／２に等しいため、抵抗１０
８を通つて流れる電流に必要な附加電流はEc／
（２・R200A）である。ここで、R200Aは抵抗２
００Ａの抵抗値であり、必然的にR108に等しい。

この発明によれば、増幅器１０６の出力に補正
電圧を与えることができる。増幅器１０６がある
入力（電圧または電流）に応答して出力電圧を発
生する限り、電圧出力を一定に維持するため有限
なインピーダンスまたは抵抗を流れる電流の変化
を必要とするため、出力端に抵抗１０８のような
ある有限の値の出力インピーダンスまたは抵抗を
有しなければならない。

この発明は、異なる利得器、例えば米国特許第
3714462号に示されるような４つのトランジスタ
の利得器を有する別の倍率回路にも適用できる。

なお、この発明は特許請求の範囲の精神を逸脱
しない範囲で種々の変形が可能であり、上述の実
施例の説明はこの発明を挾く限定するものではな
い。

【図面の簡単な説明】

第１図はこの発明の第１実施例による倍率回路
の概略的な回路図、第２図はこの発明の第２実施
例による倍率回路の概略的な回路図である。 １００…入力端子、１０２…電圧源、１０４…
入力インピーダンス負荷、１０６…入力演算増幅
器、１０８…抵抗、１１０…利得器、１１２…抵
抗、１１４…NPN対数トランジスタ、１１６…
PNP対数トランジスタ、１１８…抵抗、１２０
…PNP対数トランジスタ、１２２…NPN対数ト
ランジスタ、１２４…抵抗、１２６…NPN逆対
数トランジスタ、１２８…PNP逆対数トランジ
スタ、１３０…出力端子、１３２…抵抗、１３４
…PNP逆対数トランジスタ、１３６…NPN逆対
数トランジスタ、１３８…抵抗、１４０…制御信
号入力端子、１４２…ポテンシヨメータ、１４４
…抵抗、１４６…バイアス電圧源、１４８…
NPNトランジスタ、１５０…定電圧源、２００，
２００Ａ…補正抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 演算増幅器と、該増幅器の入力および出力に
   接続された利得器と、を備えた信号倍率回路であ
   つて、 該利得器は、入力信号を受信するための入力端
   子と、制御信号を受信するための制御信号端子
   と、前記入力信号の正と負の部分に対してそれぞ
   れ動作する２つの信号処理通路と、該２つの信号
   処理通路のそれぞれに前記制御信号端子を接続す
   る手段と、を備えており、該信号処理通路のおの
   おのは、(a)前記増幅器の入力と出力との間に接続
   され、入力信号の対応部分の対数関数として対数
   信号を与えるための少なくとも１つの第１のトラ
   ンジスタと、(b)前記増幅器の出力と前記第１のト
   ランジスタとに接続され、前記対数信号と前記制
   御信号の代数和の逆対数関数として逆対数信号を
   与えるための少なくとも１つの第２のトランジス
   タと、を有し、さらに 前記制御端子に接続され、前記制御信号が変化
   するとき前記各通路の前記トランジスタによつて
   表われる初期の結果の間の差を実質的に補正する
   ように、前記制御信号の関数として補正信号を発
   生し、かつ該補正信号を該トランジスタの一方の
   ベースに供給するための手段を備えたことを特徴
   とする倍率回路。