JPH027206B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、乗算装置あるいは利得制御回路に関
するもので、特に対数制御応答を持つアナログ乗
算装置に関するものである。

多くの装置、特に音響および映像信号に使用さ
れる装置は、指令信号あるいは利得制御信号に応
じて制御される信号利得回路を備える。「電圧制
御増幅器」あるいは「VCA」とも呼ばれる利得
制御回路の１つは、1973年１月30日にデヴイツド
Ｅ・ブラツクマー（David E.Blackmer）に発行
された、米国特許第3714462号に記載され、特許
が請求されている（特許に係るこの回路を、以下
全体を通じて、「ブラツクマー回路」と呼ぶ）。ブ
ラツクマー回路は、通常「コンパンダ」と呼ばれ
ているもので、特に音響雑音低減装置の用途にお
いて実用化されている。

ブラツクマー回路は、対数制御応答を提供する
アナログ装置である。この回路は、一般的に、入
力信号に対し対数関係を持つ第１信号を与える第
１信号変換装置と、第２信号変換装置を有する。
第２信号変換装置は、第１信号と利得制御信号と
の和の逆対数関数である出力信号を与えるよう
に、第１信号変換装置に接続されている。具体的
にはブラツクマー回路は、一対の帰還路を備えた
入力演算増幅器を有し、その一方は入力信号が正
極性のとき導電性となり、他方は入力信号が負極
性のとき導電性となる。ブラツクマー回路の好ま
しい形式においては、それぞれの帰還路は、入力
信号が適切な極性のとき、それを対数形式に変換
するための対数装置を有する。それぞれの対数装
置には、対数信号を利得制御信号と共に、逆対数
形式に変換する、逆対数装置が接続されている。
より良い表現がないので、以下では、それぞれの
対数装置の入力と、その対数装置が結合され、そ
れに対応する逆対数装置の出力とで画定される信
号通路を「対数・逆対数伝送路」と呼ぶ。対数装
置は好ましくは、反対導電形のトランジスタ、即
ち、PNPとNPN形のトランジスタよりなるコレ
クタ−エミツタ回路である。それは、コレクタ−
エミツタ回路が、対数−線形伝達特性を示すから
である。同様に、逆対数装置は、典型的には、反
対導電形トランジスタより成るエミツタ−コレク
タ回路である。それは、この回路が、逆対数−線
形伝達特性を示すからである。制御信号は、電圧
を対数および逆対数トランジスタのベースに印加
することによつて、各伝送路の対数信号と合計さ
れ、それによつて、回路の利得が制御される。

対数および逆対数装置として、４個のトランジ
スタ（以下、便宜上「１次トランジスタ」とい
う）を有するブラツクマー回路は、理論的には歪
をほとんどゼロにするが、実際には、市販されて
いるトランジスタは完全でない。したがつて、回
路の出力には検出可能な歪を含むが、音響に用い
た場合、通常の聴取者には容易にはわからないだ
ろう。この歪は、少なくとも部分的には、次に示
す１次トランジスタの２つの固有特性によるもの
と考えることができる。すなわち、(1)各トランジ
スタの電流利得が有限であり、(2)各トランジスタ
には、固有的にゼロでありえない、寄生ベース抵
抗があるためである。電流利得が有限であるた
め、トランジスタのベースを通じてベース電流が
供給された場合、ベースの電圧誤差を生じ、そし
て、寄生ベース抵抗に生じる電圧降下によつて、
歪成分が生じる。各信号路の対数変換トランジス
タと逆対数変換トランジスタの特性が揃つている
場合、単位利得においては、各信号路の対数トラ
ンジスタおよび逆対数トランジスタに起因する歪
は、同量かつ逆相であり、互いに打ち消し合う。
しかしながら、利得が単位利得からはずれると、
対数変換トランジスタの信号量が、逆対数変換ト
ランジスタの信号量とは異なり、それぞれの歪の
量は等しくなく、歪は互に打ち消し合わない。

この歪成分は、典型的には、標準SMPTE IM
（相互変調）歪試験で検出される。これらの装置
のトランジスタのベースに生じる誤差電圧は、信
号の変化に応じて回路の利得を変化させるもう１
つの制御電圧信号と考えることができ、利得が単
位利得からはずれるほど、歪の量が増える傾向に
ある。

今までに、この歪を補正するために、多数の技
術が提案されてきた。その中の１つである、1978
年９月19日にゲーリー・バーグストローム
（Gary Bergstrom）によつて出願された米国特
許出願第943859号記載の技術は、ブラツクマー回
路を変形したものであり、これは、ブラツクマー
回路の出力信号と入力信号との比較より取り出さ
れる誤差補正信号を発生させる装置と、その誤差
補正信号を制御信号および対数信号に合計する装
置とを、その回路に組み入れたものである。誤差
補正信号を加えることで、出力信号中に含まれる
歪成分は減少される。

他の技術で現在実用化が研究されているものに
は、ブラツクマー回路における各１次トランジス
タのエミツタ回路へダイオード素子を組み入れ
て、４個の複合対数および逆対数装置を形成する
ものがある。便宜上、以下この回路を「４トラン
ジスタ・４ダイオード・セルVCA」と呼ぶこと
にする。４トランジスタ・４ダイオード・セル
VCAを構成するためには、ブラツクマー回路に
おける各１次トランジスタのエミツタを２次トラ
ンジスタに接続し、この２次トランジスタは、ダ
イオードの働きをするように接続されている。各
２次ダイオード接続トランジスタは、それが接続
されている対応する１次トランジスタに対して反
対導電形のものであり、したがつて、一方の対
数・逆対数伝送路の対数および逆対数NPN形１
次トランジスタのエミツタは、それに対応する
PNP形２次ダイオード接続トランジスタのエミ
ツタに接続されており、もう一方の対数・逆対数
伝送路の対数および逆対数PNP形１次トランジ
スタのエミツタは、それに対応するNPN形２次
ダイオード接続トランジスタのエミツタにそれぞ
れ接続されている。PNP形２次ダイオード接続
トランジスタは、ベース同志、コレクタ同志が接
続され、第１の電流源に接続されている。NPN
形２次ダイオード接続トランジスタは、ベース同
志、コレクタ同志が接続され、第２の電流源に接
続されている。第１および第２電流源は、回路の
入力演算増幅器の出力を受けるように接続されて
おり、入力演算増幅器の反転入力は、回路の入力
信号電流を受け、非反転入力は接地されている。
入力信号電流の変化に伴い、前記第１、第２の電
流源の１つから、それに接続されている一対の２
次ダイオード接続トランジスタへ供給される電流
の大きさは、他の電流源より、それに接続されて
いる一対の２次ダイオード接続トランジスタへ供
給される電流の大きさに対して相対的に変化する
ので、両電流源からそれぞれの２次ダイオード接
続トランジスタに供給される電流の総量は、実質
的に一定である。

前記両電源から、対応する１次トランジスタの
エミツタへ、それぞれダイオード接続トランジス
タを通して供給される無信号時のバイアス電流
は、Ａ級プツシユ・プル動作となるよう設定され
ており、これは、対数および逆対数トランジスタ
の固有ベース抵抗に起因する歪が、同一側伝送路
にある２次トランジスタの対応する組のベース抵
抗に生じる相補的な誤差によつて相殺され、実質
的に低減されるため、ブラツクマー回路より優れ
ている。さらに、NPN形トランジスタとPNP形
トランジスタとでは、電流値の10倍変化に対する
電圧にわずかな差が生じるが、４トランジスタ・
４ダイオードVCAではNPN形およびPNP形トラ
ンジスタが、各伝送路の対数および逆対数変換器
を構成するので、この誤差は打ち消される。

４トランジスタ・４ダイオード・セルVCAの
改良は、本願と同時に、ローバートＷ・アダムス
（Robert W.Adams）によつて出願された米国特
許出願（以下、「関連出願」という）に記載され
ており、それは、1979年11月１日付米国特許出願
第90328号の継続出願である。この関連出願にお
いては、(1)それぞれの対数・逆対数伝送路中に増
幅装置が配置され、(2)各増幅装置によつてそれぞ
れの通路中に、回路への入力信号の関数として、
信号利得を与えるような利得制御回路が記載され
ている。各伝送路中に信号利得を与えることは、
入力増幅器に要求される条件を緩和し、利得帯域
幅積を４トランジスタ・４ダイオード・セル
VCAの利得帯域幅積より増加させる。

前記関連出願中に記載された実施例は、Ａ級プ
ツシユ・プル・８トランジスタ利得・セルVCA
である。具体的には、４個の２次トランジスタ
が、それぞれ対応する１次トランジスタのエミツ
タへ接続されており、回路への入力信号の関数で
ありかつ単位利得より大きい信号利得を、各対
数・逆対数伝送路中に与えるようになつている。
各２次トランジスタは、それと対をなす１次トラ
ンジスタに対して反対導電形のトランジスタとな
つている。一方の側の伝送路の２次トランジスタ
のベース同志は結合されており、コンデンサおよ
び直列抵抗を介して接地されており、同時に入力
演算増幅器の出力へも接続されている。他方の側
の伝送路の２次トランジスタにおいては、コレク
タが互いに接続され差動電流利得段の入力へ接続
されており、また、ベースが互いに接続され差動
電流利得段の出力へ接続されている。前記関連出
願の明細書中に記載されている通り、無信号時の
電流レベルが、最大入力レベルに対応する最大予
想電流レベルの少なくとも２倍である限り、１次
トランジスタのエミツタを通じるバイアス電流の
総和は、ほとんど一定である。

前記関連出願の明細書中に記載されているＡ級
プツシユ・プル・８トランジスタ利得．セル
VCAは４トランジスタ・４ダイオード・セル
VCAを改良したものであるが、AB級増幅器を使
用した方がなお望ましい適用例がある。このよう
な例の中には、低くかつ利得に無関係な入力バイ
アス電流を必要とする回路、およびノイズレベル
が絶対最低値に維持されなければならない回路が
含まれる。

したがつて、本発明の目的の１つには、関連出
願の明細書に記載されている８トランジスタ利
得・セルVCAの利点を有するAB級利得制御回路
を提供することである。

本発明の他の目的としては、８トランジスタ利
得・セルVCAで生じる相互変調歪および高調波
歪を減少させることである。

これらの目的は、利得制御回路中のそれぞれの
対数・逆対数伝送路に設けられて、利得制御回路
の入力信号の関数として各通路中に信号利得を与
えるための増幅装置を有する形式の、改良された
利得制御回路によつて達成される。この改良は、
(1)回路を、制御された無信号時バイアス電流のも
とに、AB級動作させるための装置と、(2)回路の
出力信号に含まれる相互変調歪と高調波歪とを補
正するために、回路の入力信号電流と出力信号電
流との比較の関数として補償を与える装置、とか
らなる。

本発明のその他の目的は、部分的にはおのずと
明らかとなるであろうし、また部分的には、以下
の記載で明らかにされる。従つて本発明は、以下
の詳細な説明で例示されている構成、要素の組合
せおよび部品の配置を有する装置を含み、本願発
明の範囲は特許請求の範囲に示される。

以下図示した実施例にもとづき、本発明の具体
的内容を説明する。

第１図において、入力信号電流は、図の電流制
御回路の電流入力端子１０に加えられる。端子１
０は図示の通り、演算増幅器１２の反転入力端子
に接続されており、演算増幅器の非反転入力は接
地されており、また、その反転入力は、回路中の
２つの対数・逆対数伝送路で画定される利得セル
の入力となる入力接合点１４に接続されている。
入力接合点１４は、１次対数トランジスタ１６の
コレクタと１次対数トランジスタ１８のコレクタ
との接続点であり、前者はPNP形トランジスタ、
後者はNPN形トランジスタである。１次逆対数
トランジスタ２０および２２のコレクタは、出力
接合点２４で接続され、電流出力端子２６を形成
している。以下の説明でさらに明らかになるよう
に、対数トランジスタ１６と逆対数トランジスタ
２０は一方の対数・逆対数伝送路の一部を画定し
また、対数トランジスタ１８と逆対数トランジス
タ２２は他方の対数・逆対数伝送路の一部を画定
する。利得制御信号Ecは、制御信号入力端子２
８に加えられる。制御信号入力端子は、一方の対
数・逆対数伝送路の対数トランジスタのベース
と、他方の対数・逆対数伝送路の逆対数トランジ
スタのベースとの両方に接続されている。すなわ
ち、図の通り、１次トランジスタ１８および２０
のベースに接続されている。

１次トランジスタ１６，１８，２０，２２の関
係を対称とするために、制御電圧を受けない逆対
数トランジスタ、すなわちトランジスタ２２のベ
ースは、抵抗器３４を介して接地され、抵抗器３
６を介して連続可変直流電圧源３８に接続され、
他方、残つている対数トランジスタ、すなわちト
ランジスタ１６のベースは接地されている。周知
の通り、電源３８の調整は、一方の対数・逆対数
伝送路のトランジスタ装置のベース・エミツタ間
電圧Vbeの不整合の総和を、他方の対数・逆対数
伝送路のトランジスタ装置のそれと比較して、補
正するために必要な対称性を提供する。

前述した範囲では、トランジスタ１６と２０と
のエミツタおよびトランジスタ１８と２２とのエ
ミツタは、それぞれ結合されてブラツクマー回路
を構成している。しかしながら、関連出願の明細
書に記載されている発明においては、ブラツクマ
ー回路は、第２トランジスタ４０，４２，４４，
４６で構成される増幅装置が、それぞれに対応す
る１次トランジスタのエミツタと回路内で接続さ
れ、各対数・逆対数伝送路中に信号利得を与える
ように一部変更されている。

具体的には、１次対数トランジスタ１６，１８
のエミツタは、対をなし１次対数トランジスタに
対して反対導電形の２次対数トランジスタ４０，
４２のエミツタに、それぞれ接続されている。同
様に、１次逆対数トランジスタ２０，２２のエミ
ツタは、対をなしこの１次逆対数トランジスタに
対して反対導電形の２次逆対数トランジスタ４
４，４６のエミツタに、それぞれ接続されてい
る。各対数・逆対数伝送路の２次トランジスタに
おいては、コレクタ同志が接続され、また、ベー
ス同志も接続されている。このようにすれば、
「８トランジスタVCA利得・セル」として関連出
願で説明し記載したものになる。関連出願の中で
記載されている８トランジスタVCA利得・セル
の実施例は、Ａ級増幅器として動作する。総量が
実質的に一定であるバイアス電流は、無信号時の
バイアス電流が最大入力レベルに応じて伝送され
る信号の最大予想レベルの少なくとも２倍となる
ように、１次トランジスタのエミツタを通じて供
給される。このようにすると、電流は入力信号の
全サイクルを通じてトランジスタを流れるので、
クロスオーバ歪を生じない。

本発明の一面においては、関連出願中に示され
たＡ級装置の利点を備えたAB級利得制御回路が
提供される。第１図において、AB級動作とする
ために、２次トランジスタ４０，４４のコレクタ
の接合点および２次トランジスタ４２，４６のコ
レクタの接合点は、それぞれの望ましいバイアス
電流を提供するように電源電圧を維持するよう働
くトランジスタから取り出された低インピーダン
ス電源に、それぞれ接続されている。図示のよう
に、２次トランジスタ４０，４４のコレクタ同志
の結合点は、NPN形トランジスタ４８のエミツ
タに接続されており、このトランジスタ４８のコ
レクタは正電位に接続されており、そのベースは
直流電圧源５０の正側へ接続されている。同様
に、トランジスタ４２，４６の結合されたコレク
タは、PNP形トランジスタ５２のエミツタに接
続されこのトランジスタ５２のコレクタは負電位
に接続され、そのベースは直流電圧源５４の負側
に接続されている。電源５４の正側は、入力演算
増幅器１２の出力に接続されており、次に直流電
源５６の負側に接続されている。電源５０の負側
および電源５６の正側は、２次トランジスタ４
０，４４のベースに接続されており、他方、２次
トランジスタ４２，４６のベースは電源５４の正
側および電源５６の負側に接続されている。電圧
源５０と５４とは、トランジスタ４０，４２，４
４，４６の接合部の加熱を最小にするために、そ
れらのコレクタ電圧をトランジスタ４８と５２の
ベース電圧に近く維持するように、トランジスタ
４８と５２を動作させるのに十分なバイアスを与
える。そのわけは、結果的に生ずる熱勾配は、重
大な利得誤差および歪の原因となるからである。

好ましい例としては、直流電圧源５０，５４，
５６は、ダイオード・モードに接続されたトラン
ジスタであり、そのベース・エミツタ間電圧Vbe
伝達特性は２次トランジスタ４０，４２，４４，
４６のベース・エミツタ間電圧Vbe伝達特性に整
合され、かつ各ダイオード接続トランジスタに所
望の電圧降下を生じさせるように、適当な電流駆
動回路（図示されていない）に適切に接続されて
いる。電圧源５０，５４，５６によつて与えられ
る電位は、１次トランジスタ１６，１８，２０，
２２のコレクタ・エミツタ通路を通り無信号時電
流（すなわち、入力端子１０の入力電流がゼロの
ときに流れる電流）を流すようなバイアス電圧
が、２次トランジスタ４０，４２，４４，４６の
おのおのベースに与えられるようなものである。
入力端子１０の入力電流がゼロで、増幅器１２の
バイアス電流がゼロである限り、トランジスタ１
６と１８とには等しい無信号時電流が流れ、ま
た、トランジスタ２０と２２にも等しい無信号電
流が流れ、端子２６の電流出力はゼロである。
AB級動作とするために、無信号時電流のレベル
は、予想される最大入力時の電流のレベルより相
当低く設定されている。

動作中、入力端子１０の入力信号電流が、例え
ば正極性であるときには、正の入力電流が接合点
１４に加えられる。端子１０の入力電流は正であ
り、増幅器１２の反転入力端子の入力は正である
から、増幅器の出力は結局負となる。増幅器１２
の出力が負になるにしたがつて２次トランジスタ
４２，４６はより導電性を増す。それは、増幅器
１２の出力が負の方向に増すにつれて、トランジ
スタ４２，４６のベースの電圧が負の方向に増し
その結果、２次トランジスタ４２，４６に加わる
ベース・エミツタ間電圧が増加するためである。
したがつて、トランジスタ１８，２２，４２およ
び４６にはより多くの電流が流れる。同時に、演
算増幅器１２の出力は、トランジスタ１６および
２０を流れる電流を少なくする結果を生じるよう
に２次トランジスタ４０および４４の導電性を小
さくする。入力端子１０の入力電流が増し、演算
増幅器１２の出力がより負となるにしたがつて、
トランジスタ４２および４６は完全に導電性とな
りまたトランジスタ４０および４４は完全に非導
電性となる。その結果、トランジスタ１８，４
２，２２，４６によつて画定される対数・逆対数
伝送路は、端子２８に印加された直流制御信号
Ecと入力信号の対数関数の信号との合計値の逆
対数関数である信号を、出力端子２６に与える。

これとは反対に、入力端子１０の入力信号電流
が、反対方向、すなわち負極性であれば、負の入
力電流が接合点１４に加えられる。端子１０の入
力電流が負になるにつれて、入力演算増幅器１２
の入力は負となり、その結果増幅器の出力は正と
なる。増幅器１２の出力が正になるにつれて、２
次トランジスタ４０，４４はより導電性となり、
これは増幅器１２の出力が正の方向に増すにつれ
て、トランジスタ４０，４４のベースの電圧が正
の方向に増し、その結果、２次トランジスタ４
０，４４に加わるベース・エミツタ間電圧が増加
するためである。したがつて、トランジスタ１
６，２０，４０および４４には、より多くの電流
が流れる。同時に、演算増幅器１２の出力は、２
次トランジスタ４２および４６の導電性を小さく
し、その結果、トランジスタ１８および２２を流
れる電流を少なくする。入力端子１０の負の電流
が増し、入力演算増幅器１２の正の出力が増すに
したがつてトランジスタ４０と４４とは完全に導
電性となり、またトランジスタ４２と４６とは完
全に非導電性となる。その結果、トランジスタ１
６，４０，２０，４４によつて画定される対数・
逆対数伝送路は、端子２８に印加された直流制御
信号Ecと入力信号の対数関数の信号との合計値
の逆対数関係である信号を、出力端子２６に与え
る。

以上説明したデバイスは、このようにしてAB
級動作をする。

第２図および第３図は、本発明の他の実施例を
示す。第２図および第３図の回路は、各対数・逆
対数伝送路中のトランジスタの寄生ベース抵抗に
起因する出力信号中に含まれる歪成分を、十分に
減少または打ち消すような、入力信号と出力信号
との比較から得られる補償を与える装置を、第１
図の回路に付加したものである。

第２図の回路において、同じ値の抵抗器６０お
よび６２が、２次トランジスタ４０のコレクタと
トランジスタ４８のエミツタとの間およびトラン
ジスタ４８のエミツタと２次トランジスタ４４の
コレクタとの間に、それぞれ接続されている。同
様に、同じ値の抵抗器６４および６６が、２次ト
ランジスタ４２のコレクタとトランジスタ５２の
エミツタとの間およびトランジスタ５２のエミツ
タと２次トランジスタ４６のコレクタとの間に、
それぞれ接続されている。抵抗器６０，６２，６
４，６６を通る電流は、それぞれ、入力電流I_ioが
負極性のときは、バイアス電流に入力電流を加え
たものにほぼ等しく、出力電流I_putが負極性のと
きは、バイアス電流に出力電流を加えたものにほ
ぼ等しく、入力電流I_ioが正極性のときは、バイア
ス電流に入力電流を加えたものにほぼ等しく、出
力電流I_putが正極性のときは、バイアス電流に出
力電流を加えたものにほぼ等しい。その結果、(1)
２次トランジスタ４０と４４とのコレクタ間に生
ずる電圧差は、出力信号が負極性のとき、入力信
号と出力信号との差に比例し、そして(2)２次トラ
ンジスタ４２と４６とのコレクタ間に生ずる電圧
差は、出力信号が正極性のとき、入力信号と出力
信号との差に比例することになる。従つて、入力
電流と出力電流が等しい単位利得においては、抵
抗器６０と６２とに、あるいは抵抗器６４と６６
とに生ずる電圧降下は互いに等しく、コレクタ間
の電圧差はゼロとなる。

トランジスタ４０と４４のコレクタ間（即ち、
抵抗器６０と６２の両端）の電位差、および、ト
ランジスタ４２と４６のコレクタ間（即ち、抵抗
器６４と６６の両端）の電位差を測定する手段
と、トランジスタ１６，１８，２０，２２，４
０，４２，４４，４６の固有の寄生ベース抵抗に
起因し、出力信号中に含まれる歪成分を、実質上
減少または打ち消すような補償を電位差の関数と
して与える手段が与えられている。第２図におい
て、電位差を測定し、必要な補償を与えるための
手段は、組をなすトランジスタ６８と７０、およ
び組をなすトランジスタ７２と７４によつて構成
され、各組のトランジスタは差動的に接続されて
いる。具体的には、トランジスタ６８と７０と
は、その特性がトランジスタ１６，２０，４０，
４４の特性に好まくは整合したPNP形トランジ
スタであり、そのベースは、それぞれ２次トラン
ジスタ４０と４４とのコレクタに接続され、その
エミツタ同志は接続され電流源７６に接続され、
そのコレクタは、それぞれ２次トランジスタ４０
と４４のベースに接続されている。同様に、トラ
ンジスタ７２と７４は、その特性がトランジスタ
１８，２２，４２，４６の特性に好まくは整合し
たNPN形トランジスタであり、そのベースは、
それぞれ２次トランジスタ４２と４６とのコレク
タに接続され、そのエミツタ同志は接続され電流
源７８に接続され、そのコレクタはそれぞれ２次
トランジスタ４２と４６とのベースに接続されて
いる。数字８０，８２，８４，８６で示されてい
る抵抗器は、それぞれ対応するトランジスタ４
０，４２，４４，４６のベースと、第１図に示さ
れた対応する各２次トランジスタのベースが接続
されている点との間に挿入されている。

単位利得で動作している回路では、入力信号は
出力信号に等しい。その結果、負の入力信号に対
しては、抵抗器６０と６２を流れる電流は等し
く、２次トランジスタ４０と４４のコレクタ間の
電位差はゼロとなる。したがつて、トランジスタ
６８のベース電圧は、トランジスタ７０のベース
電圧に等しく、トランジスタ６８と７０とからそ
れぞれトランジスタ４０と４４との各ベースへ等
しい電流が供給される。同様に、正の入力信号に
対しては、抵抗器６４と６６とを流れる電流は等
しく、２次トランジスタ４２と４６とのコレクタ
間の電位差はゼロとなる。したがつて、トランジ
スタ７２と７４とのベース電圧は等しく、これら
のトランジスタから供給される電流も等しい。

利得が単位利得でなくなつた場合、抵抗器６０
と抵抗器６２のうちの一方には、他方を流れる電
流に比べてより多くの電流が流れる。それは、抵
抗器６０を流れる電流は入力電流にトランジスタ
４８からのバイアス電流を加えたものに等しく、
抵抗器６２を流れる電流は出力電流にトランジス
タ４８からのバイアス電流を加えたものに等し
く、また、単位利得でないときは、出力電流は入
力電流に等しくないためである。したがつて、ト
ランジスタ４０のコレクタとトランジスタ４４の
コレクタとの間には、入力電流と出力電流との差
の関数として、電位差が現われる。この電位差
は、トランジスタ４０と４４とのベースに対する
トランジスタ６８と７０との差電流出力を生じ
る。この差電流は、トランジスタ１６，２０，４
０，４４の固有の寄生ベース抵抗によつて生ずる
電圧誤差を、実質上減少または打ち消すように対
数信号に加えられる電圧となる抵抗器８０または
抵抗器８４の中の電圧降下に変換される。同じよ
うな結果が、正の入力信号に対しては、単位利得
でない状況のもとで、トランジスタ１８，２２，
４２，４６で画定される他方の対数・逆対数伝送
路で生じる。電流源７６と７８とからの電流は、
要求された補正電圧を抵抗器８０，８２，８４，
８６の両端間に確実に生じるように、トランジス
タ４０及び４４のコレクタからの電圧信号の間お
よびトランジスタ４２及び４６のコレクタからの
電圧信号の間における利得を正確に与えるように
それぞれ調整されている。このことは、調整のた
めに、補正電流を外部電流源から得るように接続
することができる集積回路では特に有利である。

第３図に示す他の実施例では、第２図における
差動のトランジスタ６８及び７０の対と電流源７
６とは、１組の交差する抵抗器９０及び９２に置
き換えられる。交差抵抗器９０は、トランジスタ
４０のコレクタとトランジスタ４４のベースとの
間に接続されている。交差抵抗器９２は、トラン
ジスタ４０のベースとトランジスタ４４のコレク
タとの間に接続されている。同様に、差動のトラ
ンジスタ７２及び７４の対と電流源７８とは、交
差抵抗器９４及び９６に置き換えられている。交
差抵抗器９４は、２次トランジスタ４２のベース
とトランジスタ４６のコレクタとの間に接続さ
れ、交差抵抗器９６は２次トランジスタ４６のベ
ースとトランジスタ４２のコレクタとの間に接続
されている。

単位利得のときは、抵抗器６０及び６２、また
は抵抗器６４及び６６には等しい電流が流れ、そ
れゆえ、トランジスタ４０と４４とのベース電
圧、またトランジスタ４２と４６とのベース電圧
はそれぞれ互いに等しくなる。したがつて、抵抗
器９０の両端間の電圧は抵抗器９２の両端間の電
圧に実質的に等しくなり、また抵抗器９４の両端
間の電圧は抵抗器９６の両端間の電圧に実質的に
等しくなる。利得が単位利得でなくなれば、入力
電流と出力電流とでは差異が生じる。入力信号の
極性に従い、トランジスタ４０，４４のコレクタ
間の電位差およびトランジスタ４２，４６のコレ
クタ間の電位差のため、抵抗器９０と抵抗器９２
との電圧降下および抵抗器９４と抵抗器９６との
電圧降下には、それぞれ差異が生じる。抵抗器６
０と６４とを流れる電流は、常に、入力信号にバ
イアス電流を加えたものにそれぞれ等しく（入力
信号の極性による）、そして同様に抵抗器６２と
６６とを流れる電流は、常に、出力信号にバイア
ス電流を加えたものにそれぞれ等しい（出力電流
の極性による）ので、抵抗器９０と９２とを流れ
る電流の差および抵抗器９４と９６とを流れる電
流の差は、入力信号と出力信号の差の関数であ
る。この差電流は、トランジスタ１６，１８，２
０，２２，４０，４２，４４，４６の固有抵抗に
よる歪成分を打ち消すかあるいは大いに減少させ
るように、適当な２次トランジスタのベースにお
いて対数信号に加算されるべき電圧に再び変換さ
れる。第３図に示す実施例は、トランジスタ４０
と４４との間およびトランジスタ４２と４６との
間にあるどんな不整合でも、それぞれ抵抗器９０
及び９２の間、抵抗器９４及び９６の間の相対的
な抵抗値の調整によつて補償されるという点で、
第２図に示す実施例より更に優れている。

本発明は、AB級動作に適し、かつ対数・逆対
数伝送路中のトランジスタの固有の寄生ベース抵
抗に起因して出力信号中に含まれる歪成分を補正
するための改良された利得制御回路を提供するも
のである。

本発明の範囲から離れることなく上記の例示し
た装置に種々の変更を加えることができるので、
明細書に記載し図面に示した全ての内容は単なる
例示であり、限定的に解釈されるべきものではな
い。

【図面の簡単な説明】

第１図はAB級増幅器として動作する利得増幅
制御回路の好適実施例を示し、第２図は利得セル
の１次および２次トランジスタの固有の寄生ベー
ス抵抗による歪を低減するための補償を行うよう
に、第１図の回路変更した前記を示し、かつ第３
図は第２図に示した実施例に代わる他の実施例を
示す。

Claims (1)

1. 【特許請求の範囲】 １ 利得制御信号に応答しかつその関数として入
   力信号の信号利得を制御する利得制御回路であつ
   て、 演算増幅器と、 一対の信号径路を有し、各径路が前記入力信号
   の対応する一方の極性部分に対するものにおい
   て、前記一対の信号径路の各々は、 (a) 前記入力信号の対応する極性部分の対数関数
   として、第１出力信号を与えるためそれぞれの
   コレクタ−エミツタ回路が相互に直列に前記演
   算増幅器の帰還路内に接続された第１及び第２
   トランジスタを有する第１信号変換手段と、 (b) 前記第１出力信号と前記利得制御信号との和
   の逆対数関数として、第２出力信号を与えるた
   めそれぞれのコレクタ−エミツタ回路が相互に
   直列に前記演算増幅器の出力に接続された第３
   及び第４トランジスタを有する第２信号変換手
   段とを有し、ここで上記第２及び第４トランジ
   スタは信号増幅器として動作し、前記利得制御
   回路はさらに、 前記制御信号を前記第１トランジスタのベース
   と前記第３トランジスタのベースとの間に与える
   手段と、 前記各径路の前記第１、第２、第３及び第４ト
   ランジスタに接続され、前記第１、第２、第３及
   び第４トランジスタの各々によつて要求される電
   流を与える電流源と、 前記利得制御回路がAB級増幅器として動作す
   るように、前記各径路の第１信号変換手段と第２
   信号変換手段の各々を流れる所定のバイアス電流
   を設定し、前記第１信号変換手段を流れるバイア
   ス電流のレベルは前記入力信号の最大予想レベル
   より低くまた前記第２信号変換手段を流れるバイ
   アス電流のレベルは前記第２出力信号の最大予想
   レベルより低くするため前記各径路の前記信号増
   幅器として動作する前記第２および第４トランジ
   スタのベースに接続された直流電圧源とを有する
   利得制御回路。 ２ 利得制御信号に応答して入力信号の信号利得
   を制御する利得制御回路であつて、 演算増幅器と、 一対の信号径路を有し、各径路が前記入力信号
   の対応する一方の極性部分に対するものにおい
   て、前記一対の信号径路の各々は、 (a) それぞれのコレクタ−エミツタ回路が相互に
   直列に前記演算増幅器の帰還路内に接続された
   一対のトランジスタを含み、その少なくとも一
   方のトランジスタは信号増幅器として動作し前
   記入力信号の対応する極性部分の対数関係とし
   て第１信号を与えるための第１信号変換手段
   と、 (b) それぞれのコレクタ−エミツタ回路が相互に
   直列に前記演算増幅器の出力に接続された一対
   のトランジスタを含み、そのうちの一方のトラ
   ンジスタは信号増幅器として動作し、前記第１
   信号と前記利得制御信号との和の逆対数関数と
   して出力信号を与えるための第２信号変換手段
   と、 (c) 前記一対のトランジスタの他方のベースに接
   続され該ベースに前記制御信号を与える手段
   と、 (d) 前記出力信号中の歪を減少するため、前記入
   力信号と前記出力信号の関数として前記第１信
   号と前記出力信号を修正するための、前記各径
   路に配置された、信号修正手段とを備え、 前記信号修正手段は、前記入力信号と前記出力
   信号の関数として、前記第１及び第２信号変換手
   段のそれぞれ信号増幅器として動作するトランジ
   スタの各々のベースへの修正信号を発生するた
   め、前記第１及び第２信号変換手段の前記信号増
   幅器として動作するトランジスタの各々のベース
   に結合されかつ前記入力信号及び前記出力信号を
   検知するように接続された修正信号発生器を有す
   る利得制御回路。