JPH0236277Y2 - - Google Patents
Info
- Publication number
- JPH0236277Y2 JPH0236277Y2 JP1980005024U JP502480U JPH0236277Y2 JP H0236277 Y2 JPH0236277 Y2 JP H0236277Y2 JP 1980005024 U JP1980005024 U JP 1980005024U JP 502480 U JP502480 U JP 502480U JP H0236277 Y2 JPH0236277 Y2 JP H0236277Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- electrode
- base
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は１個の半導体基体上に２個以上のトラ
ンジスタを形成し、それらのトランジスタをダー
リントン接続させた、いわゆるダーリントントラ
ンジスタ、特に前段トランジスタのエミツタ電極
と後段トランジスタのベース電極とを容易かつ効
果的に結合することができるようなダーリントン
トランジスタの素子構造に関するものである。
ンジスタを形成し、それらのトランジスタをダー
リントン接続させた、いわゆるダーリントントラ
ンジスタ、特に前段トランジスタのエミツタ電極
と後段トランジスタのベース電極とを容易かつ効
果的に結合することができるようなダーリントン
トランジスタの素子構造に関するものである。
第１図は従来のダーリントントランジスタの素
子構造を示す平面図、第２図は第１図に示す素子
構造のａ−a′断面図、第３図は第１図に示す素子
構造のｂ−b′断面図である。
子構造を示す平面図、第２図は第１図に示す素子
構造のａ−a′断面図、第３図は第１図に示す素子
構造のｂ−b′断面図である。
図中１は半導体基体であり、前段および後段用
コレクタ領域１ｃと、前段および後段用ベース領
域１Ｂと、前段用第１エミツタ領域１E1と後段用
第２エミツタ領域１E2とから成り立つている。次
に２は前段トランジスタのベース電極、３は前段
トランジスタのエミツタ電極（第１エミツタ電極
兼後段トランジスタのベース電極）、４は後段ト
ランジスタのエミツタ電極（第２エミツタ電極）、
５は前段および後段トランジスタのコレクタ電極
であり、ダーリントン接続構成複合体を１つのト
ランジスタとして見た場合には、上記２がベース
電極、４がエミツタ電極、５がコレクタ電極と見
ることができる。また破線に囲まれた部分６は半
導体基体における上記第１、第２エミツタ領域１
Ｅ１，１E2を残して他の表面部分をエツチすること
により形成された突出部分であり、７は上記前段
トランジスタのエミツタ１E1と後段トランジスタ
のベースとの接続部における段差壁面であり、ま
た８はSiO2等の表面保護膜である。
コレクタ領域１ｃと、前段および後段用ベース領
域１Ｂと、前段用第１エミツタ領域１E1と後段用
第２エミツタ領域１E2とから成り立つている。次
に２は前段トランジスタのベース電極、３は前段
トランジスタのエミツタ電極（第１エミツタ電極
兼後段トランジスタのベース電極）、４は後段ト
ランジスタのエミツタ電極（第２エミツタ電極）、
５は前段および後段トランジスタのコレクタ電極
であり、ダーリントン接続構成複合体を１つのト
ランジスタとして見た場合には、上記２がベース
電極、４がエミツタ電極、５がコレクタ電極と見
ることができる。また破線に囲まれた部分６は半
導体基体における上記第１、第２エミツタ領域１
Ｅ１，１E2を残して他の表面部分をエツチすること
により形成された突出部分であり、７は上記前段
トランジスタのエミツタ１E1と後段トランジスタ
のベースとの接続部における段差壁面であり、ま
た８はSiO2等の表面保護膜である。
このような素子構造のダーリントン接続形トラ
ンジスタでは、前段トランジスタのエミツタ領域
１E1と後段トランジスタのベース１Bを短絡する
部分において電極３に薄い部分が生じたり、部分
的に電極が切れたりすることがある。すなわち、
一般にこの種のトランジスタのエミツタおよびベ
ース電極にはアルミニウムAl等の蒸着膜が用い
られるが、上述したような段差壁面７にはほとん
どAlが蒸着されず、第４図にその拡大図を示す
ようにその段差壁面７のAl蒸着膜３ａは他の部
分のAl蒸着膜３ｂ，３ｃに比べて非常に薄くな
り、部分的にはAl電極が断線することもあり得
る。したがつて、この部分３ａでのAlのシート
抵抗が高くなり、等価的には第５図に示す様に前
段トランジスタTr1のエミツタと後段トランジス
タTr2のベースの間に直列抵抗（図中R2）が挿入
されたものとなる。なお第４図におけるR1は第
１エミツタ領域１E1下のベース領域１Bにより形
成された半導体基体１の内部シート抵抗R1に相
当するものである。この直列抵抗R2が大きくな
るとダーリントントランジスタの出力特性（コレ
クタ電圧対コレクタ電流特性）の立ち上がり部分
の傾きが小さくなる。すなわち飽和電圧（VCE
（sat））が高くなるので好ましくない。従つて大
容量のトランジスタの場合には第３図の第１エミ
ツタ電極３の段差部分３ａの上段部分３ｂと下段
部分３ｃとをワイヤボンデイング、あるいは、半
田デツプ等の２次的な手法を用いて短絡する必要
があつた。しかしこの様な手法は製造工程上煩雑
であり、製造コストの増大にもつながるものであ
る。
ンジスタでは、前段トランジスタのエミツタ領域
１E1と後段トランジスタのベース１Bを短絡する
部分において電極３に薄い部分が生じたり、部分
的に電極が切れたりすることがある。すなわち、
一般にこの種のトランジスタのエミツタおよびベ
ース電極にはアルミニウムAl等の蒸着膜が用い
られるが、上述したような段差壁面７にはほとん
どAlが蒸着されず、第４図にその拡大図を示す
ようにその段差壁面７のAl蒸着膜３ａは他の部
分のAl蒸着膜３ｂ，３ｃに比べて非常に薄くな
り、部分的にはAl電極が断線することもあり得
る。したがつて、この部分３ａでのAlのシート
抵抗が高くなり、等価的には第５図に示す様に前
段トランジスタTr1のエミツタと後段トランジス
タTr2のベースの間に直列抵抗（図中R2）が挿入
されたものとなる。なお第４図におけるR1は第
１エミツタ領域１E1下のベース領域１Bにより形
成された半導体基体１の内部シート抵抗R1に相
当するものである。この直列抵抗R2が大きくな
るとダーリントントランジスタの出力特性（コレ
クタ電圧対コレクタ電流特性）の立ち上がり部分
の傾きが小さくなる。すなわち飽和電圧（VCE
（sat））が高くなるので好ましくない。従つて大
容量のトランジスタの場合には第３図の第１エミ
ツタ電極３の段差部分３ａの上段部分３ｂと下段
部分３ｃとをワイヤボンデイング、あるいは、半
田デツプ等の２次的な手法を用いて短絡する必要
があつた。しかしこの様な手法は製造工程上煩雑
であり、製造コストの増大にもつながるものであ
る。
本考案は第１エミツタ領域１E1とベース領域１
Ｂとを短絡する第１エミツタ電極３の部分の段差
を無くし、第５図における直列抵抗R2に相当す
る第１エミツタ電極のシート抵抗の極部的な増大
を極めて容易かつ有効に防止することのできるダ
ーリントン接続形トランジスタを提供するもので
ある。
Ｂとを短絡する第１エミツタ電極３の部分の段差
を無くし、第５図における直列抵抗R2に相当す
る第１エミツタ電極のシート抵抗の極部的な増大
を極めて容易かつ有効に防止することのできるダ
ーリントン接続形トランジスタを提供するもので
ある。
第６図は本考案によるダーリントン接続形トラ
ンジスタの平面図、第７図は第６図のａ−a′にお
ける断面図、第８図は第６図のｂ−b′における断
面図である。第６図〜第８図中で第１図〜第５図
と同一記号は同一又は同様の構成部分を示し、そ
の詳細な説明は省略する。
ンジスタの平面図、第７図は第６図のａ−a′にお
ける断面図、第８図は第６図のｂ−b′における断
面図である。第６図〜第８図中で第１図〜第５図
と同一記号は同一又は同様の構成部分を示し、そ
の詳細な説明は省略する。
本考案のダーリントン接続形トランジスタの素
子構造上の特徴は、半導体基体のエツチングによ
り形成された突出部分６の内前段トランジスタの
第１エミツタ領域１E1における突出部分を電子の
注入に実効的に寄与させたくない部分のみ（すな
わち、ベース電極２に隣接するエミツタ領域部分
のみ）とし、第１エミツタ領域１E1とベース領域
１Bとを接続する部分における第１エミツタ電極
下のベース、第１エミツタ領域表面のほとんどを
ほゞ同一平面とすることにある。すなわち、第１
エミツタ領域１E1とベース領域１Bとを短絡する
部分の第１エミツタ電極３の下の半導体表面の段
差を無くして、電極材料の極部的なシート抵抗の
増大を防止したことにあり、それによつて前記し
た従来のトランジスタに比べて出力特性の優れた
トランジスタを得るものである。
子構造上の特徴は、半導体基体のエツチングによ
り形成された突出部分６の内前段トランジスタの
第１エミツタ領域１E1における突出部分を電子の
注入に実効的に寄与させたくない部分のみ（すな
わち、ベース電極２に隣接するエミツタ領域部分
のみ）とし、第１エミツタ領域１E1とベース領域
１Bとを接続する部分における第１エミツタ電極
下のベース、第１エミツタ領域表面のほとんどを
ほゞ同一平面とすることにある。すなわち、第１
エミツタ領域１E1とベース領域１Bとを短絡する
部分の第１エミツタ電極３の下の半導体表面の段
差を無くして、電極材料の極部的なシート抵抗の
増大を防止したことにあり、それによつて前記し
た従来のトランジスタに比べて出力特性の優れた
トランジスタを得るものである。
なお本考案において第１エミツタ領域１E1表面
のエツチング除去はベース領域１B表面のエツチ
ング除去と同時に行うことができるので、この点
に関しては工程数の追加はない。
のエツチング除去はベース領域１B表面のエツチ
ング除去と同時に行うことができるので、この点
に関しては工程数の追加はない。
また本考案にかゝるトランジスタを得るために
は、上述したように第１エミツタ領域１E1の表面
部分をエツチングにより除去する必要があるため
に、第１エミツタ領域を拡散により形成している
ような場合には、その表面不純物濃度が低下す
る。したがつて従来のものと同等のエミツタ注入
効率を得るためにエツチングにより除去された第
１エミツタ領域表面に高濃度のＮ形不純物拡散層
９を形成しておくことが好ましい。
は、上述したように第１エミツタ領域１E1の表面
部分をエツチングにより除去する必要があるため
に、第１エミツタ領域を拡散により形成している
ような場合には、その表面不純物濃度が低下す
る。したがつて従来のものと同等のエミツタ注入
効率を得るためにエツチングにより除去された第
１エミツタ領域表面に高濃度のＮ形不純物拡散層
９を形成しておくことが好ましい。
以上本考案を２段接続のダーリントン接続形ト
ランジスタについて説明したが、本考案は２段以
上のダーリントン接続形トランジスタについても
実施することができる。また集積回路中に形成す
ることもできる。
ランジスタについて説明したが、本考案は２段以
上のダーリントン接続形トランジスタについても
実施することができる。また集積回路中に形成す
ることもできる。
第１図は従来のダーリントン接続形トランジス
タの平面図、第２図は第１図のａ−a′断面図、第
３図は第１図のｂ−b′断面図、第４図は上記第２
図の要部拡大図、第５図は第１図に示した従来の
ダーリントン接続形トランジスタの等価回路図、
第６図は本考案の一実施例を示すダーリントン接
続形トランジスタの平面図、第７図は第６図のａ
−a′断面図、第８図は第６図のｂ−b′断面図であ
る。 １，１B，１C，１E1，１E2……半導体基体、２
……前段トランジスタのベース電極、３，３ａ，
３ｂ，３ｃ……前段トランジスタ電極、４……後
段トランジスタのエミツタ電極、５……前段およ
び後段トランジスタのコレクタ電極、６……突出
部分、７……段差壁面、８……表面保護膜、R1，
R2……抵抗、Tr1，Tr2……トランジスタ。
タの平面図、第２図は第１図のａ−a′断面図、第
３図は第１図のｂ−b′断面図、第４図は上記第２
図の要部拡大図、第５図は第１図に示した従来の
ダーリントン接続形トランジスタの等価回路図、
第６図は本考案の一実施例を示すダーリントン接
続形トランジスタの平面図、第７図は第６図のａ
−a′断面図、第８図は第６図のｂ−b′断面図であ
る。 １，１B，１C，１E1，１E2……半導体基体、２
……前段トランジスタのベース電極、３，３ａ，
３ｂ，３ｃ……前段トランジスタ電極、４……後
段トランジスタのエミツタ電極、５……前段およ
び後段トランジスタのコレクタ電極、６……突出
部分、７……段差壁面、８……表面保護膜、R1，
R2……抵抗、Tr1，Tr2……トランジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 第１エミツタ領域と、前記第１エミツタ領域
と独立して形成された第２エミツタ領域と、コ
レクタ領域と、前記第１エミツタ領域および前
記第２エミツタ領域とコレクタ領域との間に配
置されたベース領域と、前記第１エミツタ領域
とベース領域との双方に電気的に接触する第１
エミツタ電極と、前記第１エミツタ電極によつ
てベース領域と短絡された前記第１エミツタ領
域部分とは反対側の第１エミツタ領域部分に隣
接するベース領域に電気的に接触するベース電
極と、前記第２エミツタ領域に電気的に接触す
る第２エミツタ電極と、前記コレクタ領域に電
気的に接触するコレクタ電極とを有し、少なく
とも第１エミツタ電極下のベース領域表面が前
記第２エミツタ電極下の第２エミツタ領域の表
面によつて規定される平面に対して窪んでいる
半導体装置において、前記ベース電極に隣接す
る第１エミツタ領域部分が前記第１エミツタ電
極下のベース領域表面に対して突出形成され、
且つ前記ベース領域に対してキヤリアの注入を
起こす前記第１エミツタ領域部分に電気的に接
触している前記第１エミツタ電極部分と、前記
ベース領域に電気的に接触している前記第１エ
ミツタ電極部分とが略同一平面上に形成されて
いることを特徴とする半導体装置。 (2) ベース電極に隣接する第１エミツタ領域部分
が帯状に突出し、他の第１エミツタ領域部分表
面が上記ベース領域の表面と略同一平面である
ことを特徴とする実用新案登録請求の範囲第１
項記載の半導体装置。 (3) 第１エミツタ電極が真空蒸着により形成され
たアルミニウム電極であることを特徴とする実
用新案登録請求の範囲第１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980005024U JPH0236277Y2 (ja) | 1980-01-18 | 1980-01-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980005024U JPH0236277Y2 (ja) | 1980-01-18 | 1980-01-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56106461U JPS56106461U (ja) | 1981-08-19 |
| JPH0236277Y2 true JPH0236277Y2 (ja) | 1990-10-03 |
Family
ID=29601703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980005024U Expired JPH0236277Y2 (ja) | 1980-01-18 | 1980-01-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236277Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52114666U (ja) * | 1976-02-26 | 1977-08-31 |
-
1980
- 1980-01-18 JP JP1980005024U patent/JPH0236277Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56106461U (ja) | 1981-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5726468A (en) | Compound semiconductor bipolar transistor | |
| JP2000156382A (ja) | 半導体装置及びその製造方法 | |
| US6297118B1 (en) | Vertical bipolar semiconductor power transistor with an interdigitzed geometry, with optimization of the base-to-emitter potential difference | |
| JPH0513377B2 (ja) | ||
| JPH0588541B2 (ja) | ||
| JP3279269B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2976664B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2718117B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP4092598B2 (ja) | 半導体装置の製造方法 | |
| JPS6239830B2 (ja) | ||
| JP3251788B2 (ja) | Ｍｏｓ制御サイリスタ装置 | |
| JPS6346583B2 (ja) | ||
| JPH0654780B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS589588B2 (ja) | コウソクドモノリシツク ダ−リントン トランジスタ | |
| JP2526627B2 (ja) | バイポ―ラトランジスタ | |
| JPH09120994A (ja) | 相補型バイポーラトランジスタ及びその製造方法 | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JP3237277B2 (ja) | 半導体装置 | |
| JPH0571171B2 (ja) | ||
| JPH0412031B2 (ja) | ||
| JPS5925389B2 (ja) | 半導体装置 | |
| JPH02159036A (ja) | バイポーラトランジスタの製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 |