JPS6239830B2 - - Google Patents
Info
- Publication number
- JPS6239830B2 JPS6239830B2 JP55117595A JP11759580A JPS6239830B2 JP S6239830 B2 JPS6239830 B2 JP S6239830B2 JP 55117595 A JP55117595 A JP 55117595A JP 11759580 A JP11759580 A JP 11759580A JP S6239830 B2 JPS6239830 B2 JP S6239830B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- emitter
- base
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、高速度モノリシツク・ダーリント
ン・トランジスタに関するものである。
ン・トランジスタに関するものである。
モノリシツク・ダーリントン・トランジスタ
（以下MDTと略記する）は、一般に第１図に示す
様に第１のトランジスタTr1のコレクタと第２の
トランジスタTr2のコレクタおよび第１のトラン
ジスタTr1のエミツタと第２のトランジスタTr2
のベースがそれぞれ共通接続され、また第１のト
ランジスタTr1のベースと第２のトランジスタ
Tr2のベースとの間に抵抗R1が接続され、第２の
トランジスタTr2のベース・エミツタ間に抵抗R2
が接続され、さらに第２トランジスタTr2のエミ
ツタ・コレクタ間にダイオードD1が接続される
とともに、ベース電極Ｂ、エミツタ電極Ｅ、コレ
クタ電極Ｃを具備する回路が単一の半導体基板へ
１体的に作り込まれた構成となつている。
（以下MDTと略記する）は、一般に第１図に示す
様に第１のトランジスタTr1のコレクタと第２の
トランジスタTr2のコレクタおよび第１のトラン
ジスタTr1のエミツタと第２のトランジスタTr2
のベースがそれぞれ共通接続され、また第１のト
ランジスタTr1のベースと第２のトランジスタ
Tr2のベースとの間に抵抗R1が接続され、第２の
トランジスタTr2のベース・エミツタ間に抵抗R2
が接続され、さらに第２トランジスタTr2のエミ
ツタ・コレクタ間にダイオードD1が接続される
とともに、ベース電極Ｂ、エミツタ電極Ｅ、コレ
クタ電極Ｃを具備する回路が単一の半導体基板へ
１体的に作り込まれた構成となつている。
この様なMDTを製造するには、従来一般には
第３図に示す様に、まずトランジスタTr1および
Tr2のコレクタ領域１を基体として、その上にベ
ース領域２を形成し続いてトランジスタTr1のエ
ミツタ領域３とトランジスタTr2のエミツタ領域
４とを形成する。このエミツタ領域形成時にトラ
ンジスタTr1のエミツタ下に抵抗R1に相当する領
域５が同時に形成される。トランジスタTr2のエ
ミツタ領域４の形成時にエミツタとなる領域の一
部をベース領域のままで残す事によつてエミツタ
下に抵抗R2に相当する領域６が同時に形成さ
れ、かつダイオードD1７も形成される。
第３図に示す様に、まずトランジスタTr1および
Tr2のコレクタ領域１を基体として、その上にベ
ース領域２を形成し続いてトランジスタTr1のエ
ミツタ領域３とトランジスタTr2のエミツタ領域
４とを形成する。このエミツタ領域形成時にトラ
ンジスタTr1のエミツタ下に抵抗R1に相当する領
域５が同時に形成される。トランジスタTr2のエ
ミツタ領域４の形成時にエミツタとなる領域の一
部をベース領域のままで残す事によつてエミツタ
下に抵抗R2に相当する領域６が同時に形成さ
れ、かつダイオードD1７も形成される。
ベース電極Ｂに相当するアルミ電極８、トラン
ジスタTr1のエミツタとトランジスタTr2のベー
スとを接続する内部アルミ電極９、およびエミツ
タ電極Ｅに相当するアルミ電極１０は、周知の写
真蝕刻法を用いて形成され、コレクタ電極Ｃすな
わち１１はウエハー裏面に形成される。１２は絶
縁膜である。
ジスタTr1のエミツタとトランジスタTr2のベー
スとを接続する内部アルミ電極９、およびエミツ
タ電極Ｅに相当するアルミ電極１０は、周知の写
真蝕刻法を用いて形成され、コレクタ電極Ｃすな
わち１１はウエハー裏面に形成される。１２は絶
縁膜である。
この様にしてつくられた従来のMDTでは、ス
イツチング動作でONからOFFへの切り替え時に
ベース・エミツタ間が逆バイアスされるとTr1の
ベース・エミツタ間には電流が流れないため、
Tr2のベース領域に蓄積されたキヤリアは、Ｒ１
を通じて徐々にMDTのベースへ流出するだけで
あり、Ｒ１が大きいときにはキヤリアはすみやか
に外部へ流出できない。その結果スイツチング速
度が遅くなる欠点がある。
イツチング動作でONからOFFへの切り替え時に
ベース・エミツタ間が逆バイアスされるとTr1の
ベース・エミツタ間には電流が流れないため、
Tr2のベース領域に蓄積されたキヤリアは、Ｒ１
を通じて徐々にMDTのベースへ流出するだけで
あり、Ｒ１が大きいときにはキヤリアはすみやか
に外部へ流出できない。その結果スイツチング速
度が遅くなる欠点がある。
これを改良するために、第３図で示すようにダ
イオードＤ２をTr1のエミツタ・ベース間に挿入
する方法が知られている。しかしこのダイオード
D2は他の回路要素のように単一の半導体基体内
へ一体的に作り込むことができないため外部接続
によつて回路中へ挿入する必要があり、量産性、
信頼性の面で必ずしも十分とはいえない。
イオードＤ２をTr1のエミツタ・ベース間に挿入
する方法が知られている。しかしこのダイオード
D2は他の回路要素のように単一の半導体基体内
へ一体的に作り込むことができないため外部接続
によつて回路中へ挿入する必要があり、量産性、
信頼性の面で必ずしも十分とはいえない。
本発明は、上記の不都合を除いたダイオード内
蔵型のモノリシツク・ダーリントン・トランジス
タを提供するものである。
蔵型のモノリシツク・ダーリントン・トランジス
タを提供するものである。
以下本発明を図面により詳細に説明する。
第４図、第５図は本発明にかかるモノリシツ
ク・ダーリントン・トランジスタの一実施例を示
すもので、第４図はMDTの断面図、第５図ａお
よびｂは第１のトランジスタTr1のエミツタ・ベ
ース間に内蔵されたダイオードの平面図および断
面図である。
ク・ダーリントン・トランジスタの一実施例を示
すもので、第４図はMDTの断面図、第５図ａお
よびｂは第１のトランジスタTr1のエミツタ・ベ
ース間に内蔵されたダイオードの平面図および断
面図である。
第４図において、１はトランジスタTr1および
Tr2のコレクタ領域となるべく基体、２はトラン
ジスタTr1およびTr2のベース領域、３はトラン
ジスタTr1のエミツタ領域、４はトランジスタ
Tr2のエミツタ領域、５は抵抗R1を形成する抵抗
領域、６は抵抗R2を形成する抵抗領域、７はダ
イオードD1領域、８はベース電極、９′はトラン
ジスタTr1のエミツタ領域とダイオードD2のアノ
ードを結び、かつトランジスタTr1のエミツタ領
域とトランジスタTr2のベース領域を結ぶ内部配
線、１０はエミツタ電極、１１はコレクタ電極、
１２は絶縁膜、１３はダイオードD2のカソード
領域、１４はダイオードD2のアノード領域であ
る。
Tr2のコレクタ領域となるべく基体、２はトラン
ジスタTr1およびTr2のベース領域、３はトラン
ジスタTr1のエミツタ領域、４はトランジスタ
Tr2のエミツタ領域、５は抵抗R1を形成する抵抗
領域、６は抵抗R2を形成する抵抗領域、７はダ
イオードD1領域、８はベース電極、９′はトラン
ジスタTr1のエミツタ領域とダイオードD2のアノ
ードを結び、かつトランジスタTr1のエミツタ領
域とトランジスタTr2のベース領域を結ぶ内部配
線、１０はエミツタ電極、１１はコレクタ電極、
１２は絶縁膜、１３はダイオードD2のカソード
領域、１４はダイオードD2のアノード領域であ
る。
また第５図に示す様に、ベース電極８はダイオ
ードD2のカソード領域１３とトランジスタTr1の
ベース領域２を表面接合部全域で短絡している。
またダイオードD1のアノード領域１４とトラン
ジスタTr1のエミツタ領域３を結ぶ内部配線９は
ズース電極８の上部を通る。したがつて図示する
ように絶縁膜１２を介して多層線構造とするかま
たは内部配線９をワイヤボンドとするいずれかの
構成となる。
ードD2のカソード領域１３とトランジスタTr1の
ベース領域２を表面接合部全域で短絡している。
またダイオードD1のアノード領域１４とトラン
ジスタTr1のエミツタ領域３を結ぶ内部配線９は
ズース電極８の上部を通る。したがつて図示する
ように絶縁膜１２を介して多層線構造とするかま
たは内部配線９をワイヤボンドとするいずれかの
構成となる。
この様に電極８が領域２および３と表面接合部
全域で短絡することにより、領域１４，１３，２
の３領域で形成されるPNPトランジスタ動作およ
び領域１４，１３，２，１の４領域で形成される
PNPNサイリスタ動作の双方が阻止されるところ
となり、領域１３，１４の間に形成されるPN接
合のみが良好なダイオード特性を有する事にな
る。
全域で短絡することにより、領域１４，１３，２
の３領域で形成されるPNPトランジスタ動作およ
び領域１４，１３，２，１の４領域で形成される
PNPNサイリスタ動作の双方が阻止されるところ
となり、領域１３，１４の間に形成されるPN接
合のみが良好なダイオード特性を有する事にな
る。
この様にして形成されたMDT内のダイオード
D2の特性を第６図に示し、第７図にスイツチン
グ特性を示した。
D2の特性を第６図に示し、第７図にスイツチン
グ特性を示した。
第７図に示すように本発明MDTは逆方向エミ
ツタ・ベース電流（−ＩB）に比例してスイツチ
ング速度が早くなつており、この結果高速度
MDTが可能である。
ツタ・ベース電流（−ＩB）に比例してスイツチ
ング速度が早くなつており、この結果高速度
MDTが可能である。
以上、述べたように本発明によれば従来の
MDTの製造工程にダイオードD2領域形成工程を
加えるでだでけで第７図に示す様に外部接続によ
りダイオードを付加したMDTと同一の効果が奏
され、スイツチング速度および信頼性の面で非常
に優れた高速度モノリシツク・ダーリントン・ト
ランジスタを得ることがきる。本発明の実施例図
において導電型のすべて逆の導電型すなわちＮ型
→Ｐ型、Ｐ型→Ｎ型のようにすることは全く等価
であり、本発明に含まれるものである。
MDTの製造工程にダイオードD2領域形成工程を
加えるでだでけで第７図に示す様に外部接続によ
りダイオードを付加したMDTと同一の効果が奏
され、スイツチング速度および信頼性の面で非常
に優れた高速度モノリシツク・ダーリントン・ト
ランジスタを得ることがきる。本発明の実施例図
において導電型のすべて逆の導電型すなわちＮ型
→Ｐ型、Ｐ型→Ｎ型のようにすることは全く等価
であり、本発明に含まれるものである。
第１図は従来のモノリシツク・ダーリントン・
トランジスタの等価回路図、第２図は従来のモノ
リシツク・ダーリントン・トランジスタの断面
図、第３図はスイツチング速度を早めるためにダ
イオードを挿入したダーリントン・トランジスタ
の等価回路図、第４図は本発明の一実施例にかか
るモノリシツク・ダーリントン・トランジスタの
断面図、第５図ａ，ｂは本発明にかかる同トラン
ジスタのダイオード部の平面図および断面図、第
６図は本発明のダイオード特性図、第７図は従来
と本発明のスイツチング速度の特性比較図であ
る。 １……コレクタ領域となる半導体基体、２……
ベース領域、１３……ダイオードのカソード領
域、１４……ダイオードのアノード領域。
トランジスタの等価回路図、第２図は従来のモノ
リシツク・ダーリントン・トランジスタの断面
図、第３図はスイツチング速度を早めるためにダ
イオードを挿入したダーリントン・トランジスタ
の等価回路図、第４図は本発明の一実施例にかか
るモノリシツク・ダーリントン・トランジスタの
断面図、第５図ａ，ｂは本発明にかかる同トラン
ジスタのダイオード部の平面図および断面図、第
６図は本発明のダイオード特性図、第７図は従来
と本発明のスイツチング速度の特性比較図であ
る。 １……コレクタ領域となる半導体基体、２……
ベース領域、１３……ダイオードのカソード領
域、１４……ダイオードのアノード領域。
Claims (1)
- １ モノリシツク・ダーリントン・トランジスタ
において、前段トランジスタのベース領域中にエ
ミツタ領域と分離させてこれと同一導電型の領域
が作り込まれ、さらに同領域中に前記ベース領域
と同一導電型の領域が作り込まれるとともに前記
ベース領域と同一導電型の領域と前段トランジス
タのエミツク領域とを短絡し、さらに前記エミツ
タ領域と同一導電型の領域と前段トランジスタの
ベース領域との間に形成されるPN接合の表面接
合部全域を短絡して、前段トランジスタのエミツ
タ・ベース間に介在するダイオードを形成した事
を特徴としたモノリシツク・ダーリントン・トラ
ンジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117595A JPS5740970A (en) | 1980-08-25 | 1980-08-25 | Monolithic darlington transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55117595A JPS5740970A (en) | 1980-08-25 | 1980-08-25 | Monolithic darlington transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5740970A JPS5740970A (en) | 1982-03-06 |
| JPS6239830B2 true JPS6239830B2 (ja) | 1987-08-25 |
Family
ID=14715694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55117595A Granted JPS5740970A (en) | 1980-08-25 | 1980-08-25 | Monolithic darlington transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5740970A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5987157U (ja) * | 1982-12-01 | 1984-06-13 | 株式会社三社電機製作所 | ダ−リントントランジスタ |
| JPS59110166A (ja) * | 1982-12-15 | 1984-06-26 | Sansha Electric Mfg Co Ltd | ダ−リントントランジスタ |
-
1980
- 1980-08-25 JP JP55117595A patent/JPS5740970A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5740970A (en) | 1982-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142862U (ja) | 縦形ｐｎｐトランジスタを含む集積回路 | |
| US4012764A (en) | Semiconductor integrated circuit device | |
| JPH07169774A (ja) | ベースが埋設されインターデジタル形状を有する垂直バイポーラ電力トランジスタ | |
| JPS6239830B2 (ja) | ||
| JPS5925390B2 (ja) | ダ−リントントランジスタ | |
| JP2000235997A (ja) | 半導体装置 | |
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0475371A (ja) | 半導体集積回路 | |
| JPS5925389B2 (ja) | 半導体装置 | |
| JPH0513377B2 (ja) | ||
| JP2633612B2 (ja) | 半導体装置 | |
| JPS5950109B2 (ja) | 半導体装置 | |
| JPS586161A (ja) | 半導体装置 | |
| JPH0236277Y2 (ja) | ||
| JP2953623B2 (ja) | プレーナ型サイリスタ | |
| JPH0412031B2 (ja) | ||
| JPS58222569A (ja) | 複合半導体装置 | |
| JPH07104743B2 (ja) | 電源回路 | |
| JPS648924B2 (ja) | ||
| JPH0513869A (ja) | 半導体レーザ装置 | |
| JPS5882561A (ja) | 半導体装置 | |
| JPH0121632B2 (ja) | ||
| JPH0313747B2 (ja) | ||
| JPH0387031A (ja) | 半導体集積回路 | |
| JPH0336308B2 (ja) |