JPH0236458A - Loose-coupled multiprocessor system - Google Patents
Loose-coupled multiprocessor systemInfo
- Publication number
- JPH0236458A JPH0236458A JP63185954A JP18595488A JPH0236458A JP H0236458 A JPH0236458 A JP H0236458A JP 63185954 A JP63185954 A JP 63185954A JP 18595488 A JP18595488 A JP 18595488A JP H0236458 A JPH0236458 A JP H0236458A
- Authority
- JP
- Japan
- Prior art keywords
- page
- subsystem
- local memory
- list
- certain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は疎結合マルチプロセサシステムに関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to loosely coupled multiprocessor systems.
従来の技術
従来の疎結合マルチプロセサシステムにおいて、局所メ
モリと二次記憶装置が一定のページ単位で分割され、仮
想記憶管理されていた方法を第4図に示す。41は論理
アドレスで、411は論理ページ番号で、412はペー
ジ先頭部からのオフセットである。42はページ変換テ
ーブルで、421は有効ビット、422は前記以外の情
報をもつフィールド、423は物理ページ番号を格納す
るフィールドである。43は局所メモリである。2. Description of the Related Art In a conventional loosely coupled multiprocessor system, a local memory and a secondary storage device are divided into predetermined page units to manage virtual memory, as shown in FIG. 41 is a logical address, 411 is a logical page number, and 412 is an offset from the top of the page. 42 is a page conversion table, 421 is a valid bit, 422 is a field containing information other than the above, and 423 is a field for storing a physical page number. 43 is a local memory.
以上のように構成された従来の疎結合マルチプロセサシ
ステムの仮想記憶管理方法においては、論理ページ番号
411を用いてページテーブル42を引く。引かれたエ
ントリーの有効ビット421を検査し、有効ならサブシ
ステム内の局所メモリ43をアクセスする。有効ビット
421を検査し、有効でなければページフォルトが発生
し局所メモリに空き領域があればそこへ、空き領域がな
ければ局所メモリ内のページを解放し新たに作成したそ
の空き領域へ図では省略している二次記憶装置から必要
なページかま読み込まれる。In the conventional virtual memory management method for the loosely coupled multiprocessor system configured as described above, the page table 42 is retrieved using the logical page number 411. The valid bit 421 of the drawn entry is checked, and if it is valid, the local memory 43 within the subsystem is accessed. The valid bit 421 is checked, and if it is not valid, a page fault occurs, and if there is free space in the local memory, the page is moved there, and if there is no free space, the page in the local memory is released and the page is moved to the newly created free space. The required pages are read from the omitted secondary storage device.
発明が解決しようとする課題
しかしながら疎結合マルチプロセサシステムの各サブシ
ステムが上記のように仮想記憶管理されていると、論理
アドレスに対応する物理アドレスが局所メモリ内に存在
しないとページフォルトが発生し、二次記憶装置から必
要なページが転送される。実行されるプログラムにおい
て参照される論理アドレスが局所性を示せばページフォ
ルトの頻度は低く、そうでなければページフォルトの頻
度は高くなる。各サブシステムの局所メモリは他のサブ
システムの局所メモリと独立に管理されるので局所性の
高いプログラム実行中の゛す°ブシステムと局所性の低
いプログラムを実行中のサブシステムではページフォル
トの頻度が異なる。ページフォルトが発生すると二次記
憶装置を゛アクセスするので入出力の待ち時間が増える
。一般に大規模なプログラムはど局所性が低く、大規模
なプログラムを実行中のサブシステムはど入出力待ちが
増加し実行効率が低下するという課題が存在した。Problems to be Solved by the Invention However, if each subsystem of a loosely coupled multiprocessor system manages virtual memory as described above, a page fault will occur if a physical address corresponding to a logical address does not exist in local memory. The necessary pages are transferred from the secondary storage device. If the logical addresses referenced in the executed program exhibit locality, the frequency of page faults will be low; otherwise, the frequency of page faults will be high. Since the local memory of each subsystem is managed independently from the local memory of other subsystems, page faults occur in subsystems that are running programs with high locality and in subsystems that are running programs with low locality. Different frequencies. When a page fault occurs, the secondary storage device is accessed, which increases input/output waiting time. In general, large-scale programs have low locality, and subsystems running large-scale programs have the problem of increased input/output wait times and reduced execution efficiency.
本発明はかかる点に鑑み、上記のような大規模、あるい
は局所性の低いプログラムを実行中のサブシステムのペ
ージフォルトの発生を減少させ、二次記憶装置からのデ
ータの入出力待ちによるプログラムの実行効率低下を減
少させる疎結合マルチプロセサシステムを提供するこ七
を目的とする。In view of this, the present invention reduces the occurrence of page faults in subsystems running large-scale programs or programs with low locality as described above, and reduces the number of page faults caused by waiting for input/output of data from a secondary storage device. The purpose of this invention is to provide a loosely coupled multiprocessor system that reduces execution efficiency degradation.
課題を解決するための手段
本発明は、各局所メモリと二次記憶装置が一定の大きさ
のページ単位に分割されて仮想記憶管理されている疎結
合マルチプロセサシステムにおいて、各プロセスが各エ
ントリーに必要な物理ページが局所メモリ内にあるのか
ネットワークで結合された他のサブシステム内の局所メ
モリにあるのかを示すフィールドを設けたページ変換テ
ーブルを有し、サブシステム内の局所メモリに存在し、
かつ前記サブシステム外からアクセス可能なページリス
トAと、サブシステム外の局所メモリに存在し、かつ前
記サブシステムからアクセス可能なページリストBと、
一定時間内のページ不在フォールトの頻度を計測する手
段と有し、あるサブシステム1のページ不在フォールト
の頻度がある下限より低くかつ他のサブシステム2から
ページ解放要求があるとサブシステム1は自システム内
の局所メモリのページを解放し、自システムのページリ
ストAに前記ページを登録し、サブシステムのページリ
ストBにも前記ページを格納するページリストAの索引
を登録し、あるサブシステム3のページ不在フォールト
の頻度がある上限より高くかつ別のサブシステム4のペ
ージ不在フォールトの頻度がある下限より低いときサブ
システム3内のページリストAの示すページをサブシス
テム4の局所メモリに移動させることを特徴とする記憶
管理方法を有する疎結合マルチプロセサシステムである
。Means for Solving the Problems The present invention provides a loosely coupled multiprocessor system in which virtual memory is managed by dividing each local memory and secondary storage device into pages of a fixed size, in which each process is required for each entry. a page translation table having a field indicating whether the physical page is in local memory or in local memory in another subsystem coupled to the network;
and a page list A that is accessible from outside the subsystem, and a page list B that exists in a local memory outside the subsystem and that is accessible from the subsystem.
It has means for measuring the frequency of page faults within a certain period of time, and when the frequency of page faults in a certain subsystem 1 is lower than a certain lower limit and there is a page release request from another subsystem 2, the subsystem 1 automatically measures the frequency of page faults within a certain period of time. A page of local memory within the system is released, the page is registered in the page list A of the own system, the index of the page list A that stores the page is also registered in the page list B of the subsystem, and a certain subsystem 3 When the frequency of page faults in subsystem 4 is higher than a certain upper limit and the frequency of page faults in another subsystem 4 is lower than a certain lower limit, move the page indicated by page list A in subsystem 3 to the local memory of subsystem 4. This is a loosely coupled multiprocessor system having a storage management method characterized by the following.
作 用
本発明は前記した構成により、あるサブシステム1のペ
ージ不在フォールトの頻度がある下限より低くかつ他の
サブシステム2からページ解放要求があるとサブシステ
ム1は自システム内の局所メモリのフリーページを解放
し、自システムのページリストAに前記ページを登録し
、サブシステムのページリストBにも前5己ページを争
各納するページリストAの索引を登録する。また、ある
サブシステム3のページ不在フォールトの頻度がある上
限より高くかつサブシステム3内の局所メモJ内に別の
サブシステム4からアクセスできるページが存在し、か
つまた別のサブシステム5のページ不在フォールトの頻
度がある下限より低いときサブシステム5の局所メモリ
内のページを解放し空き領域を作成し、前記空き領域に
サブシステム3内のサブシステム4からアクセスできる
ページを移動させ、サブシステム5内のページリストA
に前記ページを登録し、前記ページをアクセスできるサ
ブシステム4内のページリストBの情報を登録し、前記
ページを示していたサブシステム3内の前記ページリス
トAのエントリーを無効にする。以上の機能によりペー
ジ不在フォールトが頻繁に発生するサブシステムはアク
セスできるページを自身の局所メモリに加えて他のサブ
システム内にも持てるため、より局所性のないプログラ
ムはより多くの有効ページを有し二次記憶装置からの入
出力待ちを減らすことが可能となる。According to the above-described configuration, when the frequency of page faults in a certain subsystem 1 is lower than a certain lower limit and there is a page release request from another subsystem 2, the subsystem 1 frees local memory within its own system. The page is released, the page is registered in the page list A of the own system, and the index of the page list A, in which the previous 5 own pages are distributed, is also registered in the page list B of the subsystem. In addition, if the frequency of page faults in a certain subsystem 3 is higher than a certain upper limit, and there is a page in the local memo J in the subsystem 3 that can be accessed from another subsystem 4, and there is a page in another subsystem 5, When the frequency of absent faults is lower than a certain lower limit, a page in the local memory of subsystem 5 is released to create a free area, a page that can be accessed from subsystem 4 in subsystem 3 is moved to the free area, and the subsystem Page list A within 5
The page is registered in , the information of the page list B in the subsystem 4 that can access the page is registered, and the entry of the page list A in the subsystem 3 that indicated the page is invalidated. These features allow subsystems that frequently experience page faults to have accessible pages in other subsystems in addition to their own local memory, so programs with less locality have more valid pages. This makes it possible to reduce the amount of time waiting for input/output from the secondary storage device.
実施例
第1図は本発明の実施例における疎結合マルチプロセサ
システムの概略構成図を示すものである。1.2はそれ
ぞれ疎結合マルチプロセサシステムのサブシステムで、
3は各サブシステムが結合してるネットワークである。Embodiment FIG. 1 shows a schematic configuration diagram of a loosely coupled multiprocessor system in an embodiment of the present invention. 1.2 are subsystems of a loosely coupled multiprocessor system,
3 is a network connecting each subsystem.
11.21はそれぞれプロセサ、12.22は記憶管理
部、13゜23はそれぞれ局所メモリ、14..24は
入出力制御装置である。図ではサブシステムは2つしか
示していないが多数存在してよい。11.21 is a processor, 12.22 is a storage management unit, 13.23 is a local memory, and 14. .. 24 is an input/output control device. Although only two subsystems are shown in the figure, there may be many subsystems.
第2図は本発明の実施例におけるデータ構造の概略図を
示すものである。21.22はそれぞれ疎結合マルチプ
ロセサシステムのサブシステムで、211.221は論
理アドレス、2111゜2211は論理ページ番号、2
112.2212はページ先頭からのオフセット値、2
12,222はページテーブル、2121.2122.
2221.2222はページテーブルのエントリー21
211.21221はエントリー内に示された物理ペー
ジ番号がそれぞれのサブシステム内の局所メモリにある
のか別のサブシステム内の局所メモリにあるのかを示す
フィールド、214.224はそれぞれ他のサブシステ
ムからアクセスできる局所メモリの物理ページを示すペ
ージリスト、2141.2241はそれぞれ214,2
24のエントリー、213.223はそれぞれのサブシ
ステムから別のサブシステムの前記ページリストを示す
ためのページリスト、2131.2331はそれぞれの
213,223のエントリーである。FIG. 2 shows a schematic diagram of a data structure in an embodiment of the present invention. 21.22 are subsystems of a loosely coupled multiprocessor system, 211.221 are logical addresses, 2111°2211 are logical page numbers, 2
112.2212 is the offset value from the top of the page, 2
12,222 is a page table, 2121.2122.
2221.2222 is page table entry 21
211.21221 is a field indicating whether the physical page number indicated in the entry is in local memory within the respective subsystem or in another subsystem; A page list indicating physical pages of local memory that can be accessed, 2141 and 2241 are 214 and 2, respectively.
24 entries, 213.223 is a page list for indicating the page list of another subsystem from each subsystem, and 2131.2331 are entries of 213 and 223, respectively.
図では省略しているが各サブシステムは一定時間内のペ
ージ不在フォールトの頻度を計測し、現在の前記頻度の
状態を保存する手段を有す。Although not shown in the figure, each subsystem has means for measuring the frequency of page faults within a certain period of time and storing the current state of the frequency.
以上の構成により第2図のデータ構造を例として論理ア
ドレスから物理メモリを指す様子を示す。Using the data structure shown in FIG. 2 as an example, a description will be given of how a logical address points to a physical memory using the above configuration.
論理アドレス211の論理ページ番号2111によりペ
ージテーブル212を引く。図では省略しているが物理
ページが有効かどうかを示すフィールドを検査し、もし
エントリーが無効ならばページ不在フォールトが発生す
る。エントリー2121が有効でかつフィールド212
11がオンであれば図では省略しているが物理ページ番
号は局所メモリ15内のページを指し、オフセット値2
112とともに物理アドレスが求められる。エントリー
2122が有効でかつフィールド21211がオフであ
ればページリスト213をひく。The page table 212 is retrieved based on the logical page number 2111 of the logical address 211. Although not shown in the figure, a field indicating whether the physical page is valid is checked, and if the entry is invalid, a page fault occurs. Entry 2121 is valid and field 212
11 is on, the physical page number refers to the page in the local memory 15, although it is omitted in the figure, and the offset value 2
112 as well as the physical address. If the entry 2122 is valid and the field 21211 is off, the page list 213 is retrieved.
エントリー2131によりサブシステム22のページリ
スト224を引く。図では省略しているがエントリー2
241内の物理ページ番号と、オフセット値2112と
ともに物理アドレスが求められる。The entry 2131 retrieves the page list 224 of the subsystem 22. Although omitted in the diagram, entry 2
The physical page number in 241 and the physical address together with the offset value 2112 are determined.
次に、あるサブシステムが他のサブシステムからページ
解放要求を受けたときの動作とあるサブシステムでペー
ジ不在フォールトが発生したときの動作をそれぞれ第3
図のフローチャート[a]、[blに従って説明する。Next, we will explain the behavior when a subsystem receives a page release request from another subsystem and the behavior when a page fault occurs in a subsystem, respectively.
This will be explained according to the flowcharts [a] and [bl] in the figure.
ただし、他のサブシステムからアクセスできるページの
リストをページリストA、他のサブシステムのページリ
ストAを示すテーブルをページリストBと呼ぶ。また、
同一名称を頻繁に用いる場合、名称のあとに記号や数字
を付加し判別するようにする。However, a list of pages that can be accessed from other subsystems is called page list A, and a table showing page list A of other subsystems is called page list B. Also,
If the same name is used frequently, add a symbol or number after the name to distinguish it.
[al : (31a)あるサブシステムS1へ他のサ
ブシステムs2からのページ解放要求を受けると(32
a)ページ不在フォールトの頻度とある下限を比較する
。(33a)もし前記頻度が前記下限より低く、まだど
のサブシステムもページを提供してなければ要求を発し
たサブシステムS2に対してページの提供を申しでる。[al: (31a) When a certain subsystem S1 receives a page release request from another subsystem s2, (32
a) Compare the frequency of page faults to some lower bound. (33a) If the frequency is lower than the lower limit and no subsystem has provided the page yet, the requesting subsystem S2 is requested to provide the page.
(34a)サブシステムS2がサブシステムS1のペー
ジ提供を認識し、それをサブシステムS1に対して知ら
せる。(35a)もしサブシステムS1が解放するペー
ジが他のサブシステムS3で実行中のプロセスからアク
セスできるページならば(36a)前記ページが修正を
受けていれば二次記憶装置に書き込み、サブシステムS
3内のページリストAのエントリーとサブシステムS3
内で実行中のプロセスのページテーブルのエントリーを
無効こする。(37a)解放するページがサブシステム
s1で実行中のプロセスからアクセスできるページなら
ば、前記ページが修正を受けていれば二次記憶装置に書
き込み、そのページテーブルのエントリーを無効にする
。(38a)ページが解放されたことをサブシステムS
2に知らせる。(34a) Subsystem S2 recognizes the page provision by subsystem S1 and notifies subsystem S1 of this. (35a) If the page to be released by subsystem S1 is a page that can be accessed by a process running in another subsystem S3, (36a) If the page has been modified, it is written to the secondary storage device, and subsystem S
Entries of page list A in 3 and subsystem S3
Disable page table entries for processes running within. (37a) If the page to be released is a page that can be accessed by a process running in subsystem s1, and if the page has been modified, it is written to the secondary storage device and the entry in the page table is invalidated. (38a) Subsystem S indicates that the page has been released.
Let 2 know.
(bl : (31b)あるサブシステムs1がページ
不在フォールトを発生するさ、(32b)ページ不在フ
ォールトの頻度とある上限を比較する。(33b)もし
前記頻度が前記上限より高ければ、(34b)ネットワ
ークに接続されたサブシステムに対してページ解放要求
を発する。(35b)もしページを提供するサブシステ
ムs3が存在すれば、それをサブシステムs3に知らせ
、実際にページが解放するまで待つ。(36b)局所メ
モリ内に他のサブシステムs2からアクセスできるペー
ジP1が存在すると、(37b)サブシステムs3から
提供されたページP1をコピーし、サブシステムs3の
ページリストA(こ前、1己ページを登録し、サブシス
テムs2のページリストBからサブシステムs3のペー
ジリストAのエントリーを指すように登録する。(38
b )サブシステムs1のページリストAの中でページ
p1を指していたエントリーを無効にする。(39b)
解放された領域に必要なデータが二次:己憶装置方から
転送される。<310b)サブシステムS1の局所メモ
リ内に他のサブシステムからアクセスできるページが存
在しないとき、解放されたページに必要なデータを二次
記憶装置から転送し、(311b)サブシステムs3の
ページリスト八に前記ページを登録し、(312b)サ
ブシステムs1のページテーブルのエントリーからペー
ジリストBのエントリーを指すように登録し、(313
b)前記サブシステムs1のベージノストBのエントリ
ーからサブシステムs3のページリストAを指すように
登録する。(314b)もしネットワーク上にページを
提供するサブシステムが存在しないときサブシステムs
1の局所メモリを解放する。解放するページが他のサブ
システムs4で実行中のプロセスからアクセスできるペ
ージならば(315b)前記ページが修正を受けていれ
ば二次記憶装置に書き込み、サブシステムS4内のペー
ジリストAのエントリーとサブシステムS4内で実行中
のプロセスのページテーブルのエントリーを無効にする
。(316b)解放するページがサブシステムS1で実
行中のプロセスからアクセスできるページならば、前記
ページが修正を受けていれば二次記憶装置に書き込み、
そのページテーブルのエントリーを無効にする。(31
7b)解放された領域に必要なデータを転送する。、(
318b)サブシステムS1のページテーブルのエント
リーから前5己ベージを指すようにする。(bl: (31b) When a certain subsystem s1 generates a page fault, (32b) Compare the frequency of page faults with a certain upper limit. (33b) If the frequency is higher than the upper limit, (34b) Issue a page release request to the subsystem connected to the network. (35b) If there is a subsystem s3 that provides the page, notify it to the subsystem s3 and wait until the page is actually released. ( 36b) If there is a page P1 in the local memory that can be accessed from another subsystem s2, (37b) copy the page P1 provided by the subsystem s3, and copy the page P1 provided by the subsystem s3, and register it so that page list B of subsystem s2 points to the entry of page list A of subsystem s3. (38
b) Invalidate the entry pointing to page p1 in page list A of subsystem s1. (39b)
Data necessary for the freed area is transferred from the secondary storage device. <310b) When there are no pages in the local memory of subsystem S1 that can be accessed from other subsystems, the data necessary for the freed page is transferred from the secondary storage device, and (311b) the page list of subsystem s3 is (312b) Register the page so that the entry in the page table of subsystem s1 points to the entry in page list B, (313
b) Register so that the page list B entry of the subsystem s1 points to the page list A of the subsystem s3. (314b) If there is no subsystem on the network that provides the page, subsystem s
Free 1 local memory. If the page to be released is a page that can be accessed by a process running in another subsystem s4 (315b), if the page has been modified, it is written to the secondary storage and is added to the page list A entry in the subsystem S4. Invalidates page table entries of processes running in subsystem S4. (316b) If the page to be released is a page that can be accessed by a process running in subsystem S1, if the page has been modified, write it to the secondary storage device;
Invalidate that page table entry. (31
7b) Transfer the necessary data to the freed area. ,(
318b) Point the entry in the page table of subsystem S1 to the previous page.
発明の効果
以上の説明したように、本発明によればページ不在フォ
ールトを頻繁に発生する大規模、あるいは局所性の低い
プログラムはど多くのアクセス可能なページを確保し、
実行中のサブシステムのページフォルトの発生を減り、
二次記憶装置からのデータの入出力待ちによるプログラ
ムの実行効率低下も減り、疎結合マルチプロセサシステ
ム全体のメモリを有効に活用できる。なお、多段階のペ
ージテーブルを用いる場合にも適用できる。Effects of the Invention As explained above, according to the present invention, large-scale programs or programs with low locality that frequently generate page faults can secure as many accessible pages as possible,
Reduce the occurrence of page faults in running subsystems,
The decrease in program execution efficiency caused by waiting for input/output of data from the secondary storage device is also reduced, and the memory of the entire loosely coupled multiprocessor system can be used effectively. Note that this method can also be applied when using a multi-stage page table.
第1図は本発明の一実施例における疎結合マルチプロセ
サシステムの概略構成図、第2図は本発明の実施例にお
けるデータ構造の概略図、第3図[a]、[b]は各々
あるサブシステムが他のサブシステムからページ解放要
求を受けたときの動作を示すフローチャート図ならびに
ページ不在フォールトが発生したときの動作を示すフロ
ーチャー1・図、第4図は従来の仮想記憶管理方法を示
す概念図である。
1.2・・・・・−ナブシステム、3・・・・・・ネッ
トワーク、11.21・・・・・・プロセッサ、12.
22・・・・・・記憶管理部、13.23・・・・・・
局所メモリ、14゜24・・・・・・人出制御装置。
代理人の氏名 弁理士 栗野重孝 ほか1名扁
図
−〜」
ぐ −
411 ・
4;2
論理アドレス
く−ジテーブル
屑5所メモ、り
論理ページS号
装フ−シト置
吻Nページの刊苅性!示すフィールド
ニー」FIG. 1 is a schematic diagram of a loosely coupled multiprocessor system according to an embodiment of the present invention, FIG. 2 is a schematic diagram of a data structure according to an embodiment of the present invention, and FIGS. 3 [a] and [b] each show a subsystem. A flowchart showing the operation when the system receives a page release request from another subsystem, flowchart 1 and 4 showing the operation when a page fault occurs, show the conventional virtual memory management method. It is a conceptual diagram. 1.2...-Nub system, 3... Network, 11.21... Processor, 12.
22... Memory management department, 13.23...
Local memory, 14°24...Population control device. Name of agent: Patent attorney Shigetaka Kurino, and one other person: ``Gu-411 ・ 4;2 Notes on 5 logical address table scraps, Logical page number S unit, Facility, N page publication number sex! Show field knee'
Claims (1)
位に分割されて仮想記憶管理されている疎結合マルチプ
ロセサシステムにおいて、各プロセスが各エントリーに
必要な物理ページが局所メモリ内にあるのかネットワー
クで結合された他のサブシステム内の局所メモリにある
のかを示すフィールドを設けたページ変換テーブルを有
し、サブシステム内の局所メモリに存在し、かつ前記サ
ブシステム外からアクセス可能なページリストAと、サ
ブシステム外の局所メモリに存在し、かつ前記サブシス
テムからアクセス可能なページリストBと、一定時間内
のページ不在フォールトの頻度を計測する手段とを有し
、あるサブシステム1のページ不在フォールトの頻度が
ある下限より低くかつ他のサブシステム2からページ解
放要求があるとサブシステム1は自システム内の局所メ
モリのページを解放し、自システムのページリストAに
前記ページを登録し、サブシステムのページリストBに
も前記ページを格納するページリストAの索引を登録し
、あるサブシステム3のページ不在フォールトの頻度が
ある上限より高くかつ別のサブシステム4のページ不在
フォールトの頻度がある下限より低いときサブシステム
3内のページリストAの示すページをサブシステム4の
局所メモリに移動させることを特徴とする記憶管理方法
を有する疎結合マルチプロセサシステム。In a loosely coupled multiprocessor system in which virtual memory is managed by dividing each local memory and secondary storage device into pages of a fixed size, each process can check if the physical pages required for each entry are available in the local memory. A page list A that exists in the local memory within the subsystem and is accessible from outside the subsystem, and has a page conversion table that includes a field indicating whether the page is in the local memory in another subsystem connected to the subsystem. , a page list B that exists in local memory outside the subsystem and is accessible from the subsystem, and means for measuring the frequency of page faults within a certain period of time; When the fault frequency is lower than a certain lower limit and there is a page release request from another subsystem 2, the subsystem 1 releases a page in local memory within its own system, registers the page in its own system's page list A, The index of the page list A that stores the page is registered in the page list B of the subsystem, and if the frequency of page absent faults in a certain subsystem 3 is higher than a certain upper limit and the frequency of page absent faults in another subsystem 4 is higher than a certain upper limit, A loosely coupled multiprocessor system having a memory management method characterized in that a page indicated by a page list A in a subsystem 3 is moved to a local memory of a subsystem 4 when the value is lower than a certain lower limit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185954A JPH0236458A (en) | 1988-07-26 | 1988-07-26 | Loose-coupled multiprocessor system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63185954A JPH0236458A (en) | 1988-07-26 | 1988-07-26 | Loose-coupled multiprocessor system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0236458A true JPH0236458A (en) | 1990-02-06 |
Family
ID=16179783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185954A Pending JPH0236458A (en) | 1988-07-26 | 1988-07-26 | Loose-coupled multiprocessor system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0236458A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948868A (en) * | 1987-07-15 | 1990-08-14 | Mitsui Petrochemical Industries Ltd. | Copolyamide containing tertiary amine linkage |
| JPH02269642A (en) * | 1989-04-07 | 1990-11-05 | Pasuko:Kk | Composite can and production thereof |
-
1988
- 1988-07-26 JP JP63185954A patent/JPH0236458A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948868A (en) * | 1987-07-15 | 1990-08-14 | Mitsui Petrochemical Industries Ltd. | Copolyamide containing tertiary amine linkage |
| JPH02269642A (en) * | 1989-04-07 | 1990-11-05 | Pasuko:Kk | Composite can and production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669992B2 (en) | Shared virtual memory between a host and discrete graphics device in a computing system | |
| JP2635058B2 (en) | Address translation method | |
| US6651115B2 (en) | DMA controller and coherency-tracking unit for efficient data transfers between coherent and non-coherent memory spaces | |
| JP3493409B2 (en) | Computer equipment | |
| US6920521B2 (en) | Method and system of managing virtualized physical memory in a data processing system | |
| JPH05233452A (en) | Information processor | |
| US20060212652A1 (en) | Information processing device and data control method in information processing device | |
| KR100304318B1 (en) | Demand-based issuance of cache operations to a processor bus | |
| JPH1091521A (en) | Duplex directory virtual cache and its control method | |
| JPH02236652A (en) | Page table within virtual memory | |
| US11288207B2 (en) | Apparatus and method for processing address translation and invalidation transactions | |
| JP4792065B2 (en) | Data storage method | |
| US20060085569A1 (en) | Method for minimizing the translation overhead for large I/O transfers | |
| JPH0310343A (en) | Hot spot data management processing system | |
| JPS6237754A (en) | Virtual extension storage system | |
| JP3061818B2 (en) | Access monitor device for microprocessor | |
| JP3517884B2 (en) | Data processing device | |
| JP2502406B2 (en) | Storage control system and data processing device | |
| JPH04205535A (en) | Copy on write system | |
| JPH0281241A (en) | Data processor | |
| JPS5958681A (en) | Page-in control system | |
| JPS595482A (en) | Cache buffer controlling system | |
| JP2000122968A (en) | Input/output cache memory and its control method | |
| CN112306392A (en) | Method, device and system for addressing | |
| JPS6046454B2 (en) | information transfer device |