JPH0236609A - フィルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、非反転入力端子及び反転入力端子並びに非反
転出力端子及び反転出力端子を有する第１平衡増幅器と
、第１及び第２入力端子と、第１及び第２出力端子と、
第１及び第２帰還回路と、第１及び第２入力回路と、前
記の第１平衡増幅器の反転出力端子及び第２出力端子間
の接続ラインと、前記の第１平衡増幅器の非反転出力端
子及び前記の第１出力端子間の接続ラインとを具えるフ
ィルタ回路であって、前記の第１及び第２帰還回路の各
々は第１コンデンサを有し、第１帰還回路は前記の第１
平衡増幅器の反転出力端子及び非反転入力端子間に配置
され、第２帰還回路は前記の第１平衡増幅器の非反転出
力端子及び反転入力端子間に配置され、前記の第１及び
第２入力回路の各々は第１抵抗と第２コンデンサとの並
列回路を有し、第１入力回路は前記の第１入力端子と前
記の第１平衡増幅器の非反転入力端子との間に配置され
、第２入力回路は前記の第２入力端子と前記の第１平衡
増幅器の反転入力端子との間に配置されている当該フィ
ルタ回路に関するものである。

このようなフィルタ回路は平衡増幅器を有する能動ＲＣ
フィルタを実現するのに極めて適している。

（従来の技術） 平衡増幅器を有する能動ＲＣフィルタは米国特許第４，
５０９，０１９号明細書から既知である。この米国特許
明細書には平衡増幅器を有する能動ＲＣフィルタの基本
原理が開示されている。更に、この米国特許明細書には
一次の低域通過フィルタを有する前記の基本原理に基づ
く数種類のフィルタが開示されている。特定の所望の特
性を有するフィルタを設計するには幾つかの既知の方法
がある。しばしば用いられている方法は低次のフィルタ
区分を継続接続している方法である。この目的の為に一
次及び二次区分を用いるのが一般的なことである。

四次よりも高い次数のフィルタ区分はかって殆ど用いら
れていない。その理由は、このようなフィルタ区分は実
現するのに困難である為である。最初に記載した種類の
フィルタ回路は、°゛ブロシ−デインゲス・オフ・デ・
アイ・イー・イー・イー（Ｐｒｏｃｅｄｉｎｇｓ　ｏｆ
　ｔｈｅ　ＩＥＥＥ）　”　、　Ｖｏｌ、７５＋　ｋ７
．１９８７年７月、第９５７頁の論文°“二ニー・スト
ラクチューアーズ・フォア−・ＭＯＳＦＥＴ−Ｃフィル
タ回路（Ｎｃｖ　５ｔｒｕｃｔｕｒｅｓ　ｆｏｒ　ＭＯ
ＳＦＩＥＴ−ＣＦｉｌｔｅｒｓ　）　”から既知である
。この論文には、既知の設計のフィルタを平衡増幅器を
有するものに変換するのがいかに困難であるかが記載さ
れている。この論文には平衡増幅器を有する３種類の異
なる二次フィルタ区分が提案されている。

（発明が解決しようとする課題） これらの既知のフィルタ回路には、二次のみのフィルタ
が用いられておりこれらのフィルタのいずれも通常の且
つこの次数にとって可能なフィルタ動作のすべてを、回
路構造を全体に亘って変更することな（すなわちフィル
タ素子間の相互接続ラインやしばしば回路網の入力端子
及び出力端子の位置を変更することなく実現するのに適
していないという欠点がある。この理由で、平衡増幅器
を有する能動ＲＣフィルタを系統的に設計するのは困難
な仕事である。

本発明の目的は、−次及び高次の能動ＲＣフィルタを簡
単に実現しうるフィルタ回路を提供せんとするにある。

（課題を解決するための手段） 本発明は、非反転入力端子及び反転入力端子並びに非反
転出力端子及び反転出力端子を有する第１平衡増幅器と
、第１及び第２入力端子と、第１及び第２出力端子と、
第１及び第２帰還回路と、第１及び第２入力回路と、前
記の第１平衡増幅器の反転出力端子及び第２出力端子間
の接続ラインと、前記の第１平衡増幅器の非反転出力端
子及び前記の第１出力端子間の接続ラインとを具えるフ
ィルタ回路であって、前記の第１及び第２帰還回路の各
々は第１コンデンサを有し、第１帰還回路は前記の第１
平衡増幅器の反転出力端子及び非反転入力端子間に配置
され、第２帰還回路は前記の第１平衡増幅器の非反転出
力端子及び反転入力端子間に配置され、前記の第１及び
第２入力回路の各々は第１抵抗と第２コンデンサとの並
列回路を有し、第１入力回路は前記の第１入力端子と前
記の第１平衡増幅器の非反転入力端子との間に配置され
、第２入力回路は前記の第２入力端子と前記の第１平衡
増幅器の反転入力端子との間に配置されている当該フィ
ルタ回路において、このフィルタ回路が第３及び第４入
力回路をも具えており、これら第３及び第４入力回路の
各々は第３コンデンサを有しており、第３入力回路は第
１回路入力端子と第１平衡増幅器の反転入力端子との間
に配置され、第４入力回路は第２入力端子と第１平衡増
幅器の非反転入力端子との間に配置されていることを特
徴とする。

このフィルタ回路は、殆どすべての可能なフィルタ機能
に対する特定の次数の能動ＲＣフィルタを、単に抵抗及
びコンデンサの値を変えるだけで実現しうる一次及び高
次のフィルタ回路に対する基本として作用する基本構造
を構成する。

本発明によるフィルタ回路の第１実施例では、このフィ
ルタ回路が第１及び第２結合回路をも具えており、これ
ら結合回路の各々が第２抵抗を有し、第１結合回路は第
１平衡増幅器の非反転入力端子と第１平衡増幅器の反転
出力端子との間に配置され、第２結合回路は第１平衡増
幅器の反転入力端子と第１平衡増幅器の非反転出力端子
との間に配置されているようにする。

２つの回路網素子を加えることにより一最的な一次のフ
ィルタ回路が得られる。特別な特性を有するフィルタ回
路はフィルタ素子の値を適切に選１尺することにより得
られる。

その−例では、第１及び第２入力回路における第２コン
デンサのキャパシタンス値がほぼ零であり、第３及び第
４入力回路における第３コンデンサ及び第１及び第２帰
還回路における第１コンデンサのキャパシタンス値が互
いにほぼ等しく、第１及び第２入力回路における第１抵
抗及び第１及び第２結合回路における第２抵抗のコンダ
クタンス値が互いにほぼ等しいようにする。これにより
一次の全通過回路網が得られる。

他の例では、第１及び第２入力回路における第１抵抗の
コンダクタンス値がほぼ零であり、第３及び第４入力回
路における第３コンデンサのキャパシタンス値がほぼ零
であるようにする。このフィルタ回路は高域通過回路網
を構成する。

上述した基本構造を拡張することにより本発明のフィル
タ回路の第２実施例が得られ、この場合、フィルタ回路
が更に、非反転入力端子及び反転入力端子と非反転出力
端子及び反転出力端子とををする第２平衡増幅器と、第
５、第６、第７及び第８入力回路と、第３及び第４帰還
回路と、第１、第２、第３及び第４結合回路とを具えて
おり、前記の第５及び第６入力回路の各々は第４コンデ
ンサを有し、第５入力回路は第１入力端子と第２平衡増
幅器の非反転入力端子との間に配置され、第６入力回路
は第２入力端子と第２平衡増幅器の反転入力端子との間
に配置され、前記の第７及び第８入力回路の各々は第３
抵抗を有し、第７入力回路は第１平衡増幅器の非反転出
力端子と第２平衡増幅器の非反転入力端子との間に配置
され、第８入力回路は第１平衡増幅器の反転出力端子と
第２平衡増幅器の反転入力端子との間に配置され、前記
の第３及び第４帰還回路の各々は第５コンデンサを有し
、第３帰還回路は第２平衡増幅器の反転出力端子及び非
反転入力端子間に配置され、第４帰還回路は第２平衡増
幅器の非反転出力端子及び反転入力端子間に配置され、
前記の第１及び第２結合回路の各々は第２抵抗を有し、
第１結合回路は第１平衡増幅器の非反転入力端子と第１
ノートとの間に配置され、第２結合回路は第１平衡増幅
器の反転入力端子と第２ノードとの間に配置され、前記
の第３及び第４結合回路の各々は第４抵抗を有し、第３
結合回路は前記の第１ノードと第２平衡増幅器の非反転
入力端子との間に配置され、第４結合回路は前記の第２
ノートと第２平衡増幅器の反転入力端子との間に配置さ
れているようにする。

その変形例は本発明による一般的な二次フィルタ回路を
構成し、この場合前記の第１ノードと前記の第２平衡増
幅器の反転出力端子と第４出力端子とが相互接続され、
前記の第２ノードと前記の第２平衡増幅器の非反転出力
端子と第３出力端子とが相互接続されているようにする
。二次フィルタ回路の特別な例は抵抗及びコンデンサの
値を変えることにより得られる。

その−例では、第１及び第２入力回路における第２コン
デンサ、第３及び第４入力回路における第３コンデンサ
及び第５及び第６入力回路における第４コンデンサのキ
ャパシタンス値がほぼ零であるようにすることにより低
域通過フィルタが得られる。

また、第１及び第２入力回路における第１抵抗のコンダ
クタンス値がほぼ零であり、第３及び第４入力回路にお
ける第３コンデンサのキャパシタンス値がほぼ零である
ようにすることにより高域通過フィルタが得られる。

また、第１及び第２入力回路における第２コンデンサの
キャパシタンス値がほぼ零であり、第３及び第４入力回
路における第３コンデンサのキャパシタンス値がほぼ零
であるようにすることにより“ノッチフィルダ”とも称
する帯域阻止フィルタが得られる。

全通過回路網の特性を有する例では、第１及び第２入力
回路における第２コンデンサのキャパシタンス値がほぼ
零であり、第１及び第２入力回路における第１抵抗並び
に第１及び第２結合回路における第２抵抗のコンダクタ
ンス値が互いにほぼ等しく、第７及び第８入力回路にお
ける第３抵抗並びに第３及び第４結合回路における第４
抵抗のコンダクタンス値がほぼ等しく、第３及び第４入
力回路における第３コンデンサ並びに第１及び第２帰還
回路における第１コンデンサのキャパシタンス値が互い
にほぼ等しく、第５及び第６入力回路における第４コン
デンサ並びに第３及び第４帰還回路における第５コンデ
ンサのキャパシタンス値が互いにほぼ等しいようにする
。

第１及び第２入力回路における第１抵抗のコンダクタン
ス値がほぼ零であり、第３及び第４入力回路における第
３コンデンサ並びに第５及び第６入力回路における第４
コンデンサのキャパシタンス値がほぼ零であるようにす
ることにより帯域通過フィルタが得られる。

基本構造を更に拡張することにより本発明によるフィル
タ回路の第３実施例が得られ、この場合、このフィルタ
回路が更に、非反転入力端子及び反転入力端子と非反転
出力端子及び反転出力端子とを有する第３平衡増幅器と
、第５及び第６出力端子と、第９、第１０、第１Ｉ、第
１２、第１３及び第１４入力回路と、第５及び第６結合
回路と、第５及び第６帰還回路とを具えており、前記の
第９及び第１０入力回路の各々は第６コンデンサを有し
ており、第９入力回路は第１入力端子と第３平衡増幅器
の非反転入力端子との間に配置され、第１Ｏ入力回路は
第２入力端子と第３平衡増幅器の反転入力端子との間に
配置され、前記の第１１及び第１２入力回路の各々は第
７コンデンサを有しており、第１１入力回路は第１入力
端子と第３平衡増幅器の反転入力端子との間に配置され
、第１２入力回路は第２入力端子と第３平衡増幅器の非
反転入力端子との間に配置され、前記の第１３及び第１
４入力回路の各々は第５抵抗を有し、第１３入力回路は
第２平衡増幅器の反転出力端子と第３平衡増幅器の反転
入力端子との間に配置され、第１４入力回路は第２平衡
増幅器の非反転出力端子と第３平衡増幅器の非反転入力
端子との間に配置され、前記の第５及び第６結合回路の
各々は第６抵抗を有し、第５結合回路は前記の第１ノー
ドと第３平衡増幅器の非反転入力端子との間に配置され
、第６結合回路は前記の第２ノードと第３平衡増幅器の
反転入力端子との間に配置され、前記の第５及び第６帰
還回路の各々は第８抵抗を有し、第５帰還回路は第３平
衡増幅器の非反転入力端子及び反転出力端子間に配置さ
れ、第６帰還回路は第３平衡増幅器の反転入力端子及び
非反転出力端子間に配置され、第３平衡増幅器の反転出
力端子は第６出力端子に接続され、第３平衡増幅器の非
反転出力端子は第５出力端子に接続されているようにす
る。

一般的な三次のフィルタ回路の例では、前記の第１ノー
ドは第３平衡増幅器の反転出力端子に接続され、前記の
第２ノードは第３平衡増幅器の非反転出力端子に接続さ
れているようにする。

抵抗及びコンデンサの値を変えることにより特別なフィ
ルタ回路が得られる。上述した一般的な三次のフィルタ
回路において、第１及び第２入力回路における第２コン
デンサと、第３及び第４入力回路における第３コンデン
サと、第５及び第６入力回路における第４コンデンサと
、第９及び第１０入力回路における第６コンデンサと、
第１１及び第１２入力回路における第７コンデンサとの
キャパシタンス値をほぼ零とすることにより低域通過フ
ィルタ回路が得られる。

また、第１及び第２人力回路における第１抵抗のコンダ
クタンス値をほぼ零とし、第３及び第４入力回路におけ
る第３コンデンサと第１１及び第１２入力回路における
第７コンデンサとのキャパシタンス値をほぼ零とするこ
とにより高域通過フィルタが得られる。

また、第１及び第２入力回路における第１抵抗並びに第
１３及び第１４入力回路における第５抵抗のコンダクタ
ンス値を互いにほぼ等しくし、第１及び第２入力回路に
おける第２コンデンサ並びに第５及び第６入力回路にお
ける第４コンデンサのキャパシタンス値の積を、第３及
び第４帰還回路における第５コンデンサ並びに第９及び
第１０入力回路における第６コンデンサのキャパシタン
スの積にほぼ等しくし、第３及び第４入力回路における
第３コンデンサと第１１及び第１２入力回路における第
７コンデンサとのキャパシタンス値をほぼ零とすること
により、伝送零点を有するフィルタ回路が形成される。

第１及び第２入力回路における第１抵抗並びに第１及び
第２結合回路における第２抵抗のコンダクタンス値を互
いにほぼ等しくし、第７及び第８入力回路における第３
抵抗並びに第３及び第４結合回路における第４抵抗のコ
ンダクタンス値を互いにほぼ等しくし、第１３及び第１
４入力回路における第５抵抗並びに第５及び第６結合回
路における第６抵抗のコンダクタンス値を互いにほぼ等
しくし、第１及び第２入力回路における第２コンデンサ
並びに第９及び第１０入力回路における第６コンデンサ
のキャパシタンス値を互いにほぼ等しくし、第３及び第
４入力回路における第３コンデンサ並びに第１及び第２
帰還回路における第１コンデンサのキャパシタンス値を
互いにほぼ等しくし、第５及び第６入力回路における第
４コンデンサ並びに第３及び第４帰還回路における第５
コンデンサのキャパシタンス値を互いにほぼ等しくし、
第１１及び第１２入力回路における第７コンデンサ並び
に第５及び第６帰還回路における第８コンデンサのキャ
パシタンス値を互いにほぼ等しくすることにより全通過
回路網が得られる。

基本構造を更に拡張することにより本発明によるフィル
タ回路の第４実施例が得られ、この場合、このフィルタ
回路が、非反転入力端子及び反転入力端子と非反転出力
端子及び反転出力端子とを有する第４平衡増幅器と、第
７及び第８出力端子と、第１５及び第１６入力回路と、
第１７及び第１８入力回路と、第７及び第８帰還回路と
、第９及び第１０帰還回路とを具え、前記の第１５及び
第１６入力回路の各々が第９コンデンサを有し、第１５
入力回路は前記の第１入力端子と第５平衡増幅器の非反
転入力端子との間に配置され、第１６入力回路は前記の
第２入力端子と前記の第４平衡増幅器の反転入力端子と
の間に配置され、前記の第１７及び第１８入力回路の各
々が第７抵抗を有し、第１７入力回路は前記の第３平衡
増幅器の非反転出力端子と第４平衡増幅器の非反転入力
端子との間に配置され、第１８入力回路は第３平衡増幅
器の反転出力端子と第４平衡増幅器の反転入力端子との
間に配置され、前記の第７及び第８帰還回路の各々は第
１０コンデンサを有し、第７帰還回路は第４平衡増幅器
の非反転入力端子及び反転出力端子間に配置され、第９
帰還回路は第４平衡増幅器の反転入力端子及び非反転出
力端子間に配置され、前記の第９及び第１０帰還回路の
各々は第８抵抗を有し、第９帰還回路は第４平衡増幅器
の非反転入力端子及び反転出力端子間に配置され、第１
０帰還回路は第４平衡増幅器の反転入力端子及び非反転
出力端子間に配置され、第４平衡増幅器の反転出力端子
は第８出力端子に接続され、第４平衡増幅器の非反転ｍ
カ端子は第７出力端子に接続されているようにする。

ごの例は抵抗及びコンデンサの値を変えることにより特
別な特性を有するフィルタを得ることのできる一般的な
四次のフィルタ回路である。

その−例は低域通過フィルタであり、この場合、第１及
び第２入力回路におする第２コンデンサと、第３及び第
４入力回路におする第３コンデンサと、第５及び第６入
力回路におする第４コンデンサと、第９及び第１０入力
回路におする第６コンデンサと、第１１及び第１２入力
回路におする第７コンデンサと、第１５及び第１６入力
回路におする第９コンデンサとのキャパシタンス値をほ
ぼ零とする。

第１及び第２入力回路における第１抵抗のコンダクタン
ス値をほぼ零とし、第３及び第４入力回路における第３
コンデンサ並びに第１１及び第１２入力回路における第
７コンデンサのキャパシタンス値をほぼ零とした例では
高域通過フィルタが得られる。

また第１及び第２入力回路における第１抵抗並びに第１
及び第２結合回路における第２抵抗のコンダクタンス値
を互いにほぼ等しくし、第７及び第８入力回路における
第３抵抗並びに第３及び第４結合回路における第４抵抗
のコンダクタンス値を互いにほぼ等しくし、第１３及び
第１４入力回路における第５抵抗並びに第５及び第６結
合回路における第６抵抗のコンダクタンス値を互いにほ
ぼ等しくし、第１７及び第１８入力回路における第７抵
抗並びに第９及び第１Ｏ帰還回路における第１８抵抗の
コンダクタンス値を互いにほぼ等しくし、第３及び第４
入力回路における第３コンデンサ並びに第１及び第２帰
還回路における第１コンデンナのキャパシタンス値を互
いにほぼ等しくし、第５及び第６入力回路における第４
コンデンサ並びに第３及び第４帰還回路における第５コ
ンデンサのキャパシタンス値を互いにほぼ等しくし、第
１１及び第１２入力回路における第７コンデンサ並びに
第５及び第６帰還回路における第８コンデンサのキャパ
シタンス値を互いにほぼ等しくし、第１５及び第１６入
力回路における第９コンデンサ並びに第７及び第８帰還
回路における第１０コンデンサのキャパシタンス値を互
いにほぼ等しくし、第１及び第２入力回路における第２
コンデンサ並びに第９及び第ＩＯ入力回路における第６
コンデンサのキャパシタンス値をほぼ零にすることによ
り全通過回路網が得られる。

（実施例） 以下図面につき本発明によるフィルタ回路の数例を説明
する。これらの例は、素子の値を適切に選択することに
より有効なフィルタとなる一次〜四次フィルタ回路であ
る。しかし当業者であれば本発明の範囲内で各フィルタ
の種類の更に多くの変形例を構成しうること明らかであ
る。

第１図は、あらゆるフィルタ回路を構成する基本構造を
線図的に示す。この基本構造は、非反転入力端子３及び
反転入力端子４と、反転出力端子５及び非反転出力端子
６とを有する平衡増幅器Ａ。

を具えている。この基本構造のフィルタ回路は２つの入
力端子１及び２と２つの出力端子７及び８とを有する。

増幅器Ａ１は反転出力端子５及び非反転入力端子３間と
、非反転出力端子６及び反転入力端子４間に帰還コンデ
ンサＣ５を有する。入力端子１及び非反転入力端子３間
と、入力端子２及び反転入力端子４間とに抵抗Ｒ８及び
コンデンサＣ２の並列回路が配置されている。また入力
端子１及び反転入力端子４間と、入力端子２及び非反転
入力端子３間とにコンデンサＣ３が配置されている。反
転出力端子５は出力端子８に接続され、非反転出力端子
６は出力端子７に接続されている。この交差接続は、出
力信号がこのフィルタ回路に供給される入力信号と同じ
極性を有するようにする為のものである。このフィルタ
回路は完全に対称的であり、互いに逆極性の２つの平衡
入力信号により駆動される。第２図は本発明による一般
的な一次フィルタ回路を示す。この第２図のフィルタ回
路は、第１図のフィルタ回路において反転出力端子５及
び非反転入力端子３間と、非反転出力端子６及び反転入
力端子４間とにそれぞれ抵抗Ｒ２を加えることにより得
られる。このフィルタ回路は以下のように動作する。入
力端子Ｉには入力端圧子Ｖ。

を供給し、入力端子２には絶対値が等しいも逆の入力電
圧＝■、を供給する。出力端子７には出力電圧＋ｖ２が
得られ、出力端子８には絶対値が等しいも逆の出力電圧
−ｖ２が得られる。

電圧伝達関数はノードＮ１における電流に対するノード
式を解くことにより計算しうる。Ｎｌはいかなる入力電
流も流さないものと仮定した増幅器Ａ。

の非反転入力端子３に相当する。この場合次式（１）及
び（２）が成立つ。

Ｇ、・シ、＋ｐ　Ｈ（Ｃ２−Ｃ３）　・Ｖ＋＝Ｇｚ　・
Ｖｚ＋ｐ−Ｃ＋−Ｖｚ・・・　（１） Ｖ＋　　　　　　　Ｇ２＋ｐ　−Ｃ＋ ここにＧ、は□−Ｇ、に応じた抵抗Ｒ３のコンダクタン
ス値であり、ｐは複素周波数ｐ＝ｊωである。式（２）
はｐの多項式として表わしたフィルタ回路の複素伝達関
数である。Ｐの最大のべきはフィルタ回路の次数を表わ
す。従って第２図に示す回路は一次である。フィルタ素
子の値を変えることにより特別な特性を有する種々のフ
ィルタ回路が得られる。このようなフィルタ回路の数例
を以下に示す。

第３図は、−次の全通過フィルタ回路を示す。

このフィルタ回路は第２図に示す一般的な一次フィルタ
回路においてＣ２＝０、Ｇｌ＝Ｇ２＝Ｇ及びＣ３−ｍ＝
Ｃを選択することにより得られる。この場合電圧伝達関
数は次式（３）となる。

このような伝達関数は周波数に依存しない振幅応答が特
徴となっている。

第４図は第２例を示す。この例は第２図に示す一般的な
一次フィルタ回路においてＧ、＝０及びＣ３−０とする
ことにより得た一次高域通過フィルタ回路である。この
場合の伝達関数は である。更に一次低域通過フィルタ回路は第２図に示す
一般的なフィルタ回路においてＣｚ＝０及びＣ１＝０と
することにより得ることができるということに注意すべ
きである。

第１図に示す基本構造を拡張することにより第５図に線
図的に示す二次フィルタ回路の基本構造とみなしうるフ
ィルタ回路が得られる。このフィルタ回路は第１図に示
す回路に以下の素子を加えることにより得られる。すな
わち、非反転入力端子１１と、反転入力端子１２と、反
転出力端子１３と、非反転出力端子１４とを有する第２
の平衡増幅器Ａ２；ノード９と第１の平衡増幅器の非反
転入力端子３との間及びノード１０と増幅器Ａ１の反転
入力端子４との間の抵抗Ｒｚ；増幅器Ａ２の非反転入力
端子１１とノード９との間及び増幅器Ａ２の反転入力端
子１２とノード１０との間の抵抗Ｒ４；増幅器Ａ、の非
反転出力端子６と増幅器へ２の非反転入力端子１１との
間及び増幅器Ａ、の反転出力端子５と増幅器へ２の反転
入力端子１２との間の抵抗Ｒ３；入力端子１と増幅器Ａ
２の非反転入力端子１１との間及び入力端子２と増幅器
Ａ２の反転入力端子１２との間のコンデンサＣ４；増幅
器Ａ２の非反転入力端子１１と増幅器Ａ２の反転出力端
子１３との間及び増幅器＾２の反転入力端子１２と増幅
器Ａ２の非反転出力端子１４との間のコンデンサＣ３で
ある。本発明による一般的な二次フィルタ回路は第６図
に示してあり、第５図に示す回路においてノード９と増
幅器Ａ２の反転出力端子１３とを接続し、ノード１０と
増幅器Ａ２の非反転出力端子１４とを接続することによ
り得られる。更に、増幅器Ａ２の反転出力端子１３は出
力端子１６に接続され、増幅器Ａ２の非反転出力端子１
４は出力端子１５に接続されている。

フィルタ回路の出力側のこの交差接続は、出力信号が入
力信号と同じ極性を有するようにする為のものである。

入力端子１には入力電圧＋Ｖ、が供給され、入力端子２
には入力電圧−Ｖ、が供給される。増幅器Ａ。

の反転出力端子５には電圧−ｖ２が得られ、増幅器Ａ１
の非反転出力端子６には電圧＋ｖ２が得られる。

またフィルタ回路の出力端子１５には電圧＋ｖ３が得ら
れ、出力端子１５には電圧−ｖ３か得られる。信号電圧
の前に付したプラス（＋）及びマイナス（−）の符号は
振幅が等しいも極性が反対であることを表わす。電圧伝
達関数を計算する為に、平衡増幅器へ、及び八２はいか
なる入力電流も流さないものと仮定する。更に、増幅器
へ２の非反転入力端子に相当する第２のノードＮ２を導
入する。ノードＮ、はＧ、　−Ｖ、＋ｐ　−（Ｃ２−Ｃ
い・Ｖｌ　＝Ｇ２　・ｖ３＋ｐ　Ｈｃｌ　Ｈｖ。

−・・　（５） を満足し、ノードＮ２は Ｇ３１／ｚ＋ｐ−ｃｎｌ／＋−Ｇ４１／＊＋ｐｌ：ｓｌ
／３　・・・　（６）を満足する。ｖ２は、弐（５）の
項にＧ、を乗じ、弐（６）の項にｌ”Ｃ＋を乗じ、これ
らの式（５）及び（６）を互いに加算することにより式
（５）及び（６）の組から除去することができる。これ
らの演算を以下の図式的な表記法で表わすことができる
。

この結果から電圧伝達関数を計算すると、次式（８）％
式％ この式（８）は二次伝達関数である。フィルタ素子の値
を適切に選択することにより特別な二次フィルタ回路が
得られる。これらのうちの種々の例を以下に説明する。

式（８）において、ＣＺ＝Ｃ３＝Ｃ４，＝　Ｏを選択す
ることにより、二次の低域通過フィルタ回路が得られる
。この場合の電圧伝達関数は次式（９）％式％ この低域通過フィルタ回路の回路図を第７図に示す。

また式（８）においてＧ＋＝Ｏ及びＣ１＝０を選択する
ことにより二次の高域通過フィルタ回路が得られる。こ
の場合の電圧伝達関数は次式（１０）のようになり、こ
の高域通過フィルタ回路の回路図を第８図に示す。

ＶＩ　　　　　Ｇｚ　・Ｇ３＋ｐ−ＣＩ　・Ｇ４＋Ｉ）
　’　ｐ　・ＣＩ　’　Ｃｓ・・・　００） 帯域阻止フィルタ或いはノツチフィルタとも称する、周
波数を阻止しうる二次のフィルタ回路は式（８）におい
てＣｍ＝Ｃ３＝０を選択することにより得られる。この
場合の電圧伝達関数は次式（１１）となり、その回路を
第９図に示す。

Ｖ＋　　　　　Ｇｔ　・Ｇ３＋ｐ−ＣＩ−Ｇ４＋Ｐ−ｐ
’　ＣＩ　・Ｃｓ・・・　（１１） 他の例は二次の全通過フィルタとして動作するフィルタ
回路に関するものである。式（８）においてＧ２”’　
Ｇ　Ｉ、　Ｇ　ａ　＝　Ｇ　３、Ｃ２＝０、Ｃ，＝Ｃ，
及びＣ２＝Ｃ，を選択することにより、電圧伝達関数は
次式〇２）となり、この全通過フィルタの回路を第１０
図に示す。

Ｖ３　　　　　Ｇｌ　・Ｇｘ−ｐ’Ｃｓ’Ｇ１＋ｐ’ｐ
＝Ｃ３・ＣａＶ＋　　　　　Ｇｚ　’　Ｇ３＋Ｐ−Ｃｙ
　・Ｇ３＋ｐ　Ｈｐ−Ｃ３・Ｃ４特別な二次フィルタ回
路の最後の例は第１１図に示す二次帯域通過フィルタ回
路である。このフィルタ回路は弐（８）においてＧ、＝
０及びＣｚ＝Ｃａ＝Ｏを選択することにより得られる。

この場合の電圧伝達関数は次式０りとなる。

シアＧ２・Ｇ、＋ｐ・Ｃｌ−Ｇ４＋ｐ−ｐ−ｃｌ・Ｃ５
・・・　０３） 第５図の二次フィルタ回路の基本構造を拡張して第１２
図に示す三次の基本構造を得ることができる。この基本
構造は第５図の回路に次の素子を加えることにより得ら
れる。すなわち、非反転入力端子１７及び反転入力端子
１８と反転出力端子■９及び非反転出力端子２０とを有
する平衡増幅器Ａ３；入力端子１と非反転入力端子１７
との間及び入力端子２と反転入力端子１８との間のコン
デンサｃ６；入力端子１と反転入力端子１８との間及び
入力端子２と非反転入力端子１７との間のコンデンサＣ
７；反転出力端子１３と反転入力端子１８との間及び非
反転出力端子１４と非反転入力端子１７との間の抵抗Ｒ
３；非反転入力端子１７と反転出力端子１９との間及び
反転入力端子１８と非反転出力端子２０との間のコンデ
ンサＣ８；ノード９と非反転入力端子１７との間及びノ
ード１０と反転入力端子１８との間の抵抗Ｒ８である。

更に、反転出力端子１９を出力端子２２に接続し、非反
転出力端子２２を出力端子２１に接続する。本発明によ
る一般的な三次フィルタ回路を第１３図に示し、これは
第１２図に示す回路においてノード９と反転出力端子１
９との間を接続し、ノードｌＯと非反転入力端子２０と
の間を接続することにより形成する。入力端子ｌには入
力電圧＋ｖ１が供給され、入力端子２には入力電圧−Ｖ
、が供給される。増幅器Ａ１の反転出力端子５における
出力電圧は−ｖ２であり、増幅器へ、の非反転出力端子
６における出力電圧は＋ｖｚであり、増幅器Ａ２の反転
出力端子１３における出力電圧は−ｖ３であり、増幅器
Ａ２の非反転出力端子１４における出力電圧は＋ｖ３で
あり、出力端子２１における出力電圧は＋ｖ４であり、
出力端子２２における出力電圧は−Ｖ４である。更に、
この第１３図には増幅器へ、の非反転入力端子１７に相
当する第３のノードＮ３を示しである。

ノートＮ、は Ｇｌ　・’ｈ＋ｐ・（Ｃｍ−ＣＩ）　・ＶＩ＝Ｇｚ　・
Ｖ４＋１）　・ＣＩ　・Ｖｚ・・・　Ｇ４ を満足し、ノードＮ２は Ｇｌ・Ｖｚ＋ｐ’Ｃａ・Ｖ＋＝Ｇａ　　　Ｖｎ＋ｐ−Ｃ
５Ｖｚ　　−（１５）を満足し、ノードＮ３は Ｇ５　・Ｖ３＋ｐ　・（Ｃ６−Ｃ？）　・Ｖ＋＝Ｇ６　
・Ｖｎ＋ｐ　Ｈｃｌ　Ｈｖ４・・・　０ω を満足する。これらの３つの式０４）、　０５）及び０
ωにおいて、ｖ２及びｖ３は次式〇′７）のようにして
除去しうる。

この弐〇力により以下の電圧伝達関数が得られる。

・・・　Ｇ８） 特別な特性を有するフィルタは第１３図の一般的な三次
フィルタ回路におけるフィルタ素子の値を適切に選択す
ることにより得ることができる。

第１の例は回路を第１４図に示す三次の低域通過フィル
タである。このフィルタは弐〇８）においてＣ２＝　Ｃ
３＝　Ｃｓ　＝　Ｃｂ　＝　ＣＴ　＝　Ｏを選択するこ
とにより得られる。この場合の伝達関数は次式〇９）と
なる。

Ｇ、−Ｇ３・Ｇ。

・・・　０９） Ｃ５＝Ｃ４及びｃｅ＝ｃ７を選択することにより得た三
次の全通過フィルタ回路である。この場合の電圧伝達関
数は ・・・　（２２） となる。

第１２図の三次基本構造は、この第１２図に示す回路に
以下の素子を加えることにより第１８図に示す回路の本
発明による一般的な四次回路を得るように拡張しうる。

加える素子は、非反転入力端子２３及び反転入力端子２
４と反転出力端子２５及び非反転出力端子２６とを存す
る平衡増幅器へ、；第１入力端子１と非反転入力端子２
３との間及び第２入力端子２と反転入力端子２４との間
のコンデンサＣ７；反転出力端子１９と反転入力端子２
４との間及び非反転出力端子２０と非反転入力端子２３
との間の抵抗Ｒ７；非反転入力端子２３と反転出力端子
２５との間及び反転入力端子２４と非反転出力端子２６
との間の抵抗Ｒ８と第２の例は第１５図に示す三次の高
域通過フィルタ回路であり、この回路は弐面においてＧ
、＝０及びｃ、＝ｃｔ＝ｏを選択することにより得られ
る。この場合の伝達関数は次式ＱＩとなる。

・・・　Ｑの 第３例は回路を第１６図に示す三次の帯域阻止フィルタ
である。弐０８）においてＣ５＝Ｃ１，−Ｃ：＋＝Ｃｙ
＝　０及びＣ２・Ｃ４”Ｃｓ・Ｃ６を選択することによ
り、電圧伝達関数は （ＣＩ・Ｇ３＋ｐ　Ｈｐ−ＣＩ　ＨＣ４）・（Ｇ１＋ｐ
　Ｈｃｚ／Ｇ＋）・・・　（２１） となる。式（２１）の分子は二次帯域阻止フィルタの電
圧伝達関数（１１）の分子に等しい項を含んでいる。

第１７図は第４の例を示す。本例は弐〇８）においてＧ
Ｚ＝Ｇ、、Ｇａ＝Ｇｓ、Ｇ、＝Ｃ３、Ｃｚ　＝　Ｃｂ　
＝　０、Ｃ１−自、コンデンサＣ８゜との並列回路であ
る。更に、第１出力端子２７と非反転出力端子２６との
間を接続し、第２出力端子２８と反転出力端子２５との
間を接続する。

第１８図に示す回路は第１２図の三次基本構造、第５図
の二次基本構造及び第１図の一次基本構造に対応する四
次基本構造に等しくないが、第１３図の一般的な三次フ
ィルタ回路、第６図の一般的な二次フィルタ回路及び第
２図の一般的な一次フィルタ回路に対応する一般的な四
次フィルタ回路であることに注意すべきである。五次或
いはそれよりも高次の基本構造への拡張及びこれから得
られる五次或いはそれよりも高次の一般的フィルタ回路
は前述したような方法での拡張を以って処理することに
より容易に可能となる。

入力端子１には入力電圧＋Ｖ、が供給され、入力端子２
には入力電圧−ｖｌが供給される。増幅器Ａ１の反転出
力端子５における出力電圧は−ｖ２であり、増幅器へ、
の非反転出力端子６における出力電圧は＋Ｖ２であり、
増幅器へ２の反転出力端子１３における出力電圧は−ｖ
３であり、増幅器Ａ２の非反転出力端子１４における出
力電圧は＋Ｖ、であり、増幅器Ａ、の反転出力端子１９
における出力電圧は−ｖ４であり、増幅器＾３の非反転
出力端子２０における出力電圧は＋Ｖ４であり、出力端
子２７における出力電圧は＋ｖ５であり、出力端子２８
における出力電圧は−Ｖ、である。更に、第１８図には
、増幅器Ａ、の非反転入力端子２３に相当する第４のノ
ードＮ４が示されている。

電圧伝達間数は４つのノードＮ＋〜Ｎ４における電流を
計算することにより求められる。増幅器Ａ１〜Ａ４には
入力電流が流れないものと仮定する。ノードＮ＋は Ｇｌ’Ｖ＋＋１）’　（Ｃ２−Ｃ３）　・Ｖ＋＝Ｇｚ’
Ｖｓ＋１）＝Ｃ＋　’Ｖｚ・・・　（２３） を満足し、ノードＮ２は Ｇ３・ν２＋１）　・Ｃ４・Ｖ＋＝Ｇａ　・Ｖ５＋ｐ−
Ｃ５・Ｖ３・・・　（２４） を満足し、ノードＮ３は Ｇｓ・Ｖｉ＋ｐ−（Ｃ６−Ｃｔ）　　・Ｖ＋＝Ｇ６・Ｖ
ｓ＋ｐ−Ｃｏ・Ｖａ・・・　（２５） を満足し、ノードＮ４は Ｇ、Ｖｎ＋ｐ−ＣｗＶ＋−ＧａＶｓ＋Ｐ’Ｃ＋ｏＶｓ・
・・　（２６） を満足する。これらの弐（２３）〜（２４）の組におい
て、シ２．ｖ３及びｖ４は次式（２７）により除去する
ことができる。

これにより次式（２８）の電圧伝達関数が得られる。

・・・　（２８） この式（２８）におけるフィルタ成分に対し適切な値を
選択することにより第１８図の一般的な四次フィルタ回
路を得ることができ、その数例を以下に説明する。

四次の低域通過フィルタ回路は弐（２８）においてＣｚ
＝Ｃ３＝Ｃａ＝Ｃｂ＝Ｃｔ＝Ｃ９＝Ｏを選択することに
より得られる。この場合の電圧伝達関数はν５ Ｇ１・Ｇ３・Ｇ、・Ｇ。

第２１図は四次の全通過フィルタ回路を示す。このフィ
ルタ回路は弐（２８）における素子をＣ２＝Ｃ，、Ｇ、
＝Ｇ、、Ｇ、＝Ｇ２．　Ｇａ＝Ｇ、、Ｃ２＝Ｃ６＝Ｏ１
Ｃ＋＝Ｃ＋、Ｃ６＝Ｃ，、Ｃ，＝Ｃ，及びＣ７゜＝Ｃ，
と選択することにより得られる。この場合の電圧伝達関
数は次式（３１）のようにＪき表わすことができる。

・・・　（２９） となる。その回路図を第１９図に示す。

第２０図は、式（２８）においてＧ１＝０及びＣ，＝Ｃ
，＝０を選択することにより得た四次の高域通過フィル
タ回路を示す。この場合の電圧伝達関数は・・・　（３
０） ・・・　（３１） 本発明は上述した実施例に限定されるものではない。前
述した一般的な且つ特別な一次のフィルタ回路や高次の
フィルタ回路は必要に応じ直列に配置し、異なる特性を
有する他のフィルタ回路を形成することもできる。この
理由で、幾つかのフィルタ回路の出力側に交差接続を設
け、これらフィルタ回路を直列に接続した場合の極性の
変化を排除するようにする。

前述したところから明らかなように、本発明は決して例
えばＭＯ３技術のような特別な集積処理技術に限定され
るものではない。

前述したように、本発明は四次までのフィルタ回路に限
定されるものではない。本発明により堤案じた方法から
続けて当業者はいかなる所望の高次のフィルタ回路をも
設計しうるちのである。

【図面の簡単な説明】

第１図は、本発明による一次の基本構造を示す回路図、 第２図は、本発明による一般的な一次のフィルタ回路を
示す回路図、 第３図は、本発明による一次の全通過フィルタ回路を示
す回路図、 第４図は、本発明による一次の高域通過フィルタを示す
回路図、 第５図は、本発明による二次の基本構造を示す回路図、 第６図は、本発明による一般的な二次のフィルタ回路を
示す回路図、 第７図は、本発明による二次の低域通過フィルタを示す
回路図、 第８図は、本発明による二次の高域通過フィルタを示す
回路図、 第９図は、伝送零点を有する本発明による二次のフィル
タ回路を示す回路図、 第１０図は、本発明による二次の全通過フィルタ回路を
示す回路図、 第１１図は、本発明による二次の帯域通過フィルタ回路
を示す回路図、 第１２図は、本発明による三次の基本構造を示す回路図
、 第１３図は、本発明による一般的な三次のフィルタ回路
を示す回路図、 第１４図は、本発明による三次の低域通過フィルタを示
す回路図、 第１５図は、本発明による三次の高域通過フィルタを示
す回路図、 第１６図は、伝送零点を有する本発明による三次のフィ
ルタ回路を示す回路図、 第１７図は、本発明による三次の全通過フィルタ回路を
示す回路図、 第１８図は、本発明による一般的な四次のフィルタ回路
を示す回路図、 第１９図は、本発明による四次の低域通過フィルタ回路
を示す回路図、 第２０図は、本発明による四次の高域通過フィルタを示
す回路図、 第２１図は、本発明による四次の全通過フィルタ回路を
示す回路図である。 Ａ１−Ａ４・・・平衡増幅器 １．２・・・入力端子 ７、　８．１５．１６．２１．２２．２７．２８・・・
出力端子９、　１０．　　Ｎ、、　　ＮＺ・・・ノード
特 許 出 願 人 工ヌ・ベー・フィリップス・ フルーイランペンファブリケン ＦＩＵＪ９ ＝−

Claims (1)

1. 【特許請求の範囲】 １、非反転入力端子及び反転入力端子並びに非反転出力
   端子及び反転出力端子を有する第１平衡増幅器と、第１
   及び第２入力端子と、第１及び第２出力端子と、第１及
   び第２帰還回路と、第１及び第２入力回路と、前記の第
   １平衡増幅器の反転出力端子及び第２出力端子間の接続
   ラインと、前記の第１平衡増幅器の非反転出力端子及び
   前記の第１出力端子間の接続ラインとを具えるフィルタ
   回路であって、前記の第１及び第２帰還回路の各々は第
   １コンデンサを有し、第１帰還回路は前記の第１平衡増
   幅器の反転出力端子及び非反転入力端子間に配置され、
   第２帰還回路は前記の第１平衡増幅器の非反転出力端子
   及び反転入力端子間に配置され、前記の第１及び第２入
   力回路の各々は第１抵抗と第２コンデンサとの並列回路
   を有し、第１入力回路は前記の第１入力端子と前記の第
   １平衡増幅器の非反転入力端子との間に配置され、第２
   入力回路は前記の第２入力端子と前記の第１平衡増幅器
   の反転入力端子との間に配置されている当該フィルタ回
   路において、このフィルタ回路が第３及び第４入力回路
   をも具えており、これら第３及び第４入力回路の各々は
   第３コンデンサを有しており、第３入力回路は第１回路
   入力端子と第１平衡増幅器の反転入力端子との間に配置
   され、第４入力回路は第２入力端子と第１平衡増幅器の
   非反転入力端子との間に配置されていることを特徴とす
   るフィルタ回路。 ２、請求項１に記載のフィルタ回路において、このフィ
   ルタ回路が第１及び第２結合回路をも具えており、これ
   ら結合回路の各々が第２抵抗を有し、第１結合回路は第
   １平衡増幅器の非反転入力端子と第１平衡増幅器の反転
   出力端子との間に配置され、第２結合回路は第１平衡増
   幅器の反転入力端子と第１平衡増幅器の非反転出力端子
   との間に配置されていることを特徴とするフィルタ回路
   。 ３、請求項２に記載のフィルタ回路において、第１及び
   第２入力回路における第２コンデンサのキャパシタンス
   値がほぼ零であり、第３及び第４入力回路における第３
   コンデンサ及び第１及び第２帰還回路における第１コン
   デンサのキャパシタンス値が互いにほぼ等しく、第１及
   び第２入力回路における第１抵抗及び第１及び第２結合
   回路における第２抵抗のコンダクタンス値が互いにほぼ
   等しいことを特徴とするフィルタ回路。 ４、請求項２に記載のフィルタ回路において、第１及び
   第２入力回路における第１抵抗のコンダクタンス値がほ
   ぼ零であり、第３及び第４入力回路における第３コンデ
   ンサのキャパシタンス値がほぼ零であることを特徴とす
   るフィルタ回路。 ５、請求項１に記載のフィルタ回路において、このフィ
   ルタ回路が更に、非反転入力端子及び反転入力端子と非
   反転出力端子及び反転出力端子とを有する第２平衡増幅
   器と、第５、第６、第７及び第８入力回路と、第３及び
   第４帰還回路と、第１、第２、第３及び第４結合回路と
   を具えており、前記の第５及び第６入力回路の各々は第
   ４コンデンサを有し、第５入力回路は第１入力端子と第
   ２平衡増幅器の非反転入力端子との間に配置され、第６
   入力回路は第２入力端子と第２平衡増幅器の反転入力端
   子との間に配置され、前記の第７及び第８入力回路の各
   々は第３抵抗を有し、第７入力回路は第１平衡増幅器の
   非反転出力端子と第２平衡増幅器の非反転入力端子との
   間に配置され、第８入力回路は第１平衡増幅器の反転出
   力端子と第２平衡増幅器の反転入力端子との間に配置さ
   れ、前記の第３及び第４帰還回路の各々は第５コンデン
   サを有し、第３帰還回路は第２平衡増幅器の反転出力端
   子及び非反転入力端子間に配置され、第４帰還回路は第
   ２平衡増幅器の非反転出力端子及び反転入力端子間に配
   置され、前記の第１及び第２結合回路の各々は第２抵抗
   を有し、第１結合回路は第１平衡増幅器の非反転入力端
   子と第１ノードとの間に配置され、第２結合回路は第１
   平衡増幅器の反転入力端子と第２ノードとの間に配置さ
   れ、前記の第３及び第４結合回路の各々は第４抵抗を有
   し、第３結合回路は前記の第１ノードと第２平衡増幅器
   の非反転入力端子との間に配置され、第４結合回路は前
   記の第２ノードと第２平衡増幅器の反転入力端子との間
   に配置されていることを特徴とするフィルタ回路。 ６、請求項５に記載のフィルタ回路において、前記の第
   １ノードと前記の第２平衡増幅器の反転出力端子と第４
   出力端子とが相互接続され、前記の第２ノードと前記の
   第２平衡増幅器の非反転出力端子と第３出力端子とが相
   互接続されていることを特徴とするフィルタ回路。 ７、請求項６に記載のフィルタ回路において、第１及び
   第２入力回路における第２コンデンサ、第３及び第４入
   力回路における第３コンデンサ及び第５及び第６入力回
   路における第４コンデンサのキャパシタンス値がほぼ零
   であることを特徴とするフィルタ回路。 ８、請求項６に記載のフィルタ回路において、第１及び
   第２入力回路における第１抵抗のコンダクタンス値がほ
   ぼ零であり、第３及び第４入力回路における第３コンデ
   ンサのキャパシタンス値がほぼ零であることを特徴とす
   るフィルタ回路。 ９、請求項６に記載のフィルタ回路において、第１及び
   第２入力回路における第２コンデンサのキャパシタンス
   値がほぼ零であり、第３及び第４入力回路における第３
   コンデンサのキャパシタンス値がほぼ零であることを特
   徴とするフィルタ回路。 １０、請求項６に記載のフィルタ回路において、第１及
   び第２入力回路における第２コンデンサのキャパシタン
   ス値がほぼ零であり、第１及び第２入力回路における第
   １抵抗並びに第１及び第２結合回路における第２抵抗の
   コンダクタンス値が互いにほぼ等しく、第７及び第８入
   力回路における第３抵抗並びに第３及び第４結合回路に
   おける第４抵抗のコンダクタンス値がほぼ等しく、第３
   及び第４入力回路における第３コンデンサ並びに第１及
   び第２帰還回路における第１コンデンサのキャパシタン
   ス値が互いにほぼ等しく、第５及び第６入力回路におけ
   る第４コンデンサ並びに第３及び第４帰還回路における
   第５コンデンサのキャパシタンス値が互いにほぼ等しい
   ことを特徴とするフィルタ回路。 １１、請求項６に記載のフィルタ回路において、第１及
   び第２入力回路における第１抵抗のコンダクタンス値が
   ほぼ零であり、第３及び第４入力回路における第３コン
   デンサ並びに第５及び第６入力回路における第４コンデ
   ンサのキャパシタンス値がほぼ零であることを特徴とす
   るフィルタ回路。 １２、請求項５に記載のフィルタ回路において、このフ
   ィルタ回路が更に、非反転入力端子及び反転入力端子と
   非反転出力端子及び反転出力端子とを有する第３平衡増
   幅器と、第５及び第６出力端子と、第９、第１０、第１
   １、第１２、第１３及び第１４入力回路と、第５及び第
   ６結合回路と、第５及び第６帰還回路とを具えており、
   前記の第９及び第１０入力回路の各々は第６コンデンサ
   を有しており、第９入力回路は第１入力端子と第３平衡
   増幅器の非反転入力端子との間に配置され、第１０入力
   回路は第２入力端子と第３平衡増幅器の反転入力端子と
   の間に配置され、前記の第１１及び第１２入力回路の各
   々は第７コンデンサを有しており、第１１入力回路は第
   １入力端子と第３平衡増幅器の反転入力端子との間に配
   置され、第１２入力回路は第２入力端子と第３平衡増幅
   器の非反転入力端子との間に配置され、前記の第１３及
   び第１４入力回路の各々は第５抵抗を有し、第１３入力
   回路は第２平衡増幅器の反転出力端子と第３平衡増幅器
   の反転入力端子との間に配置され、第１４入力回路は第
   ２平衡増幅器の非反転出力端子と第３平衡増幅器の非反
   転入力端子との間に配置され、前記の第５及び第６結合
   回路の各々は第６抵抗を有し、第５結合回路は前記の第
   １ノードと第３平衡増幅器の非反転入力端子との間に配
   置され、第６結合回路は前記の第２ノードと第３平衡増
   幅器の反転入力端子との間に配置され、前記の第５及び
   第６帰還回路の各々は第８抵抗を有し、第５帰還回路は
   第３平衡増幅器の非反転入力端子及び反転出力端子間に
   配置され、第６帰還回路は第３平衡増幅器の反転入力端
   子及び非反転出力端子間に配置され、第３平衡増幅器の
   反転出力端子は第６出力端子に接続され、第３平衡増幅
   器の非反転出力端子は第５出力端子に接続されているこ
   とを特徴とするフィルタ回路。 １３、請求項１２に記載のフィルタ回路において、前記
   の第１ノードは第３平衡増幅器の反転出力端子に接続さ
   れ、前記の第２ノードは第３平衡増幅器の非反転出力端
   子に接続されていることを特徴とするフィルタ回路。 １４、請求項１３に記載のフィルタ回路において、第１
   及び第２入力回路における第２コンデンサと、第３及び
   第４入力回路における第３コンデンサと、第５及び第６
   入力回路における第４コンデンサと、第９及び第１０入
   力回路における第６コンデンサと、第１１及び第１２入
   力回路における第７コンデンサとのキャパシタンス値を
   ほぼ零としたことを特徴とするフィルタ回路。 １５、請求項１３に記載のフィルタ回路において、第１
   及び第２入力回路における第１抵抗のコンダクタンス値
   をほぼ零とし、第３及び第４入力回路における第３コン
   デンサと第１１及び第１２入力回路における第７コンデ
   ンサとのキャパシタンス値をほぼ零としたことを特徴と
   するフィルタ回路。 １６、請求項１３に記載のフィルタ回路において、第１
   及び第２入力回路における第１抵抗並びに第１３及び第
   １４入力回路における第５抵抗のコンダクタンス値を互
   いにほぼ等しくし、第１及び第２入力回路における第２
   コンデンサ並びに第５及び第６入力回路における第４コ
   ンデンサのキャパシタンス値の積を、第３及び第４帰還
   回路における第５コンデンサ並びに第９及び第１０入力
   回路における第６コンデンサのキャパシタンスの積にほ
   ぼ等しくし、第３及び第４入力回路における第３コンデ
   ンサと第１１及び第１２入力回路における第７コンデン
   サとのキャパシタンス値をほぼ零としたことを特徴とす
   るフィルタ回路。 １７、請求項１３に記載のフィルタ回路において、第１
   及び第２入力回路における第１抵抗並びに第１及び第２
   結合回路における第２抵抗のコンダクタンス値を互いに
   ほぼ等しくし、第７及び第８入力回路における第３抵抗
   並びに第３及び第４結合回路における第４抵抗のコンダ
   クタンス値を互いにほぼ等しくし、第１３及び第１４入
   力回路における第５抵抗並びに第５及び第６結合回路に
   おける第６抵抗のコンダクタンス値を互いにほぼ等しく
   し、第１及び第２入力回路における第２コンデンサ並び
   に第９及び第１０入力回路における第６コンデンサのキ
   ャパシタンス値を互いにほぼ等しくし、第３及び第４入
   力回路における第３コンデンサ並びに第１及び第２帰還
   回路における第１コンデンサのキャパシタンス値を互い
   にほぼ等しくし、第５及び第６入力回路における第４コ
   ンデンサ並びに第３及び第４帰還回路における第５コン
   デンサのキャパシタンス値を互いにほぼ等しくし、第１
   １及び第１２入力回路における第７コンデンサ並びに第
   ５及び第６帰還回路における第８コンデンサのキャパシ
   タンス値を互いにほぼ等しくしたことを特徴とするフィ
   ルタ回路。 １８、請求項１２に記載のフィルタ回路において、この
   フィルタ回路が、非反転入力端子及び反転入力端子と非
   反転出力端子及び反転出力端子とを有する第４平衡増幅
   器と、第７及び第８出力端子と、第１５及び第１６入力
   回路と、第１７及び第１８入力回路と、第７及び第８帰
   還回路と、第９及び第１０帰還回路とを具え、前記の第
   １５及び第１６入力回路の各々が第９コンデンサを有し
   、第１５入力回路は前記の第１入力端子と第５平衡増幅
   器の非反転入力端子との間に配置され、第１６入力回路
   は前記の第２入力端子と前記の第４平衡増幅器の反転入
   力端子との間に配置され、前記の第１７及び第１８入力
   回路の各々が第７抵抗を有し、第１７入力回路は前記の
   第３平衡増幅器の非反転出力端子と第４平衡増幅器の非
   反転入力端子との間に配置され、第１８入力回路は第３
   平衡増幅器の反転出力端子と第４平衡増幅器の反転入力
   端子との間に配置され、前記の第７及び第８帰還回路の
   各々は第１０コンデンサを有し、第７帰還回路は第４平
   衡増幅器の非反転入力端子及び反転出力端子間に配置さ
   れ、第９帰還回路は第４平衡増幅器の反転入力端子及び
   非反転出力端子間に配置され、前記の第９及び第１０帰
   還回路の各々は第８抵抗を有し、第９帰還回路は第４平
   衡増幅器の非反転入力端子及び反転出力端子間に配置さ
   れ、第１０帰還回路は第４平衡増幅器の反転入力端子及
   び非反転出力端子間に配置され、第４平衡増幅器の反転
   出力端子は第８出力端子に接続され、第４平衡増幅器の
   非反転出力端子は第７出力端子に接続されていることを
   特徴とするフィルタ回路。 １９、請求項１８に記載のフィルタ回路において、第１
   及び第２入力回路における第２コンデンサと、第３及び
   第４入力回路における第３コンデンサと、第５及び第６
   入力回路における第４コンデンサと、第９及び第１０入
   力回路にお、ける第６コンデンサと、第１１及び第１２
   入力回路における第７コンデンサと、第１５及び第１６
   入力回路における第９コンデンサとのキャパシタンス値
   をほぼ零としたことを特徴とするフィルタ回路。 ２０、請求項１８に記載のフィルタ回路において、第１
   及び第２入力回路における第１抵抗のコンダクタンス値
   をほぼ零とし、第３及び第４入力回路における第３コン
   デンサ並びに第１１及び第１２入力回路における第７コ
   ンデンサのキャパシタンス値をほぼ零としたことを特徴
   とするフィルタ回路。 ２１、請求項１８に記載のフィルタ回路において、第１
   及び第２入力回路における第１抵抗並びに第１及び第２
   結合回路における第２抵抗のコンダクタンス値を互いに
   ほぼ等しくし、第７及び第８入力回路における第３抵抗
   並びに第３及び第４結合回路における第４抵抗のコンダ
   クタンス値を互いにほぼ等しくし、第１３及び第１４入
   力回路における第５抵抗並びに第５及び第６結合回路に
   おける第６抵抗のコンダクタンス値を互いにほぼ等しく
   し、第１７及び第１８入力回路における第７抵抗並びに
   第９及び第１０帰還回路における第１８抵抗のコンダク
   タンス値を互いにほぼ等しくし、第３及び第４入力回路
   における第３コンデンサ並びに第１及び第２帰還回路に
   おける第１コンデンサのキャパシタンス値を互いにほぼ
   等しくし、第５及び第６入力回路における第４コンデン
   サ並びに第３及び第４帰還回路における第５コンデンサ
   のキャパシタンス値を互いにほぼ等しくし、第１１及び
   第１２入力回路における第７コンデンサ並びに第５及び
   第６帰還回路における第８コンデンサのキャパシタンス
   値を互いにほぼ等しくし、第１５及び第１６入力回路に
   おける第９コンデンサ並びに第７及び第８帰還回路にお
   ける第１０コンデンサのキャパシタンス値を互いにほぼ
   等しくし、第１及び第２入力回路における第２コンデン
   サ並びに第９及び第１０入力回路における第６コンデン
   サのキャパシタンス値をほぼ零にしたことを特徴とする
   フィルタ回路。