JPH0237727B2

JPH0237727B2 -

Info

Publication number: JPH0237727B2
Application number: JP56051027A
Authority: JP
Inventors: Atsushubanden Fueritsukusu
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1980-04-08
Filing date: 1981-04-03
Publication date: 1990-08-27
Also published as: DE3114037A1; US4352206A; DE3114037C2; JPS56157119A

Description

【発明の詳細な説明】この発明はデジタル制御式同調方式の分野に関
する。

公知形式のデジタル制御式同調方式の多くはそ
れぞれの独立の機能を行う比較的多数のデジタル
処理回路を含んでいる。このような同調方式は比
較的多数の市販集積回路或いは少数の注文設計の
大規模集積回路を用いて構成されることが多い
が、このような同調方式の価は高くなる傾向にあ
る。記憶したプログラムの制御によつて動作する
中央処理ユニツト（CPU）を含むマイクロプロ
セツサは、極めて多様なデジタル機能を行い、そ
れが内蔵する構体の量に比し極めて万能であるか
ら、これをデジタル同調方式に利用することが望
ましいが、従来法のデジタル同調方式は余り費用
をかけずにマイクロコンピユータを組込むには適
していなかつた。

例えば位相固定ループ同調方式は局部発振器の
信号周波数をプログラミング可能の係数で割つて
得られた可変周波数信号を比較的安定な基準周波
数に比較して両信号間の周波数および位相偏差を
表わす誤差パルスを発生するデジタル位相比較器
を含んでいる。そのプログラミング可能の係数は
所要のチヤンネルに従つて可変周波数信号の周波
数が名目上基準周波数と同じになるように選ばれ
る。誤差パルスは濾波されて局部発振器の周波数
誤差を低減するための制御信号を発生する。この
デジタル位相比較器は位相固定ループ同調方式の
中で高価で大きな部分であるが、残念乍らマイク
ロコンピユータ内に容易に組込むことができな
い。

その上位相固定ループの分解能、応答および濾
波条件はすべて基準周波数に関係するから、位相
固定ループ同調方式では若干の妥協をする必要が
ある。すなわち分解能例えば周波数段階の細さは
基準周波数が低下すると向上するが、局部発振器
の制御信号から基準成分を濾波する容易さと応答
時間とは基準周波数が上昇すると向上する。従つ
てこれらの要因を調和させるには基準周波数の選
択や濾波器の設計が若干厳しくなる。

公知の周波数制御方式の今１つの形式のものは
局部発振器の信号のサイクルを計数する計数器と
その累積された計数値を比較的安定な測定期間中
の選ばれたチヤンネルに対する所定の計数値との
間の誤差を決定するデジタル比較器を含み、累積
計数値の方が低いかまたは高ければ、そのデジタ
ル比較器が局部発振信号の周波数をそれぞれ上昇
または低下させるための論理レベルを発生する。

このような方式では分解能応答時間と濾波条件
との妥協が位相固定ループ同調方式ほど厳しくな
い傾向にあるが、周波数分解能が計数器およびデ
ジタル比較器の段数に直接依存する。そのため
に、安価なマイクロコンピユータを使用すること
は困難である。すなわち、多数の、たとえば12個
の２進信号またはビツト（２進桁）より成るデー
タを動的に処理できるマイクロコンピユータは、
市販の一般受信機に使用するには未だ高価すぎる
からである。このような状況にあつて、この発明
はこの種の方式に通常使用されるよりも遥かに段
数の少ない計数器やデジタル比較器を、必要とす
る所定分解能を得るために利用可能とするもの
で、特に比較的安価なマイクロコンピユータに応
用すれば有効である。

この発明に依れば、局を表わすデジタルワード
を発生する選局手段またはチヤンネル選択手段
と、測定期間中局部発振信号の周期を計数して計
数値を表わすデジタルワードを発生する計数手段
と、測定期間の持続時間を設定するタイミング手
段と、局を表わすデジタルワードと計数値を表わ
すデジタルワードとの間の偏差によつて局部発振
信号の周波数を制御する制御信号を発生する比較
手段とを含む上記形式の同調方式において、計数
手段と比較手段が選局手段またはチヤンネル選択
手段がＭビツトを発生する間にそれより少ないＮ
ビツトしか処理する必要がないようにする装置が
設けられている。詳言すれば、この装置は少なく
とも一部は局を表わすデジタルデータから引出さ
れたＮビツトより成り、それぞれ前のものより低
次のビツトを含む異なるビツト群を比較手段に順
次印加するビツト選択手段と、各動作段階中に比
較手段に印加されたＮビツトのビツト群に従つて
測定期間の持続時間を設定する期間選択手段とを
含んでいる。

次にこの発明を例としてヨーロツパで使用され
る520〜1672KHzの中波（MW）のRF搬送波を同
調するAMラジオ受信機の同調制御方式について
説明する。

図示のラジオ受信機はアンテナ１と、無線周波
（RF）部３と、局部発振器（LO）５と、混合器
７と、中間周波数（IF）部９と、信号処理部１
１とを通常の配置で含んでいる。RF部３と局部
発振器５の同調は利用者の選択する局により全体
を１３で示したこの発明の同調制御方式から発生
される同調用制御電圧（同調用制御信号）の大き
さに応じて制御される。

選局は電位差計１５の設定を調節して行うこと
ができ、この電位差計１５の設定値はアナログデ
ジタル変換器（Ａ／Ｄ）１７によつてパルス幅に
変換され、さらに対応するデジタルワードに変換
される。この形式のアナログデジタル変換器は公
知であつて、例えば米国特許第4227186号明細書
に記載されている。選局はまたプリセツト選局ス
イツチ１９の対応する１つを押すことにより行う
こともできる。これによつてアナログデジタル変
換器１７から予め入力された対応するデジタルワ
ードを含むメモリ２１の各記憶位置が呼出されて
読取られる。変換器１７、メモリ２１のどちらか
から引出されたデジタルワードは蓄積レジスタ２
３に印加される。

原理的に同調制御方式１３はレジスタ２３に蓄
積されたデジタルワードで表される局に関連する
数を比較的安定な測定期間中に局部発振信号のサ
イクル数を計数することにより計数器２５の発生
するデジタルワードで表される計数値に関連する
数に比較することにより動作する。測定期間は水
晶発振器２９の出力信号に応じて基準パルス発生
器２７が発生するリセツトパルス相互間の時間に
対応する。この測定期間の終りにそのリセツトパ
ルスに応じて累積された計数値８がビツトレジス
スタ３１に蓄積される。局に関係する数とこの累
積計数値との関係によつてデジタル比較器３３は
制御レベルを発生してこれを積分器３５に印加す
る。これに応じて積分器３５は同調用制御電圧の
大きさを制御して局部発振信号の周波数を上昇
し、低下または維持する。

4096レベルすなわち4095段の分解能を与えるた
め、アナログデジタル変換器１７、メモリ２１お
よびレジスタ２３は12ビツト（２進桁）を供給す
るための12段を有し、これによつて中波域では次
の周波数段階の高さが保証される。

（1672−520）／4095ＫHz＝281.25Hz＝±140.625Hz (1) 電位差計１５の最低設定位値は10進数の０すな
わちデジタルワード000000000000に対応し、
455KHzをIF部９の公称周波数とすると最低局部
発振周波数は 520KHz＋455KHz＝975KHz (2) であるから、読取り専用メモリ（ROM）３７に
記憶された975KHzを表わすデジタルワードがデ
ジタル加算器３９によつてレジスタ２３に蓄積さ
れているデジタルワードに加算され、桁上りビツ
ト（CO）を含めて13ビツトの結果が13ビツト蓄
積レジスタ４１に蓄積される。

直接８ビツトしか処理できないデジタル回路を
持つ比較的安価なマイクロコンピユータが使える
ように、計数器２５と比較器３３はそれぞれ８段
しかないが、12ビツト全部の比較ができ、従つて
12ビツトの分解能を与えられるように、同調制御
方式１３は３つの動作段階で作動する。すなわち
各段階で加算器３９から発生されてレジスタ４１
に蓄積された13ビツトの数から引出された所定の
８ビツトのビツト群がそれぞれ所定の各側定期間
中に計数器２５により累積されてレジスタ３１に
蓄積された８ビツトと比較される。各段階の測定
期間はレジスタ４１から取出された８ビツトの位
数に従つて設定される。第１の段階ではレジスタ
４１から取出された高位の８ビツトが比較的短い
測定時間中に計数器２５で累算された８ビツトと
比較されて局部発振信号の粗い周波数調節を行
い、第２の段階ではレジスタ４１から取出された
中間位数の８ビツトが中間の測定時間中に計数器
２５で累算された８ビツトと比較されて局部発振
信号の中間の周波数調節を行い、第３の段階では
レジスタ４１から取出された低位の８ビツトが比
較的長い測定時間中に計数器２５で累算された８
ビツトと比較されて局部発振信号の微細な周波数
調節を行う。さらに各段階において遂次応答時間
が長くなるように積分器３５が制御される。

制御ユニツト４３は制御方式１３が動作してい
る段階を示す「第１段」、「第２段」および「第３
段」の制御信号を発生し、この制御信号に応じて
ビツト選択器４５がレジスタ３１に蓄積された８
ビツトの計数値と比較すべきレジスタ４１中の13
ビツトのデジタルワードの部分を選択し、また上
記制御信号に応じて基準パルス発生器２７がリセ
ツトパルス相互間の時間間隔を設定する。

積分器３５は非反転入力（＋）と反転入力
（−）および出力を有する演算増幅器４７と、そ
の非反転入力に電圧＋Ｖ／２を印加する端子４９
と、演算増幅器４７の反転入力と出力の間に接続
された帰還コンデンサ５１と、スイツチ５９，６
１，６３の各々のどれでも１個を閉じたとき演算
増幅器４５の反転入力にその閉じたものに応じて
選択的に印加される比較器３３の符号出力の通る
３つの抵抗５３，５５，５７とを含んでいる。抵
抗５３，５５，５７は順次高い値を有する。スイ
ツチ５９，６１，６３は電磁スイツチとして図示
されているが、半導体スイツチとすることが望ま
しい。スイツチ５９，６１，６３は比較器３３か
ら発せられる高速、中速、低速の各速度制御信号
に応じて選択的に閉成され、第１、第２および第
３段階の動作中積分器３５の応答時間を制御す
る。各動作段階中比較器３３は第１段、第２段お
よび第３段の各制御信号に応じてそれぞれ高速、
中速および低速の制御信号を発生するようになつ
ている。

各段階において高速、中速および低速の各応答
時間制御信号は比較器３３により、レジスタ３１
中の累積計数値Ｘとビツト選択器４５の与える数
Ｙとの差の絶対値が所定公差別例えば８に等しい
かそれより大きければ高論理レベルに、差が所定
公差より小さければ低論理レベルにされる。これ
は数式で次のように表される。

｜Ｘ−Ｙ｜≧８ならば速度制御信号は「高」 (3) ｜Ｘ−Ｙ｜＜８ならば速度制御信号は「低」 (4) 速度制御信号の１つが「高」のとき、スイツチ
５９，６１，６３の対応する１つが閉じて符号信
号を増幅器４７の反転入力に供給し、速度制御信
号が「低」のとき、スイツチ５９，６１，６３の
対応する１つが開いて増幅器４７の反転入力への
符号信号の供給を遮断する。このようにしてスイ
ツチ５９，６１，６３の１つが閉じると、同調信
号が符号信号のレベルに対応する方向に抵抗５
３，５５，５７の各１つによつて決まる速度で変
化するが、どのスイツチも閉じないときは同調電
圧は実質的に変らない。比較器３３はＸ−Ｙが正
のとき符号信号を高論理レベルに、負のとき低論
理レベルにする。高レベルはＶボルト、低レベル
はＯボルトに選ばれ、この結果符号信号が「高」
のとき同調用制御電圧従つて局部発振周波数が低
下し、「低」のときそれが上昇するようになつて
いる。

12ビツト比較器６５は入力された選局データと
12ビツトレジスタ２３の内容を比較し、両者が一
致しなければ変更信号を発生する。従つてこの変
更信号は使用者が選局し直したことを示す。この
変更信号に応じて制御ユニツト４３は第１段の制
御信号を発生し、第１段階の動作を開始させる。

上述のように同調制御方式１３を個別論理素子
について説明したが、点線６７で示すようにその
大部分はマイクロコンピユータに編入するのに適
している。この目的には例えばインテル社
（Intel Corp.）ら市販されている型式8048、
8049、8021、8022等のMCS−48型マイクロコン
ピユータが適している。このマイクロコンピユー
タとその動作は1979年インテル社発行の「MCS
−48系単板マイクロコンピユータ利用者手引
（MCS−48Family Single Chip Microcomputer
−User′s Manual）」に詳述されている。

制御ユニツト４３が記憶されたプログラムに応
じて動作する中央処理ユニツトで構成され、各蓄
積したレジスタがランダムアクセス記憶装置
（RAM）の記憶位置から成り、比較器３３、加
算器３９、ビツト選択器４５および比較器６５の
機能を中央処理ユニツトで果たすようにすること
もできる。さらに発振器２９と基準パルス発生器
２７がマイクロコンピユータのクロツク発振器と
プログラミング可能のタイマまたは計数器とで構
成することもできる。マイクロコンピユータ６７
の外部にある同調制御方式１３中の一部分との間
の信号の授受は、マイクロコンピユータ６７内に
設けられた入出力部（図示省略）を介して行われ
る。さらにアナログデジタル変換器１７をマイク
ロコンピユータ６７の中央処理ユニツトにより制
御することもでき、またプリセツトメモリ２１が
そのマイクロコンピユータ６７のランダムアクセ
スメモリの一部を含むこともできることが考えら
れる。

インテル社のMCS−48型マイクロコンピユー
タは８ビツトのマイクロコンピユータで、すなわ
ち、その中央処理ユニツト、レジスタおよび記憶
位置が僅か８ビツトから成るデータを処理するも
のであるが、同調方式１３の多くの部分は12ビツ
ト以上のデータを処理する必要があることが判
る。この12以上のビツトは例えば高位の８ビツト
のビツト群（またはバイト）と低位の４ビツトの
ビツト群に分割して８ビツトのレジスタまたは記
憶位置に蓄積することができるから、これは静的
データについては特に問題はない。この場合12ビ
ツト以上のデータワードがレジスタまたは記憶位
置相互間例えばアナログデジタル変換器またはメ
モリ２１からレジスタ２３に転送されるとき、そ
の高位および低位のバイトが順次動作で転送され
る。

計数器２５はその内容が局部発振信号の比較的
高周波数で変るため図ではマイクロコンピユータ
６７の外部に設けられているが、上記インテル社
から市販されている8021型等のマイクロコンピユ
ータ内のタイマまたは事象計数器をこの目的に使
用し得ることが判る。

例として520〜1972KHzの中波域の搬送波を同
調するために上述のように構成された同調方式１
３の動作を次に説明するが、その便利のためにレ
ジスタ４１中の13ビツトと周波数階段の高さの関
係を次表に示す。ビツト波数階段高さ（ＫHz） 2⁰ 0.28125 2¹ 0.5625 2² 1.125 2³ 2.25 2⁴ 4.5 2⁵ 9.0 2⁶ 18.0 2⁷ 36.0 2⁸ 72.0 2⁹ 144.0 2¹⁰ 288.0 2¹¹ 576.0 CO＝2¹² 1152.0 新しい局が選ばれると比較器６５から変更信号
が発生され、これに応じて制御ユニツト４３は第
１段の制御信号を発生し、これによつて第１段階
の動作を開始させる。中波数の最高所要局部発振
周波数が2127KHzであるのに対しレジスタ４１か
ら得られる最高次のビツトすなわちCOビツトは
1152.0KHzにしか対応しないから、第１段の制御
信号に応じて、ビツト選択器４５は、2¹³すなわ
ち2304KHzに対応する１ビツトを最高位ビツトと
し、レジスタ４１から比較器３３へのCOビツト
とビツト2¹¹から2⁶まで残りとする８ビツトを供
給する。この８ビツトで最下位ビツトはレジスタ
４１からの2⁶ビツトである。この最高位ビツトは
所要最高局部発振周波数より高い局部発振周波数
に対応するから、低論理レベルに設定される。８
ビツト比較の最高位ビツト値は2304KHzに対応
し、これが局部発振信号の2⁷周期すなわち128周
期であるから、第１段の制御信号に応じて基準パ
ルス発生器２７が測定期間を128／2304KHzすな
わち55.5マイクロ秒に設定する。積分器３５はこ
の測定期間中に計数器２５に累積された計数値Ｘ
とビツト選択器４５の供給する局に関係する数Ｙ
との偏差が８より小さくなるまで、比較器３３か
ら発生される符号信号とを高速信号に応じて制御
される。公差が８で最下位ビツトが18KHzに対応
するから、第１段階中は局部発振周波数が±８×
最下位ビツト値未満すなわち±７×18KHzすなわ
ち±126KHz以内に制御される。

局部発振周波数が公差内にある第１段階では、
高速信号が低論理レベルになるが、第２段階が始
まる前に入力選局データが比較器６５によりレジ
スタ２３の内容と比較され、変更信号が発せられ
ると、この比較に基いて第１段階の動作が新しい
選択データで継続され、変更信号が発せられなけ
れば、制御ユニツト４３が第２段の制御信号を発
生して第２段階の動作を開始させる。

第２段階では第２段の制御信号に応じてビツト
選択器４５が最高位ビツトがレジスタ４１からの
72KHzに対応する2⁸ビツト、最低位ビツトがレジ
スタ４１から比較器３３への0.5625KHzに対応す
る2¹ビツトである８ビツトを供給する。この最高
位ビツト値は局部発振信号の2⁷周期すなわち128
周期の72KHzに対応するから、第２段の制御信号
に応じて基準パルス発生器２７が測定期間を
128／72KHzすなわち1.77ミリ秒に設定する。積
分器３５はＸ、Ｙ間の偏差が８より小さくなるま
で符号信号と中速信号に応じて制御される。公差
が８で最下位ビツトが0.5625KHzに対応するか
ら、第２段階では局部発振周波数が±８×最下位
ビツト値未満すなわち±７×0.5625KHzすなわち
±3.9375KHz以内に制御される。

第２段階では、局部発振周波数が公差内のとき
中速信号が低論理レベルになるが、第３段階の動
作が開始される前に、入力選局データが再び比較
器６５によりレジスタ２３の内容と比較される。
ここで変更信号が発せられると第１段の制御信号
が発せられて第１段階の動作が再開されるが、変
更信号が発せられないときは、第３段の制御信号
が発せられて第３段階の動作が開始される。

第３段階では、第３段の制御信号に応じて最高
位ビツトがレジスタ４１からの2⁴ビツトで、残り
のビツトがレジスタ４１からのビツト2³ないし2⁰
とそれぞれ2^-1、2^-2、2^-3に対応する低論理レベ
ルに設定された３つのビツトである８ビツトがビ
ツト選択器４５から供給される。この８ビツトの
中で2^-3ビツトは0.28125KHz／2³に対応する。８
ビツト比較の最高位ビツト値は4.5KHzに対応し、
これが局部発振信号の2⁷周期すなわち128周期で
あるから、第３段の制御信号に応じて、基準パル
ス発生器２７は測定時間を128／4.5KHzすなわち
28.44ミリ秒に設定する。積分器３５はＸ、Ｙ間
の偏差が８未満になるまで符号信号と低速信号に
制御される。最下位ビツトが0.28125KHz／2³に対
応し、公差が８であるから、局部発振周波数は±
８×最下位ビツト値すなわち±７×0.28125K
Hz／2³すなわち±0.246KHzの公差内に維持され
る。

第３段階において局部発振周波数が公差内にあ
るとき、低速信号が低論理レベルになる。これに
応じて第１段の制御信号が発せられ、これによつ
て第１段階の動作が開始される。局部発振周波数
が公差外に偏移しなかつたとすると、高速信号は
各測定期間の終端で低論理レベルにあり、これに
応じて第２段の制御回路が発せられ、これによつ
て第２段階の動作が再開される。なお局部発振信
号が公差外に偏移しなかつたとすると、各測定期
間の終端で低速信号が低論理レベルにあり、これ
に応じて第３段の制御信号が発せられ、これによ
つて第３段階の動作が再開される。このようにし
て第１、第２、第３の各段階の動作が反復され
る。局部発振周波数が比較的安定であるとする
と、一度選ばれた局に設定すればスイツチ５９，
６１，６３は開放のままで、従つてこの状態では
同調電圧が故意に変えられることはない。これは
局部発振信号の周波数変調をする必要がないので
望ましい。

アール・シー・エー社（RCA Corp.）から市
販されているCA3140型集積回路を演算増幅器４
７として用いるときは、局部発振周波数を充分安
定化するために次の成分値が適することが判つて
いる。

成分値コンデンサ57 0.22μF 抵抗59 3900Ω 〃 61 56000Ω 〃 63 820000Ω 以上この発明を中間波範囲における無線周波数
搬送波用のAMラジオ受信機について説明した
が、他の範囲に適応させるための改変が可能なこ
とは明らかで、例えばテレビ受像機に用いるに
は、局部発振周波数がAMラジオの場合より高い
ため、局部発振器５と計数器２５の間に分周器を
挿入すればよく、このために異なる数の段階とこ
れに対応するビツト選択および測定期間を用いれ
ばよい。さらに４ビツトのマイクロプロセツサま
たはマイクロコンピユータを用いることもでき
る。上記並びにその他の改変はすべて特許請求の
範囲記載のこの発明の技術的範囲に属する。

【図面の簡単な説明】

図はこの発明の同期方式を用いたラジオ受信機
を示すブロツク回路図である。５……局部発振器、１５，１７，１９……選局
手段、２５……計数手段、２７，２９……タイミ
ング手段、３３……比較手段、３５……同調信号
発生手段、４３……制御手段、４５……ビツト選
択手段。

Claims

【特許請求の範囲】１局を表わすＭビツトのデジタルワードを発生
する選局手段と、同調用制御信号に応じて周波数を制御される局
部発振信号を発生する局部発振手段と、測定パルスを発生するタイミング手段と、上記測定パルスの持続時間中上記局部発振信号
の周期を計数してその計数値を表わすＮビツト
（但しＮはＭより小さい数）のデジタルワードを
発生する計数手段と、上記の局を表わすデジタルワードと計数値を表
わすデジタルワードとの間の偏差を表わす少なく
とも１つの比較信号を発生する比較手段と、上記比較信号に応じて上記同調用制御信号を発
生する同調用制御信号発生手段と、各順次動作段階を表わす所定数の段階表示制御
信号を発生する制御手段と、上記局を表わすデジタルワードのＭビツトのう
ちの少なくとも一部のビツトを含み順次位数が低
くなるＮ個のビツトでそれぞれ構成された複数の
ビツト群であつて、その中の個々のビツトが１個
以上の群に含まれる可能性があるようなビツト群
を選択し、これを連続する各段階表示制御信号に
応じて上記比較手段に供給するビツト選択手段
と、上記測定パルスの持続時間を、連続する各段階
表示制御信号に応じて上記比較手段に供給される
上記Ｎ個のビツトより成る各ビツト群の位数に対
応して順次高い値に選択的に設定する測定期間制
御手段と、を含み、上記制御手段は、上記比較信号の表わす上記偏
差が所定値より小さいとき、上記所定数の段階表
示制御信号が発生されるまで次の動作段階を表わ
す段階表示信号を発生するようになつていること
を特徴とする、受信機用同調方式。