JPH0237742B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はデイジタル伝送システムに、細目的に
は複数個の低速通信チヤネルを用いて２点間で単
一の高速直列データ流を伝送するシステムに関す
る。

標準の広帯域・デイジタル通信チヤネルを介し
て伝送し得るような信号を形成するよう複数固の
低速データ信号を多重化する方法については当業
者にあつては周知である。事実、電話会社は
2.4kb／ｓ、4.8kb／ｓ、9.6kb／ｓおよび56kb／
ｓの標準速度のデータ信号を受付け、多重化は電
話中央局で行つている。標準化されたデータ信号
速度を用いることにより種々のデータ端末を相互
接続するのに交換通信網を使用することが可能と
なる。

前述の標準速度の１つと異なる信号は電話会社
が受付け得る速度に適合させるためには処理を行
う必要がある。このため加入者に対して種々の制
約が課されることになる。その１つとして加入者
装置の設計に制限が加えられることが挙げられ
る。

更に加入者が電話会社のキヤリア・チヤネル、
即ち電話交換システムが取扱い得るよりも速い速
度のデータ信号を伝送したい場合に他の問題が生
じる。従来技術で利用し得る唯一の解決法は２つ
の伝送端末間に広帯域の交換機の介入しない専用
線を使用することであつた。しかし、この解決法
は単一のユーザー専用の高価な伝送施設を設ける
ことを必要とする欠点がある。

本発明の図示の実施例に従い、高速直列データ
流をビツト毎またはサンプル毎に逐次予め定めら
れた複数個の低速チヤネルに分配することにより
発信端末と受信端末の間で高速直列データ流を伝
送するシステムが提供される。これら低速のチヤ
ネルは発信端末から第１の中央局に至る金属線、
デイジタル・キヤリア、または光フアイバ施設よ
り成り、前記第１の中央局から低速チヤネルは電
話交換網の別個の径路を介して最終中央局に至
る。その結果、これら低速チヤネル中のデータは
受信端末に同時には到着しない。元の系列の復元
を保証するため、幾つかの低速テヤネルは系列と
して同定され、これら同定信号に応動して受信端
末で再配列される。これら幾つかの低速チヤネル
は次に適当な系列で読み出され、元の高速直列デ
ータが復元される。メツセージの終りにある終了
フラグにより伝送接続の切離しが行なわれる。

本発明は任意の２点間の標準通信伝送・交換施
設を高速データ流の伝送に使用する手段および方
法に関するものである。

第１図には伝送システムの各チヤネルにおける
メツセージ・フオーマツトが示されている。この
フオーマツトはヘツダ・ブロツク、データ・メツ
セージ・ブロツクおよびフラグ・ブロツクより成
る。ヘツダ・ブロツクは受信端末において所望の
回数の接続を設定するのに必要な情報を含んでい
る。データ・メツセージ・ブロツクは全データ・
メツセージの１部を含んでいる。フラグ・ブロツ
クはメツセージが完了したとき接続の切離しを受
信端末に通知するのに必要な終了フラグの１部を
含んでいる。

第２図にはヘツダ・ブロツクの詳細なブロツク
図が示されている。ヘツダはチヤネル・マーカ、
チヤネル総数を表わす数値および１つの特定のチ
ヤネルのチヤネル番号を含んでいる。チヤネル・
マーカは単一ビツトまたは他の適当なコードより
成るスタート信号である。チヤネル総数は全デー
タ・メツセージを伝送するのに何本のチヤネルが
使用されているかを受信端末に知らせる役目をす
る。これによつて受信端末は全メツセージを受信
するために何個の装置をセツト・アツプすべきか
ということ、およびすべてのチヤネルが受信され
た時点を認知することになる。チヤネル番号は受
信端末が所定のチヤネルを同定するのに使用され
る。このような構成をとることの必要性は第５図
の受信端末に対する記述から明らかとなろう。

第３図を参照すると、発信端末１１に接続され
た高速データ信号導線１０が示されている。発信
端末１１は加入者の構内、電話会社の中央局、あ
るいはその中間に配置されていて良い。

加入者が例えば８ 1/2×11インチの紙面上に含
まれるフアクシミリ情報を伝送したいとすると、
データ処理を行なわずにこの情報を伝送するには
約1Mbが必要とされる。加入者がこの情報を標
準のＴ−１キヤリア・チヤネルを用いで伝送する
と、各チヤネルは64kb／ｓの速度で情報を伝送
することになる。しかし、第８番目ビツトは時々
監視信号用に使用されるので加入者が利用し得る
のはわずか56kb／ｓとなる。従つて1Mbの情報
を１秒で伝送するためには18チヤネル（1Mb÷
56kb／ｓ）を必要とする。加入者はチヤネル数
を減らし、伝送時間を増加させたい場合がある。
例えば８チヤネルを用いれば1Mbの情報を２秒
で伝送することが出来る。このように加入者は価
格、帯域幅および利用出来るチヤネル数を考慮に
入れて経済的な伝送方式を選択することが出来
る。

チヤネル数を選択した後、加入者は電話の呼を
形成するのに使用される手順と同様に、各チヤネ
ルに対する例えば電話番号の如きコードをダイア
ルすることにより受信端末２９に対する接続を設
定する。所望の数のチヤネルが利用可能であり、
接続が形成されたことが遠端から通知されると、
加入者はメツセツージを伝送することになる。

発信端末１１において、高速直列データ流はビ
ツト毎またはサンプル毎に逐次予め定められた複
数個の低速チヤネル１２に分配される。各チヤネ
ル中のデータのフオーマツトは第１および２図と
関連して先に述べたようにヘツダ（これはチヤネ
ル・マーカ、メツセージの伝送で使用されるチヤ
ネル総数、およびチヤネル識別番号より成る）、
データ・メツセージの１部、および終了フラグの
１部より成る。チヤネル１２は第１の中央局１３
に接続されている。受信端末１１はそのクロツク
信号を導線１４を介して第１の中央局１３から受
信する。

第１の中央局１３においては、各チヤネル１２
のコードが発信端末１１でダイアルされると、通
常の電話経路選択技法を用いて最終中央局に至る
個々のルートが選択される。これらのルートは必
ずしも同じ交換機や同じ地理的径路を使用すると
は、限らない。このようにルートが異なるため、
メツセージは最終中央局２７には異なる時刻に到
着する。

第１の中央局１３はトランク１５，１６，１
７，……，１８によつて伝送・交換路１９，２
０，２１，……，２２に夫々接続されている。伝
送・交換器１９，２０，２１，……，２２はトラ
ンク２３，２４，２５，……，２６によつて最終
交換局２７に接続されている。最終交換局２７は
複数個のチヤネル２８によつて受信端末２９に接
続されている。受信端末２９においては、低速チ
ヤネル２８からのデータ・メツセージは再配列さ
れて導線３０上に元の高速データ信号が再生され
る。

第４図を参照すると発信端末１１の詳細なブロ
ツク図が示されている。導線１０上の高速信号は
コンミユテータ９６に加えられる。複数個のチヤ
ネル１２がコンミユテータ９６をチヤネル・バン
ク９５に接続している。導線６２上のクロツク信
号はチヤネル・バンク９５から取り出され、コン
ミユテータ９６に加えられる。導線９３上のスタ
ート信号によりコンミユテータ９６は導線１０上
の高速信号から複数個の別個のメツセージを取り
出し、これらメツセージを選択された数の低速チ
ヤネル１２に分配する。

複数個のスイツチ３５，３６，……，３７は
各々複数個の選択コード発生器３８，３９，…
…，４０の１つに接続されている。選択コード発
生器３８，３９，……，４０は共通出力導線４１
によつてダウン・カウンタ４２に接続されてい
る。複数個の導線４３はダウン・カウンタ４２を
スキヤナ４４に接続する。導線４５，４６，…
…，４７はスキヤナ４４を複数個の自動ダイアル
装置４８，４９，……，５０に接続する。導線５
１，５２，……，５３は自動ダイアル装置４８，
４９，……，５０を複数個のチヤネル１２に接続
する。複数個の導線５７はダウン・カウンタ４２
をオール０検出器５８に接続する。オール０検出
器５８の出力はインバータ５９に加えられてい
る。導線６０はインバータ５９からの出力を
ANDゲート６１に接続する。ANDゲート６１は
導線６０および導線６２上のクロツク信号を導線
６３を介してダウン・カウンタ４２に接続する。

スイツチ３５，３６，……，３７の内の１つを
閉じると選択コード発生器３８，３９，……また
は４０から導線４１上に選択コードが送信され
る。選択コードは先に述べたように高速データ・
メツセージの伝送に必要なチヤネル１２の総数を
表わす。導線４１からの選択コードはダウン・カ
ウンタ４２中に登録される。導線６３上のクロツ
ク・パルスによりダウン・カウンタ４２は１組の
導線４３上に逐次符号化されたパルスを発生す
る。

ダウン・カウンタ４２からのこれらパルスによ
りスキヤナ４４は選択された数の導線４５，４
６，……，４７上に逐次信号を加える。導線４
５，４６，……，４７上の信号により自動ダイア
ル装置４８，４９，……，５０の各々はダイア
ル・トーンが生起するのを待つて受信端末２９
（第３図）にある複数本の線路の内の１本を識別
する固有の電話コードを発生する。これらコード
（これらは電話番号であつても良い）により第１
の中央局は発信端末１１と受信端末２９の間の所
望の数の通信路を設定する。自動ダイアル装置４
８，４９，……，５０からのコードは導線５１，
５２，……，５３を通してチヤネル１２に伝送さ
れる。

ダウン・カウンタの計数値が０になると、オー
ル０検出器５８がインバータ５９を励起する。イ
ンバータ５９はANDゲート６１を禁止する。
ANDゲート６１が禁止されると、導線６３上に
は信号は存在しなくなり、それによつてダウン・
カウンタ４２がカウント・ダウンを継続すること
が妨げられる。

導線６４は複数個の選択コード発生器３８，３
９，……，４０をレジスタ６５に接続する。導線
６６はレジスタ６５を比較器６７に接続する。導
線６２上のクロツク信号はカウンタ８８に接続さ
れている。導線８９はカウンタ８８を比較器６７
およびコンミユテータ９６に接続する。比較器６
７からの出力はリセツト導線８６上に発生され
る。このリセツト信号はまた導線８７上にも発生
され、該導線８７は比較器６７をカウンタ８８に
接続する。

選択コード発生器３８，３９，……，４０の内
の１つからの出力は導線６４によつてレジスタ６
５に転送される。先に述べたように、選択コード
は高速信号の伝送で使用されるチヤネル総数であ
る。この数はレジスタ６５中に記憶されている。
レジスタ６５は導線６６によりこのチヤネル総数
を比較器６７に加える。導線６２上のクロツク信
号によりカウンタ８８は毎回１だけインクリメン
トされ、その計数値を記憶する。カウンタ８８は
この計数値を導線８９によつて比較器６７および
コンミユテータ９６に加える。カウンタ８８が使
用されているチヤネル総数に等しい数を記憶した
とき、即ち導線８９上の数値が導線６６上の数値
と同じになると、比較器６７は導線８６上にリセ
ツト信号を加える。このリセツト信号はまた導線
８７上にも発生され、それによつてカウンタ８８
は０にリセツトされる。

前述の如く、導線８９はまたカウンタ８８から
の出力をコンミユテータ９６に接続する。導線８
９上の信号をコンミユテータ９６を駆動し、導線
１０からの高速信号を予め定められた数の低速チ
ヤネル上に多重化する。

受信端末２９が接続を完了すると、チヤネル１
２の各々に対してアクノリジ信号が発生される。
これらアクノリジ信号を検出することによりすべ
ての径路が形成された時点を決定することが出
来、それによつてコンミユレータ９６はエネイブ
ルされる。

導線６８，６９，……，７０は複数個のチヤネ
ル１２を検出器７１，７２，……，７３に接続す
る。導線７４，７５，……，７６は検出器７１，
７２，……，７３をラツチ７７，７８，……，７
９に接続する。導線８０，８１，……，８２はラ
ツチ７７，７８，……，７９をスキヤナ８３に接
続する。クロツク・パルスは導線６２を介してス
キヤナ８３に供給される。スキヤナ８３は導線８
４を介してカウンタ８５に接続される。リセツト
導線８６は比較器６７をカウンタ８５に接続す
る。導線９０はカウンタ８５を比較器９２に接続
する。導線９１はレジスタ６５を比較器９２に接
続する。導線９３は比較器９２をコンミユテータ
９６および高速信号を発生するデータ装置（図示
せず）に接続する。導線９３はまた遅延回路９４
に接続されている。リセツト導線はラツチ７７，
７８，……，７９を選択的にリセツトするべく遅
延回路９４をラツチ７７，７８，……，７９に接
続している。

検出器７１，７２，……，７３は受信端末２９
から受信したアクノリジ・コードを検出する。前
述の如く、アクノリジ・コードは発信端末１１に
対し、受信端末２９が所定のチヤネル１２上でデ
ータを受信する準備が出来たことを通知する。検
出器７１，７２，……，７３のいずれかがアクノ
リジ・コードを検出すると、導線７４，７５，…
…，７６の内の適当な１本に信号が発生され、そ
れによつて相応するラツチ７７，７８，……，７
９がセツトされる。スキヤナ８３は導線６２上の
クロツク・パルスと同期して、導線８０，８１，
……，８２を逐次スキヤンする。これら導線８
０，８１，……，８２の内のいずれかに信号が存
在すると、スキヤナ８３は導線８４上にパルスを
発生する。導線８４はカウンタ８５にアクノリ
ジ・コードを返送しているチヤネル１２の総数を
記憶させる。カウンタ８５は導線９０上のその総
数を比較器９２に加える。比較器９２は導線９０
上の数値と導線９１上の数値を比較する。一致が
検出されると、導線９３上にスタート信号が発生
される。このスタート信号はコンミユテータ９６
をエネイブルする。導線９３上のスタート信号は
更にデータ装置（図示せず）をエネイブルして前
述のフオーマツトで高速信号の発生を開始させ
る。

しかし、何らかの理由でいずれかのチヤネル１
２のアクノリジ信号の受信が遅れると、スキヤナ
８３は導線８４上に信号を発生し、不正確な数値
がカウンタ８５に伝送される。この誤つた数値が
記憶されるのを回避するため、カウンタ８５は周
期的にリセツトされなければならない。これはカ
ウンタ８５に導線８６上のリセツト信号を供給す
ることにより実現される。

導線１０上の高速信号はまたフラグ検出器９８
に接続されている。導線１０上にエンド・オブ・
メツセージ・フラグが現われると、フラグ検出器
９８は遅延回路９９をエネイブルする。コンミユ
テータ９６がその多重化機能を完了するのに十分
な程長い予め定められた期間の後、遅延回路９９
はレジスタ６５をリセツトする。

データ・メツセージを受信すべき受信端末２９
が捕捉できないか、又は所望の数の伝送・交換施
設が利用出来ない場合には、ビジー信号が発信端
末１１に返送される。このビジー信号はビジー信
号検出器３１，３２，……，３３によつて検出さ
れる。ビジー信号検出器３１，３２，……，３３
はチヤネル１２をORゲート３４に接続する。
ORゲート３４からの出力はラツチ７７，７８，
……，７９をリセツトするためリセツト導線に接
続されている。ORゲート３４からの出力はまた
ビジー信号をデータ装置（図示せず）に返送す
る。

第４図の実施例はデジタル的な発信端末１１の
使用法を示しているが、アナログ的な発信端末１
１を使用することも簡単に出来る。事実そのよう
な使用法も当初から予想している。

第５図を参照すると、チヤネル・バンク１０１
を受信端末２９に接続する複数個のチヤネル２８
が示されている。チヤネル・バンク１０１は受信
中央局２７、加入者の構内またはその中間に設け
られていて良い。サービス要求検出器１０３はチ
ヤネル２８の第１番目のものに接続されている。
アクノリジ・コード発生装置１０５はサービス要
求検出器１０３に接続されている。アクノリジ・
コード発生装置１０５はまたチヤネル２８の第１
番目のものに接続されている。類似の接続が残り
のチヤネル２８（図示せず）に対しても行なわれ
ている。

受信中央局２７から信号（例えば電話の呼び出
し信号）が受信されると、サービス要求検出器１
０３はサービスが要求されていることを認識す
る。サービス要求検出器１０３はアクノリジ・コ
ード発生装置１０５はエネイブルする。アクノリ
ジ・コード発生装置１０５はアクノリジ・コード
を発生し、関連するチヤネル２８に加える。アク
ノリジ・コードは単なる“オフ・フツク”信号、
またはトーン、または２進ビツトの組合せであつ
ても良いし、これらと類以のものであつてもよ
い。

ANDゲート１０７はチヤネル２８をシフト・
レジスタ１０９に接続する。チヤネル・マーカ検
出器１１１はシフト・レジスタ１０９をスキヤナ
１１９に接続する。ゲート１１３はシフトレジス
タ１０９をレジスタ１２１に接続する。ゲート１
１５はシフト・レジスタ１０９をレジスタ１２３
に接続する。遅延回路１１７はチヤネル・マーカ
検出器１１１の出力をANDゲート１０７に接続
する。

メツセージがチヤネル２８上に現われると、
ANDゲート１０７はヘツダをシフト・レジスタ
１０９に加える。シフト・レジスタ１０９が満さ
れると、その内容はその出力導線１１０，１１２
および１１４上に並列に加えられる。チヤネル・
マーカ検出器１１１はチヤネル・マーカを検出
し、メツセージが正に受信されようとしているこ
とを指示し、その出力導線１１６にエネイブル信
号を加える。出力導線１１６はゲート１１３をエ
ネイブルする。このメツセージ中で使用されてい
るチヤネル２８の総数を表わす２進ビツトのグル
ープはゲート１１３を通して、レジスタ１２１に
加えられる。チヤネル・マーカ検出器からの出力
導線１１６はまたゲート１１５を開く。ゲート１
１５は受信された特定のチヤネルを同定する２進
ビツト・グループをレジスタ１２３に加える。チ
ヤネル・マーカ検出器１１１からの導線１１６は
遅延回路１１７をエネイブルする。遅延回路１１
７はANDゲート１０７を禁止し、それによつて
検出器１１１がリセツトされるまでシフト・レジ
スタ１０９中に更なる２進デイジツトが加わるこ
とが妨げられる。

個々のチヤネル番号を保持しているレジスタ１
２３はコンミユテータ１２５に接続されている。
レジスタ１２３はまた複数個のコード検出器１２
７，１３３，……，１３９に接続されている。コ
ード検出器１２７，１３３，……，１３９は複数
個の書き込みアドレス・カウンタ１２９，１３
５，……，１４１に接続されている。書き込みア
ドレス・カウンタ１２９，１３５，……，１４１
は複数個のランダム・アクセス・メモリ
（RAM）１３１，１３７，……，１４３に接続
されている。

導線１２４はレジスタ１２３からコンミユテー
タ１２５に個々のチヤネル番号を伝送する。コン
ミユテータ１２５は入力導線１２４およびび他の
チヤネル２８からの同様な入力導線（図示せず）
を周期的にサンプルする。コンミユテータ１２５
からの出力は出力スイツチ１６１に加えられる。
コンミユテータ１２５は入力駆動カウンタ１５７
によつて駆動される。

レジスタ１２３はまた個々のチヤネル番号を複
数個のコード検出器１２７，１３３，……，１３
９に加える。コード検出器１２７，１３３，…
…，１３９の１つは個々のチヤネル番号に応動
し、その出力導線をエネイブルし、それによつて
書き込みアドレス・カウンタ１２９，１３５，…
…，１４１の１つを作動させる。書き込みアドレ
ス・カウンタ１２９，１３５，……，１４１には
クロツク信号１００が加えられている。エネイブ
ルされた書き込みカウンタは複数個のRAM１３
１，１３７，……，１４３の内の１つをエネイブ
ルし、それによつてメツセージ・データを受信
し、記憶する。各々の書き込みカウンタ１２９，
１３５，……、または１４１はモジユール・カウ
ンタとして動作し、計数を再開始し、先に読み込
まれたデータ上に再書き込みをする。

エネイブル導線１１６はチヤネル・マーカ検出
器１１１をスキヤナ１１９に接続する。スキヤナ
１１９はクロツク信号１００と同期して、導線１
１６および他のチヤネル２８からの同様な導線
（図示せず）を周期的にサンプルする。スキヤナ
１１９はカウンタ１６３に接続された導線１２０
上に出力信号を加える。カウンタ１６３は比較器
１６５に接続されている。カウンタ１６３はその
出力導線上に受信されたチヤネル総数の計数値を
加える。

その中にこのメツセージで使用されているチヤ
ネル２８の総数を記憶しているレジスタ１２１は
導線１２２上に出力信号を加える。導線１２２は
比較器１６５および１７１に接続されている。比
較器１６５は読み出しカウンタ１６７に接続され
ている。読み出しカウンタ１６７は複数個の
RAM１３１，１３７，……，１４３に接続され
ている。比較器１７１はリセツト導線１７２によ
つてカウンタ１７３に接続されている。導線１７
６はカウンタ１７３を比較器１７１および並直列
変換器１６９に接続している。

比較器１６５により導線１２２上の（ヘツダに
より指示される）チヤネルの総数とカウンタ１６
３からの（チヤネル２８をスキヤンすることによ
つて計数された）チヤネル総数とが一致すること
が見出されると、比較器１６５は読み出しカウン
タ１６７をエネイブルする。読み出しカウンタ１
６７はクロツク信号１００と同期してRAM１３
１，１３７，……，１４３を同時に読み出す。

カウンタ１７３はクロツク信号１００によりイ
ンデクスされ、計数値を記憶する。カウンタ１７
３はこの計数値をその出力導線１７６上に加え
る。比較器１７１がその入力導線１７６と１２２
の間で照合がとれたことを見出すと、比較器１７
１はリセツト信号を導線１７２上に加える。導線
１７２上のリセツト信号はカウンタ１７３をリセ
ツトする。

クロツク信号１００はカウンタ１７７に接続さ
れている。導線１７８はカウンタ１７７を比較器
１７９に接続する。導線１２２はレジスタ１２１
を比較器１７９に接続する。出力導線１８０は比
較器１７９をカウンタ１６３およびカウンタ１７
７に接続する。

スキヤナ１１９がチヤネル・マーカ検出器１１
１からの出力導線および他のチヤネル・マーカ検
出器（図示せず）からの出力導線をスキヤンした
後、カウンタ１６３はチヤネルの正確な計数値を
含んでいない可能性がある。これは到来するメツ
セージの遅延によるものである。従つて、カウン
タ１６３はリセツトされねばならない。これは比
較器１７９がその入力導線１２２および１７８上
の信号の一致を検出したとき、比較器１７９が導
線１８０上に周期的にリセツト信号を加えること
により実行される。

ラツチ１４５は第１のチヤネル２８とANDゲ
ート１４７と直列に接続されている。ANDゲー
ト１４７は入力スイツチ１５９に接続されてい
る。残りのチヤネル２８の各々は同様にANDゲ
ート１５１，……，１５５およびラツチ（図示せ
ず）を用いて入力スイツチ１５９に接続されてい
る。クロツク信号１００は一連の遅延回路１４
９，……，１５３を通して加えられる。クロツク
信号１００はANDゲート１４７に接続されてい
る。遅延回路１４９からの出力はANDゲート１
５１に接続されている。相続く出力はチヤネル２
８（図示せず）に接続されている。クロツク信号
１００は入力駆動カウンタ１５７に接続されてい
る。入力駆動カウンタ１５７は入力スイツチ１５
９およびコンミユテータ１２５に接続されてい
る。

入力スイツチ１５９は入力駆動カウンタ１５７
の制御の下でチヤネル２８の各々からの入力導線
を逐次周期的にサンプルする。これはクロツク信
号を遅延回路１４９，……，１５３に加えること
により実現される。前述の如く、入力駆動カウン
タ１５７はコンミユテータ１２５を作動させて、
その入力導線の各々を周期的にサンプルし、サン
プル値を出力スイツチ１６１にゲートして加え
る。

入力スイツチ１５９は時分割バス１６０によつ
て出力スイツチに接続されている。出力スイツチ
１６１はRAM１３１，１３７，……，１４３に
接続されている。RAM１３１，１３７，……，
１４３は並直列交換器１６９に接続されている。

前述の如く入力スイツチ１５９は各チヤネル２
８を相続いてサンプルし、バス１６０上に信号を
加える。出力スイツチ１６１はコンミユテータ１
２５から受信したチヤネル番号を解読し、RAM
１３１，１３７，……，１４３の内の相応する１
つをマークする。次に出力スイツチ１６１は
RAM１３１，１３７，……，１４３の内の相応
する１つをバス１６０に接続する。次にデータ信
号が加えられ、前記RAMまたは前記RAMのセ
クタ中に記憶される。RAM１３１，１３７，…
…，１４３の容量は充分大であり、伝送システム
の最大遅延に対処し得るようになつている。ある
いはRAMを用いる代りにメモリ装置として循環
シフト・レジスタを使用しても良い。

ここでチヤネル１２および２８は同期している
ものと仮定している。即ちマスタおよび端末１１
および２９の各々におけるクロツク信号の差は極
めてわずかであり、64kb／ｓで伝送されるデー
タ信号は非同期的にはならないものと仮定してい
る。このような仮定により有限容量のメモリ装置
を使用することが出来る。

カウンタ１７３が並直列変換器１６９をエネイ
ブルすると、変換器１６９はRAM１３１，１３
７，……，１４３からのその入力導線上の並列信
号を読み込み、これら信号を直列フオーマツトに
変換し、出力導線１７８上に加える。導線１７８
上の信号は第３図と関連して先に示した導線１０
上の加入者から受信された高速信号である。

並直列変換器１６９はフラグ検出器１７５に接
続されている。フラグ検出器１７５は導線３０上
の高速信号をモニタし、この信号と記憶されたパ
ターンとを比較する。フラグ検出器１７５がメツ
セージの終了時点でフラグを検出すると、該検出
器１７５はそのリセツツト導線をエネイブルす
る。リセツト導線は第５図に示す種々のカウンタ
およびレジスタをリセツトする。電話接続はまた
例えば最終中央局２７（第３図）に“オン・フツ
ク”信号を提供することによりフラグ検出器１７
５の出力に応動して切離される。

ここでチヤネル１２，２８は必ずしも専用線で
ある必要はないことに注意されたい。事実高速デ
ータの伝送に使用されない場合にはこのようなチ
ヤネル１２，２８の他のサービスに使用可能であ
る。

適当な計画を立てることにより、第４および第
５図の使用されていない装置の多くは同時データ
伝送あるいは他のサービスに使用することが出来
る。

適当な変更を加えることにより、高速直列デー
タ流を伝送するデユプレツクス・モードの端末と
して使用することも可能である。

以上要約すると次の通りである。

１ 地理的に隔つて存在する発信端末１１と受信
端末２９の間で高速直列データ流を伝送するよ
う作られたデイジタル伝送システムにおいて、 前記発信端末１１は前記高速直列データ流を
ビツト毎又はサンプル毎に逐次予め定められた
複数個の低速チヤネル１２に分配する手段９６
を有し、 前記受信端末２９は前記低速チヤネル２８の
各々を同定する手段１２７，１３３，……，１
３９と、 前記低速チヤネル２８を再配列して前記高速
直列データ流を取り出す手段１２５，１５９，
１６１とを有することを特徴とするデイジタル
伝送システム。

２ 第１項記載のデイジタル伝送システムにおい
て、 前記低速チヤネル２８の各々から受信された
データを記憶する手段１３１，１３７，……，
１４３を有することを特徴とするデイジタル伝
送システム。

３ 第２項記載のデイジタル伝送システムにおい
て、 前記受信端末２９は、前記低速チヤネル２８
の内最後に到着したものを同定する手段１１
１，１１９，１２１，１６３，１６５と、 該同定手段１１１，１１９，１２１，１６
３，１６５に応動して前記記憶手段１３１，１
３７，……，１４３をエネイブルして同時に読
み出す手段１６７とを有することを特徴とする
デイジタル伝送システム。

４ 第２項記載のデイジタル伝送システムにおい
て、 前記記憶手段１３１，１３７，……，１４３
の各々の中のデータを並列に読み出す手段１６
７を有することを特徴とするデイジタル伝送シ
ステム。

５ 第４項記載のデイジタル伝送システムにおい
て、 前記並列データを直列形態に変換し、それに
よつて前記高速直列データ流を再生する手段１
６９により特徴づけられるデイジタル伝送シス
テム。

６ 第５項記載のデイジタル伝送システムにおい
て、 メツセージの終了を指示するフラグを同定す
る手段１７５と、 前記受信端末２９の装置１０９，１１１，１
２１，１２３，１４５，１６７，１７７をリセ
ツトする手段と、 中間施設１３，１９，２０，２１，……，２
２，２７および発信端末１１にメツセージの終
了を指示し、それによつて接続を切離す手段に
より特徴づけられるデイジタル伝送システム。

７ 発信端末１１と受信端末２９の間で高速直列
データ流を伝送する方法において、 発信端末１１は、前記高速直列データ流をビ
ツト毎又はサンプル毎に逐次予め定められた複
数個の低速チヤネル１２に分配し、 受信端末２９は、前記低速チヤネル２８の
各々を同定し、 前記低速チヤネル２８の最後を同定し、 そして、 前記低速チヤネルの適当な系列を復元し、そ
れによつて前記高速直列データ流を再生する階
程を有していることを特徴とする高速直列デー
タ流を伝送する方法。

８ 第７項記載の方法において、更に、 発信端末１１はヘツダ、データ・メツセージ
の１部およびフラグの１部より成る構造（第１
図）を有するよう各チヤネル１２のデータのフ
オーマツト付けを行う階程により特徴づけられ
る方法。

９ 第８項記載の方法において、更に、 発信端末１１は前記高速直列データ流の最後
尾において前記データ・メツセージの終了を指
示するべく前記フラグを導入し、 前記フラグをビツト毎に逐次前記低速チヤネ
ル１２に分配する階程より成ることを特徴とす
る方法。

10 第７項記載の方法において、更に、 受信端末２９の各低速チヤネルに逐次遅延を
導入し、それによつて受信端末２９をエネイブ
ルし、前記低速チヤネル２８の各々を同定し、
メモリ・デバイス１３１，１３７，……，１４
３中にデータを記憶させる階程を有することを
特徴とする方法。

11 第７項記載の方法において、更に、 受信端末２９は前記チヤネルの内の最後のも
のが到着するまで前記低速チヤネルからのデー
タを記憶しておくのに十分な程大きな容量を
各々が有する複数個のメモリ装置１３１，１３
７，……，１４３を提供する階程を有すること
を特徴とする方法。

12 第11項記載の方法において、更に、 前記メモリ装置１３１，１３７，……，１４
３からデータを並列に読み出し、 該データを並列から直列に変換することによ
り元の高速直列データ流を再生する階程により
特徴づけられる方法。

13 第７項記載の方法において、更に 受信端末が前記フラグを同定し、 受信端末の装置１０９，１１１，１２１，１
２３，１４５，１６７，１７７をリセツトし、
それによつて受信端末２９から発信端末１１へ
の接続を切離す階程により特徴づけられる方
法。

14 高速直列データ流を伝送する発信端末１１に
おいて、 複数個の低速チヤネル１２の各々に対する固
有の電話コードを自動的にダイアルする手段４
８，４９，……，５０と、 受信端末２９からの前記複数個の低速チヤネ
ル１２の各々に対するアクノリジ・コードを検
出する手段７１，７２，……，７３と、 前記高速直列データ流をビツト毎またはサン
プル毎に逐次予め定められた複数個の前記低速
チヤネル１２に分配する手段９６とにより特徴
づけられる発信端末。

15 高速直列データ流を伝送する受信端末２９に
おいて、 複数個の到来低速チヤネル２８の各々を同定
する手段１２７，１３３，……，１３９と、 前記到来低速チヤネル２８を再配列して前記
高速直列データ流を取り出す手段１２５，１５
９，１６１と、 前記複数個の到来低速チヤネル２８の各々か
ら受信されたデータを起憶する手段１３１，１
３７，……，１４３とにより特徴づけられる受
信端末２９。

16 第15項記載の受信端末２９において、前記複
数個の到来低速チヤネル２８の各々による発信
端末１１からのサービス要求を検出する手段１
０３と、 前記複数個の到来低速チヤネル２８の各々に
よる前記発信端末１１へのアクノリジ・コード
を発生する手段１０５とにより特徴づけられる
受信端末。

17 第15項記載の受信端末２９において、 前記複数個の到来低速チヤネル２８の内最後
に到着するものを同定する手段１１１，１１
９，１２１，１６３，１６５と、 該同定手段１１１，１１９，１２１，１６
３，１６５に応動して、前記複数個の記憶手段
１３１，１３７，……，１４３をエネイブルし
て並列に読み出す手段とにより特徴づけられる
受信端末。

18 第17項記載の受信端末２９において、 前記並列データを直列フオーマツトに変換
し、それによつて前記高速直列データ流を再生
する手段１６９を有することを特徴とする受信
端末。

19 第18項記載の受信端末２９において、 メツセージの終了を決定するフラグを同定す
る手段１７５と、 前記受信端末２９の装置１０９，１１１，１
２１，１２３，１４５，１６７，１７７をリセ
ツトする手段と、 前記メツセージの終了を中間施設１３，１
９，２０，２１，……，２２，２７および前記
発信端末１１に指示し、それによつて接続を切
離す手段とにより特徴づけられる受信端末。

【図面の簡単な説明】

第１図は本発明に従うシステムで伝送されるデ
ータ・メツセージのフオーマツト、第２図は第１
図に示すヘツダのブロツク図、第３図は本発明に
従い異なる径路を経由しても良い複数個の低速チ
ヤネルを使用して２点間で高速度直列データ流の
伝送を行うよう作られた伝送システムのブロツク
図、第４図は第３図の伝送システムの発信端末の
詳細なブロツク図、第５図は第３図の伝送システ
ムの受信端末の詳細なブロツク図である。 〔主要部分の符号の説明〕、発信端末……１１、
受信端末……２９、抵速チヤネル……２８。

Claims (1)

1. 【特許請求の範囲】 １ 発信端末１１と受信端末２９との間で高速直
   列データ流の伝送を行う装置であつて、 該発信端末は、 情報をビツト毎又はサンプル毎の逐次パケツト
   に分割して該逐次パケツトを複数の低速チヤネル
   ２８に逐次分配し、そして各パケツトに付された
   ヘツダにそれが分配されているチヤネルの番号を
   表わすパケツト系列同定番号を有する情報記述パ
   ケツト系列を含める手段からなり、 該受信端末は、 該高速直列データ流が逐次分配された該逐次パ
   ケツトを伝送している該低速チヤネルを同定する
   手段、 該低速チヤネルの数に等しい複数のメモリユニ
   ツト１３１，１３７，１４３に該伝送されたパケ
   ツトの並列的蓄積を与える手段、及び 該パケツト系列同定番号に従つて該メモリユニ
   ツトへの並列蓄積を行うことにより該パケツト
   個々の順序をそろえて該伝送されたパケツトの正
   しい系列を回復し、そして全てのメツセージデー
   タの受信後該メモリユニツトの同時的並列出力を
   直列ビツト流に変換して該光束直列データ流を再
   生する手段からなるデータ流伝送装置。 ２ 特許請求の範囲第１項に記載の高速直列デー
   タ流伝送装置において、 前記全てのメツセージデータの受信後とは、該
   パケツト系列の最後に伝送されたパケツトを搬送
   している低速チヤネルを同定した後であることを
   特徴とする高速直列データ流伝送装置。