JPH0238018B2 - - Google Patents
Info
- Publication number
- JPH0238018B2 JPH0238018B2 JP58007975A JP797583A JPH0238018B2 JP H0238018 B2 JPH0238018 B2 JP H0238018B2 JP 58007975 A JP58007975 A JP 58007975A JP 797583 A JP797583 A JP 797583A JP H0238018 B2 JPH0238018 B2 JP H0238018B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- magnetic flux
- current
- loop
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
本発明は、ジヨセフソン電子計算機回路等に用
いられる高速性に優れた超伝導磁束量子論理回路
に関する。 超伝導磁束量子論理回路素子として、ジヨセフ
ソン接合を含む超伝導閉回路の特質を利用したカ
ントロン（Quantron）と呼ばれるものが提案さ
れているが、説明の便宜上、この従来技術との比
較は後記し、以下、先ず本発明を添付図面により
詳しく説明する。 第１図によつて本発明に用いる基本素子の原理
を説明する。第１図のMLは１つの超伝導ループ
（以下「主ループ」ともいう）であり、これに基
本磁束量子Φp（２×10-7guasscm-2）のＮ倍の磁束
NΦpが捕えられているとする。超伝導の性質上Ｎ
は整数に限られた端数は許されない。また、磁束
NΦpは主ループを循環する永久電流Ipによつて保
持された超伝導を破壊しない限り永久に同一値を
保つ。第１図のSWは、主ループMLを２つの領
域Ｌ１，Ｌ０（以下「副ループ」ともいう）に分
割する超伝導スイツチである。このスイツチが開
かれている状態では、第１図Ｄに示すように開い
た副ループＬ１にはΦoの半奇数倍Φ1＝（ｎ＋
１／２）Φoの磁束が分布し、開いた副ループＬ
０には半奇数倍Φ0＝（ｍ−１／２）Φoの磁束が
分布しているものとする。ただしｍ＋ｎ＝Ｎであ
る。 ここで、スイツチSWを閉状態（第１図Ｅ）に
すると、２つの副ループには半端な磁束量子の存
在は許されないので、整数値への切上げ、切下げ
が生じる。その整数値はスイツチが開状態（第１
図Ｄ）で外部から電流Ｉを介して与えられる微小
な制御磁束kΦoの正負で決まる。すなわち、ｋ＞
０ならば、Φ1＝（ｎ＋１）Φo、Φ0＝（ｍ−１）
Φoという状態が出現し、ｋ＜０ならば、Φ1＝
nΦo、Φ0＝mΦoの状態が出現し、この２種の状
態によつて１ビツト２進論理変数（例えば、前者
“０”、後者“１”）を表わすこととする。微小
な外部制御磁束kΦoによつて、各副ループごとに
±Φo／２の磁束が制御されることになり、各副
ループごとに１／（2k）の磁束増巾がなされた
ことになる。 このように、第１図の基本素子は分割不可能な
１個の基本磁束量子を半分に割るように、主ルー
プを２個の副ループに分割することによつて磁束
増巾作用を得るものであり、これに因んで“バイ
セクトロン（Bisectron）”とも呼ぶことにする。 整数Ｎの値は原理上任意の値でよいが、安定性
などの観点から今後はもつぱらＮ＝０とＮ＝１
（Ｎ＝−１は磁束の方向を逆にすれば、Ｎ＝１と
同等）の場合のみを取扱い、またスイツチ閉状態
で２個の副ループＬ１，Ｌ０はほゞ等しい自己イ
ンダクタンスＬをもち、スイツチ開状態で主ルー
プMLはほゞ2Lの自己インダクタンスをもつもの
とする。 第１図の基本素子でスイツチの開状態時に、主
ループに印加されている直流磁束は主ループ自身
を流れる永久電流によつて与えられている点から
“主ループ永久電流バイアス型”と呼ぶ。なお、
永久電流バイアスは超伝導ループ冷却時に適当な
外部磁界を主ループに与えることによつて実現で
きる。 これに対して、第２，３図は主ループ外の電流
ループによつてバイアス磁束を与える外部バイア
ス型の基本素子を示す。第２，３，４図のIBは直
流バイアス電流であつて、主ループ中に書かれて
いる“＋”と“−”の記号はそれぞれ＋Φo／２、
−Φo／２の磁束を表わす。第２図におけるスイ
ツチ開状態(D)と閉状態（E1）と（E0）において、
主ループを流れる電流IM、副ループを流れる電流
Ｉ１，Ｉ０、スイツチ部を流れる電流ISの状況
は、Ｎ＝１の主ループ永久電流バイアス型と同一
である。 第３図では２個の開いた副ループに−Φo／２、
＋Φo／２の直流バイアス磁束が外部から印加さ
れている場合である。スイツチ部を流れる電流IS
の状況は第２図と同一であるが、スイツチ開状態
(D)における主ループ電流は零（IM＝０）である
点、およびスイツチ閉状態（E1、E0）における
副ループ電流Ｉ１，Ｉ０の値が±Φo／2Lと対称
的である点が異なる。以下、スイツチ閉状態にお
ける副ループ電流が±Φo／2Lの値をとる第３図
の基本素子を“対称型”と呼ぶ。 次に、第４図は主ループに非循環的なバイアス
電流IBを流す型式のものを示す。この場合もスイ
ツチ部を流れる電流の状況は第２，３図と同一で
あるが、副ループ電流の状況は異なつている。 第２，３，４図のスイツチ部電流IS、副ループ
電流Ｉ１，Ｉ０の状況は、スイツチ開状態(D)では
ｘ＝１／２、スイツチ閉状態（E1、E0）ではｘ
＝１又はｘ＝０の論理値を表わす３値変数ｘを使
うと、第１表のように総括される。
いられる高速性に優れた超伝導磁束量子論理回路
に関する。 超伝導磁束量子論理回路素子として、ジヨセフ
ソン接合を含む超伝導閉回路の特質を利用したカ
ントロン（Quantron）と呼ばれるものが提案さ
れているが、説明の便宜上、この従来技術との比
較は後記し、以下、先ず本発明を添付図面により
詳しく説明する。 第１図によつて本発明に用いる基本素子の原理
を説明する。第１図のMLは１つの超伝導ループ
（以下「主ループ」ともいう）であり、これに基
本磁束量子Φp（２×10-7guasscm-2）のＮ倍の磁束
NΦpが捕えられているとする。超伝導の性質上Ｎ
は整数に限られた端数は許されない。また、磁束
NΦpは主ループを循環する永久電流Ipによつて保
持された超伝導を破壊しない限り永久に同一値を
保つ。第１図のSWは、主ループMLを２つの領
域Ｌ１，Ｌ０（以下「副ループ」ともいう）に分
割する超伝導スイツチである。このスイツチが開
かれている状態では、第１図Ｄに示すように開い
た副ループＬ１にはΦoの半奇数倍Φ1＝（ｎ＋
１／２）Φoの磁束が分布し、開いた副ループＬ
０には半奇数倍Φ0＝（ｍ−１／２）Φoの磁束が
分布しているものとする。ただしｍ＋ｎ＝Ｎであ
る。 ここで、スイツチSWを閉状態（第１図Ｅ）に
すると、２つの副ループには半端な磁束量子の存
在は許されないので、整数値への切上げ、切下げ
が生じる。その整数値はスイツチが開状態（第１
図Ｄ）で外部から電流Ｉを介して与えられる微小
な制御磁束kΦoの正負で決まる。すなわち、ｋ＞
０ならば、Φ1＝（ｎ＋１）Φo、Φ0＝（ｍ−１）
Φoという状態が出現し、ｋ＜０ならば、Φ1＝
nΦo、Φ0＝mΦoの状態が出現し、この２種の状
態によつて１ビツト２進論理変数（例えば、前者
“０”、後者“１”）を表わすこととする。微小
な外部制御磁束kΦoによつて、各副ループごとに
±Φo／２の磁束が制御されることになり、各副
ループごとに１／（2k）の磁束増巾がなされた
ことになる。 このように、第１図の基本素子は分割不可能な
１個の基本磁束量子を半分に割るように、主ルー
プを２個の副ループに分割することによつて磁束
増巾作用を得るものであり、これに因んで“バイ
セクトロン（Bisectron）”とも呼ぶことにする。 整数Ｎの値は原理上任意の値でよいが、安定性
などの観点から今後はもつぱらＮ＝０とＮ＝１
（Ｎ＝−１は磁束の方向を逆にすれば、Ｎ＝１と
同等）の場合のみを取扱い、またスイツチ閉状態
で２個の副ループＬ１，Ｌ０はほゞ等しい自己イ
ンダクタンスＬをもち、スイツチ開状態で主ルー
プMLはほゞ2Lの自己インダクタンスをもつもの
とする。 第１図の基本素子でスイツチの開状態時に、主
ループに印加されている直流磁束は主ループ自身
を流れる永久電流によつて与えられている点から
“主ループ永久電流バイアス型”と呼ぶ。なお、
永久電流バイアスは超伝導ループ冷却時に適当な
外部磁界を主ループに与えることによつて実現で
きる。 これに対して、第２，３図は主ループ外の電流
ループによつてバイアス磁束を与える外部バイア
ス型の基本素子を示す。第２，３，４図のIBは直
流バイアス電流であつて、主ループ中に書かれて
いる“＋”と“−”の記号はそれぞれ＋Φo／２、
−Φo／２の磁束を表わす。第２図におけるスイ
ツチ開状態(D)と閉状態（E1）と（E0）において、
主ループを流れる電流IM、副ループを流れる電流
Ｉ１，Ｉ０、スイツチ部を流れる電流ISの状況
は、Ｎ＝１の主ループ永久電流バイアス型と同一
である。 第３図では２個の開いた副ループに−Φo／２、
＋Φo／２の直流バイアス磁束が外部から印加さ
れている場合である。スイツチ部を流れる電流IS
の状況は第２図と同一であるが、スイツチ開状態
(D)における主ループ電流は零（IM＝０）である
点、およびスイツチ閉状態（E1、E0）における
副ループ電流Ｉ１，Ｉ０の値が±Φo／2Lと対称
的である点が異なる。以下、スイツチ閉状態にお
ける副ループ電流が±Φo／2Lの値をとる第３図
の基本素子を“対称型”と呼ぶ。 次に、第４図は主ループに非循環的なバイアス
電流IBを流す型式のものを示す。この場合もスイ
ツチ部を流れる電流の状況は第２，３図と同一で
あるが、副ループ電流の状況は異なつている。 第２，３，４図のスイツチ部電流IS、副ループ
電流Ｉ１，Ｉ０の状況は、スイツチ開状態(D)では
ｘ＝１／２、スイツチ閉状態（E1、E0）ではｘ
＝１又はｘ＝０の論理値を表わす３値変数ｘを使
うと、第１表のように総括される。
【表】
こゝで、b1・Φo／Ｌとb0・Φo／Ｌはそれぞれ
副ループ（Ｌ１とＬ０）にスイツチ開状態時に流
れるバイアス電流である。それらは図面ごとに互
に相異なるが、いずれの場合も基本磁束量子Φo
を半分に割るようにスイツチを閉じるので、閉状
態におけるスイツチ電流ISは同一の値２（ｘ−
１／２）Φo／Ｌをもつ。したがつて、副ループ
の電流バイアス値の差異以外は、第２，３，４図
の基本素子はスイツチ開状態時に印加された微小
な入力磁束kΦoによつて、スイツチ閉状態の磁束
量子の分布を制御する点において同一の作用効果
をもつ。 以上の説明では、基本素子に使用される超伝導
スイツチSWは説明の便宜上、機械的なスイツチ
のように図示してきたが、実際には電磁気的なス
イツチ信号SSに感応して作動する電子スイツチ
を使用する。この状況は第５図のように表わすこ
とゝする。 すなわち、同図で三角形を表わしている部分は
電子スイツチSWであり、SSGはスイツチ信号印
加手段である。なお、磁束バイアス印加手段の外
部入力印加手段は他の図面を表わしたので省略し
てある。 次に、この電子スイツチの実現法の諸例を示
す。第６図で、ISはスイツチ部を流れる電流、SC
はスイツチ部を構成する超伝導体、CSSはスイツ
チ制御電流ISSを流すコイルであり、Ａ図は原理
図で、Ｂ図はそれを薄膜化したものを示す。スイ
ツチ制御電流によつて発生する磁界HSSが超伝導
体SCの臨界磁界HCを越えると、超伝導体SCは常
伝導状態すなわち開状態となる。第６図の場合に
は、磁界HSSとスイツチ部を流れる電流ISの向き
が平行であるので“平行型またはクライオトロン
（Cryonron）型スイツチ”という。 第７図の場合には磁界HSSとスイツチ部を流れ
る電流ISが直交しているので、“直交型スイツ
チ”と呼ぶ。超伝導体が非常に薄い膜の場合のス
イツチ特性は、次に述べる直流SQUID（超伝導量
子干渉素子）と類似している。 第８図は直流SQUIDをスイツチ部に使用する
ものである。Ａ図で、Ｊ１，Ｊ２はジヨセフソン
接合であつて、スイツチ制御電流ISSが２個の接
合Ｊ１，Ｊ２を周回するループに磁束Φssを通そ
うとすると、Ｂ図に示すようにΦss＝±Φo／２の
時に臨界超伝導電流ICは最小値IMINをとり、Φss＝
０のとき最大値IMAXをとることは、直流SQUID
として周知のところである。 Ｃ図では２個のジヨセフソン接合Ｊ１，Ｊ２を
直列にしてその中点にスイツチ制御電流ISSを流
すものである。 第２，３，４図に示した基本素子で、スイツチ
開状態では｜IC｜＜Φo／2πL、閉状態では｜IC｜
＞Φo／2πLであれば、前に説明した基本素子の
作用効果が出現するのである。 第９図ではスイツチ部は超伝導体薄膜SCであ
つて、こゝに電磁波（光）RSSをスイツチ制御信
号として与えると、RSSの熱作用、光励起による
超伝導電子の増減などのため、超伝導臨界電流IC
が変化することを利用して基本素子に必要なスイ
ツチ作用を得るもので、“電磁波型スイツチ”と
呼ぶことにする。 以上に述べた基本素子（Bisectron）の複数個
を超伝導自己インダクタンスと相互インダクタン
ス（“超伝導”を冠するのは直列直流抵抗が零で
ある意味）より成る超伝導インダクタンス回路網
を介して結合することにより、閾値論理演算回路
が構成される。すなわち、１個の基本素子の微小
制御磁束として、他の基本素子の副ループ電流Ｉ
１，Ｉ０またはスイツチ部電流ISを超伝導インダ
クタンス回路網を介して印加する。 第１０図において、Ｂ１，Ｂ２，Ｂ３とＢ４は
第３図の対称型基本素子（磁束バイアス回路は記
入省略）とし、Ｂ１，Ｂ２とＢ３はスイツチ閉状
態にあつてそれぞれｘ、ｙとｚの論理値を表わす
とする。第１０図ではＢ４はＢ１，Ｂ２，Ｂ３と
インダクタンス回路網（この場合、自己インダク
タンス）によつて結合され、Ｂ４の副ループＬ１
のインダクタンスＬは３個の微小インダクタンス
kLと残余の部分（１−3k）Ｌに分割されている。
Ｂ４のスイツチを開状態から閉状態に切換えたと
き、Ｂ４の表わす論理値ｆはｘ、ｙ、ｚの多数決
論理関数ｆ＝maj（ｘ、ｙ、ｚ）となる。第１０
図の基本素子間の結合する自己インダクタンス
kLを相互インダクタンスＭ＝kLに変更したもの
が第１１図であり、作用効果は第１０図のそれと
全く同一であるが、全ての基本素子が直流的に絶
縁されている点がその特徴である。もつと複雑な
超伝導インダクタンス回路網で結合する場合に
は、この絶縁作用は極めて有用であり、また多数
の基本素子を使う場合には、共通アース電流雑音
が皆無である点が大きな利点である。 第１２図では、基本素子２個間の結合に２ケの
相互インダクタンスM′とM″（M′，M″＝kL2とす
る。）を使用するものである。中間のループｌ１，
ｌ２，ｌ３を超伝導体で構成すれば、超伝導磁束
変圧器作用により直流磁束も伝達されるので、第
１０，１１図と同一の作用効果がある。 また、第１２図では結合用のループｌ１，ｌ
２，ｌ３が基本素子とすべて直流的に絶縁されて
いるので、論理回路を超伝導体薄膜で作成する場
合、基本素子と結合ループとを別個の板材の上に
製作し、後から２枚の板材を第１３図に示すよう
に磁器的に密着させることにより、全回路が完成
するという製造技術上の利点がある。すなわち、
第１３図の板材Ｂの上面に基本素子を、板材Ａの
下面に結合ループを形成するのである。 第１０，１１，１２図では、基本素子の副ルー
プ間、すなわち副ループ電流をインダクタンス回
路網で結合しているが、第１４図のようにスイツ
チ部電流（IS）をインダクタンス回路網で結合し
ても同一の作用効果が得られる。 第１０，１１，１２図の多数決論理回路におい
て、変数ｚを０、１の定数に固定すれば、and回
路とor回路が得られる。 and（ｘ、ｙ）＝maj（ｘ、ｙ、０） or（ｘ、ｙ）＝maj（ｘ、ｙ、１） この場合、ｚは一定の直流バイアス磁束を供給
するに過ぎないから、わざわざ基本素子から供給
する必要はなく、直流バイアスを調整すればよ
い。このためには、基本素子Ｂ４の両副ループに
印加される直流バイアス磁束を微小量（±kΦo／
２）だけ変化させればよい。 第３，４図の対称型基本素子では、第１表に示
したように論理変数値ｘの０、１に応じてスイツ
チ部電流IS、副ループ電流Ｉ１，Ｉ０は、それぞ
れ±Φo／Ｌ、±Φo／2L、＋Φo／2Lと、いずれも
電流の極性が逆転する。したがつて、ｘの否定
を表わすには電流の極性を逆転すればよく、特別
な否定回路素子を必要としない。例えば、第１
０，１１，１２，１４図の多数決回路でｘを否定
ｘに変更した関数ｇ＝maj（、ｙ、ｚ）を実現
する回路を作るには、基本素子Ｂ１とＢ４の間の
結合極性を逆転すればよい。第１５図はこれを実
現する方法を示すもので、第１０，１１，１２，
１４図のＢ１とＢ４間の結合部のみを示し他の結
合（ｙ、ｚ入力配線）は省略してある。第１５図
のＡ１０，Ａ１１，Ａ１２，Ａ１４はそれぞれ第
１０，１１，１２，１４図の信号ｘを表わす電流
の極性を逆転した回路である。 第１表から対称型基本素子の副ループＬ１とＬ
０の電流の向きが逆転されている。これを利用し
てｘの否定出力電流を得るのが第１５図Ｂ１であ
り、Ｂ４の逆側の副ループＬ０にｘの肯定電流を
流し、Ｂ４にｘに否定入力を導入するのがＢ０で
ある。 第１，２，４図の非対称的基本素子を第１０，
１１，１２，１４，１５図のように、インダクタ
ンス回路網で結合して対称型基本素子の場合と同
様に論理演算を実行できるが、この場合には副ル
ープを流れるバイアス電流値（第１表のb1、b0）
を考慮してバイアス磁束を調整する必要がある。
この調整は入力側のみならず出力側に接続されて
いる基本素子の分も含めて行う必要がある。 これを第１６図によつて説明すると、第１６図
のＢ１，Ｂ２，Ｂ３，Ｂ４とＢ５は、第２図の型
の基本素子とする。Ｂ１，Ｂ２，Ｂ３とＢ４の相
互接続状況は第１０図と全く同じであるが、Ｂ４
の出力をＢ５の入力として使用するためインダク
タンス結合が追加されている。この場合の副ルー
プのバイアス電流の影響は、入力側Ｂ１，Ｂ２，
Ｂ３が＋3kΦo／2L、出力側Ｂ３が−kΦo／2Lで
これを加算すると、2kΦo／2Lの直流バイアス入
力がＢ４に入ることになるので、第１０図と同一
の作用効果を得るには、Ｂ４には−2kΦo／２に
相当する直流バイアス磁束の調整を要する。 x1、x2……xoは０と１の値をとるｎ個の２値論
理変数とする。ｎ変数論理関数ｆ（x1、x2、……
xoの値が、 w1x1＋w2x2＋……woxo−Ｔ＞０ であればｆ＝１、でなければｆ＝０となる場合、
ｆは閾値論理関数という。ここで、w1、w2……
woは変数の重み、Ｔは閾値と呼ばれる正又は負
の定数である。 例えば、３入力多数決関数maj（x1、x2、x3）
はw1＝w2＝w3＝１、Ｔ＝３／２として閾値論理
関数である。１個の基本素子をインダクタンス回
路網で他のｎ個の基本素子と結合する回路におい
て、インダクタンス結合の強度を重みw1、w2…
…woに比例させバイアス磁束値を閾値Ｔに相当
するように調整することにより、閾値論理関数ｆ
（x1、x2、……xo）を実現する回路が得られる。 インダクタンス回路網は受動線型回路であるの
で、基本素子間の結合に方向性をもたせることは
できない。すなわち、第１７図に示すように、基
本素子ＸとＦが強度ｋで結合されているとする。
（XF）のようにＸがスイツチ閉状態にあるとする
と、Ｘは±Φo／２の磁束量子の変化分の影響を
スイツチ開状態にあるＦに±kΦo／２だけ及ぼ
す。逆に（FX）のようにＦがスイツチ閉状態に
あるときの影響は、スイツチ開状態にあるＸに±
kΦo／２だけ及ぶ。したがつて、インダクタンス
回路網結合では２個の基本素子相互間の信号の伝
達に方向性はない。 インダクタンス回路網によつて相互に結合され
ている多数の基本素子からなる論理回路におい
て、信号伝達に方向性をもたせるにはパラメトロ
ンと同様にスイツチ部を３相以上の多相スイツチ
信号によつて開閉すればよい。 第１８図は３相のスイツチ信号を示す。すなわ
ち、第５図のスイツチ信号印加手段SSGが第１８
図の３相のスイツチ信号を供給するのである。基
本素子を相１，２，３でそれぞれスイツチされる
３組に分けると、３相（３以上の多相でも同じ）
のスイツチは順次かつ循環的に開閉されるので、
組１（相１）の信号が組２に、組２のそれが組３
に、組３のそれが組１に循環的に方向性をもつて
伝わる。逆行信号は各相（例えば相１）のスイツ
チが開から閉に変化するときは切れている（相２
は開状態）のでその影響は現われない。 次に、いくつかの留意すべき点について述べ
る。第１図の基本素子の原理図では、スイツチ部
SWは主ループMLを分割する位置に直接接続さ
れていたが、第１９図のように相互インダクタン
ス（磁束変圧器）Ｍを介して接続しても同一の作
用効果が得られる。要は、スイツチ部が主ループ
を磁気的に副ループ（Ｌ１とＬ０）に分割するよ
うに接続されることにより、同一の作用効果が得
られる。いずれの場合にも、スイツチを閉じた時
に、スイツチ部を磁束量子の半端部±Φo／２だ
げがいずれかの方向に通過して、安定な超伝導磁
束量子状態が出現する。 次に、直流バイアス電流IBを流す回路は主ルー
プ内の磁束分布変化に対して不感応であることが
望ましい。すなわち、主ループ内でスイツチ部の
開閉などに伴い磁束の分布が変化したときに、直
流バイアス電流回路にパルス起電力が発生しない
ことを不感応と呼ぶことにする。有感応であると
直流バイアス回路を通じて雑音的な基本素子の結
合を生じ特性を著しく劣化する。特に直流バイア
ス回路を（直流抵抗が零である）超伝導線で多数
の素子に直列に供給する場合、この不感応条件は
重要である。例えば、第２０図は第２図の基本素
子２個（Ｘ、Ｆ）のバイアス電流回路を直列にし
たものである。C1，C3，C3を浮遊容量とすると、
このバイアス回路は有感応であるので、どんな不
測の事態が起るか分らない。 第４図の基本素子ではこの不感応条件が明らか
に満たされている。 第３図の基本素子では２個の副ループに流すバ
イアス電流IBを第２１図に示すように直列にする
と有感応となり、第２２図に示すように１素子内
は並列に、他素子とは直列にすることにより不感
応となる。 直流バイアス電流供給法には、さらに直流浮遊
磁界の問題がある。すなわち、第４，２０，２１
図の直流バイアス電流IBを流す電線（バイアス線
と呼ぶ）では、各基本素子と相互インダクタンス
で結合している部分は所定の直流磁束バイアスを
与えるようになつているが、バイアス線のその他
の部分で発生する磁界の影響は考慮されていな
い。また、直流バイアス電流を多数の基本素子に
直列的に供給する場合、直流電流の帰還線の影響
（それどころか帰還線の位置も明示されていな
い。）も考慮されていない。基本素子は直流磁束
に感応する素子であるから直流バイアス電流の全
循環経路にわたり、それが発生する浮遊磁界の不
測の効果をもたらさないよう配慮が必要である。
この種の効果を充分に減少せしめた直列直流バイ
アス電流の供給法を次に示す。 第２３，２４図でＸとＦは第４図の型の基本素
子とし、実線は一平面内のコイル、鎖線はそれよ
り一層下のコイル（導線）、点線はそれより一層
上のコイルを表わす３層導線薄膜で構成されてい
る基本素子群とする。 第２３図の場合には、直流バイアス電流IBの帰
還線（鎖線）は各基本素子の２ケの副ループに差
動的な磁界Ｈを与え、これは直流バイアスの移動
の相当し、この影響を考慮しないと基本素子は正
しく作動しない。一方、第２４図のように帰還線
を上下層に設ければこのような影響はない。２層
の帰還線でも帰還線の位置を調整することによ
り、帰還路の影響は消去できる。いずれにせよ、
直流バイアス電流の還流路はその立体的な構造を
考慮して浮遊磁界の悪影響がないように作成しな
い限り、安定な作動は実現できない。 同様な留意事項はスイツチ制御信号の供給につ
いても必要である。第２５図は第８図の直流
SQUID型スイツチの場合のスイツチ電流ISSの供
給法の一例を示す。ISSの形成する磁界は必要部
以外は往路と帰路が近接したストリツプライン
SLで形成し、スイツチ制御電流ISSの形成する浮
遊磁界の影響を軽減している。 次に、基本素子を作動させるに必要なエネルギ
ーについて述べる。 第２，３，４図のいずれの基本素子もスイツチ
閉状態でスイツチ部を流れる電流はIS＝±Φo／
Ｌで、これがＬ／２のインダクタンス負荷に流れ
るので、Ep＝IS 2L／４＝Φo2／4Lだけスイツチ閉
状態の電磁エネルギーが高い。このエネルギーは
結局、スイツチ制御信号から供給されるわけであ
り、スイツチを周波数ｆのスイツチ信号で開閉す
れば、Ｐ＝fEの電力を必要とする。 今、基本素子の１つの立体的構造が与えられた
とき、これを長さで１／Ｎに縮小すると、１素子
当りの所要エネルギーはNEpとＮ倍となる。すな
わち、小型化する程所要のエネルギーが増大す
る。このエネルギーを減少させるには、コイルの
断面積を変えずに捲数をｎ回にすれば、エネルギ
ーはEp／n21／n2になる。第２６図は２回捲の基
本素子を示す。この場合、主ループは２個の２回
捲コイルから成るが、超伝導ループであることに
変りない。また、副ループＬ１とＬ０はそれぞれ
２回捲のコイルから形成される。 以上に述べた本発明の基本素子（Bisectron）
に類似した素子にカントロン（Quantron）が提
案されているので、本発明と対比して説明する。 第２７図はカントロンの原理図であり、記号は
全て第４図と同一で第４図の基本素子から主ルー
プMLの副ループLOを取外したものに相当する。
すなわち、カントロンはバイセクトロンの半かけ
といえる。両者の重要な差異は、カントロンでは
微小磁束入力kΦoによつて１個のループＬ１の磁
束が±Φo／２だけ制御されるのに対して、バイ
セクトロンでは２個の副ループＬ１，Ｌ０のそれ
ぞれの磁束が±Φo／２、〓Φo／２に制御され、
出力として使うことのできる磁束変化の総量がカ
ントロンの２倍であることと、スイツチ閉状態で
は独立な２個のループから出力磁束が取り出せる
ことにある。特に、この２倍効果は重要である。
その一例として、第２８図に２分岐回路、すなわ
ち１個の素子（バイセクトロン又はカントロン）
Ｘの出力を他の２個の素子ＦとＧに送る場合をあ
げる。第２８図でＢ，Ｑはそれぞれバイセクトロ
ンとカントロンの場合であり、結合には第１１図
の相互インダクタンス結合を用い、バイアス電流
回路（kΦo程度の直流バイアス調整を含む）は図
から省略してある。 素子は多相クロツクでスイツチが開閉され、Ｘ
は相１，Ｆ，Ｇは相２の群に属するとする。今、
Ｘはスイツチ閉状態にあり、ＦとＧは開から閉状
態に移る瞬間を考える。ＦとＧは完全に同特性で
はなく、一方例えばＦが多少早めに閉状態になる
とすると、Ｆの状態変化が後発のＧの入力磁束に
影響を及ぼす恐れがあり、これを“同相雑音”と
呼ぶことにする。バイセクトロンの場合(B)、Ｘの
閉状態では２個の副ループは完全に独立であるか
ら同相雑音ではない。一方、カントロンの場合
（Ｑ）、Ｆの先発状態変化はＸのループＬ１を経由
して後発Ｇの入力に同相雑音として悪影響を及ぼ
す。 安定かつ安全にとれる出力分岐数の最大量をＮ
＝2nとする。Ｎが大きいことは論理回路の構成
上非常に重要である。バイセクトロンの場合、Ｎ
分岐は２つの副ループで半分ずつ分担すれば、最
悪の同相雑音は（ｎ−１）個からのもので、正規
入力磁束をkΦoとする同相雑音の最大値は（ｎ−
１）k2Φoで、同相雑音のＳ／Ｎ比はｋ＝１／ｋ
として、Ｓ／Ｎ＝ｋ／（ｎ−１）である。一方、
カントロンではこの値は、Ｓ／Ｎ＝Ｋ／（2n−
１）である。これを示すのが第２表であり、これ
からバイセクトロンの２個の副ループの効用が著
しいものであることが理解される。
副ループ（Ｌ１とＬ０）にスイツチ開状態時に流
れるバイアス電流である。それらは図面ごとに互
に相異なるが、いずれの場合も基本磁束量子Φo
を半分に割るようにスイツチを閉じるので、閉状
態におけるスイツチ電流ISは同一の値２（ｘ−
１／２）Φo／Ｌをもつ。したがつて、副ループ
の電流バイアス値の差異以外は、第２，３，４図
の基本素子はスイツチ開状態時に印加された微小
な入力磁束kΦoによつて、スイツチ閉状態の磁束
量子の分布を制御する点において同一の作用効果
をもつ。 以上の説明では、基本素子に使用される超伝導
スイツチSWは説明の便宜上、機械的なスイツチ
のように図示してきたが、実際には電磁気的なス
イツチ信号SSに感応して作動する電子スイツチ
を使用する。この状況は第５図のように表わすこ
とゝする。 すなわち、同図で三角形を表わしている部分は
電子スイツチSWであり、SSGはスイツチ信号印
加手段である。なお、磁束バイアス印加手段の外
部入力印加手段は他の図面を表わしたので省略し
てある。 次に、この電子スイツチの実現法の諸例を示
す。第６図で、ISはスイツチ部を流れる電流、SC
はスイツチ部を構成する超伝導体、CSSはスイツ
チ制御電流ISSを流すコイルであり、Ａ図は原理
図で、Ｂ図はそれを薄膜化したものを示す。スイ
ツチ制御電流によつて発生する磁界HSSが超伝導
体SCの臨界磁界HCを越えると、超伝導体SCは常
伝導状態すなわち開状態となる。第６図の場合に
は、磁界HSSとスイツチ部を流れる電流ISの向き
が平行であるので“平行型またはクライオトロン
（Cryonron）型スイツチ”という。 第７図の場合には磁界HSSとスイツチ部を流れ
る電流ISが直交しているので、“直交型スイツ
チ”と呼ぶ。超伝導体が非常に薄い膜の場合のス
イツチ特性は、次に述べる直流SQUID（超伝導量
子干渉素子）と類似している。 第８図は直流SQUIDをスイツチ部に使用する
ものである。Ａ図で、Ｊ１，Ｊ２はジヨセフソン
接合であつて、スイツチ制御電流ISSが２個の接
合Ｊ１，Ｊ２を周回するループに磁束Φssを通そ
うとすると、Ｂ図に示すようにΦss＝±Φo／２の
時に臨界超伝導電流ICは最小値IMINをとり、Φss＝
０のとき最大値IMAXをとることは、直流SQUID
として周知のところである。 Ｃ図では２個のジヨセフソン接合Ｊ１，Ｊ２を
直列にしてその中点にスイツチ制御電流ISSを流
すものである。 第２，３，４図に示した基本素子で、スイツチ
開状態では｜IC｜＜Φo／2πL、閉状態では｜IC｜
＞Φo／2πLであれば、前に説明した基本素子の
作用効果が出現するのである。 第９図ではスイツチ部は超伝導体薄膜SCであ
つて、こゝに電磁波（光）RSSをスイツチ制御信
号として与えると、RSSの熱作用、光励起による
超伝導電子の増減などのため、超伝導臨界電流IC
が変化することを利用して基本素子に必要なスイ
ツチ作用を得るもので、“電磁波型スイツチ”と
呼ぶことにする。 以上に述べた基本素子（Bisectron）の複数個
を超伝導自己インダクタンスと相互インダクタン
ス（“超伝導”を冠するのは直列直流抵抗が零で
ある意味）より成る超伝導インダクタンス回路網
を介して結合することにより、閾値論理演算回路
が構成される。すなわち、１個の基本素子の微小
制御磁束として、他の基本素子の副ループ電流Ｉ
１，Ｉ０またはスイツチ部電流ISを超伝導インダ
クタンス回路網を介して印加する。 第１０図において、Ｂ１，Ｂ２，Ｂ３とＢ４は
第３図の対称型基本素子（磁束バイアス回路は記
入省略）とし、Ｂ１，Ｂ２とＢ３はスイツチ閉状
態にあつてそれぞれｘ、ｙとｚの論理値を表わす
とする。第１０図ではＢ４はＢ１，Ｂ２，Ｂ３と
インダクタンス回路網（この場合、自己インダク
タンス）によつて結合され、Ｂ４の副ループＬ１
のインダクタンスＬは３個の微小インダクタンス
kLと残余の部分（１−3k）Ｌに分割されている。
Ｂ４のスイツチを開状態から閉状態に切換えたと
き、Ｂ４の表わす論理値ｆはｘ、ｙ、ｚの多数決
論理関数ｆ＝maj（ｘ、ｙ、ｚ）となる。第１０
図の基本素子間の結合する自己インダクタンス
kLを相互インダクタンスＭ＝kLに変更したもの
が第１１図であり、作用効果は第１０図のそれと
全く同一であるが、全ての基本素子が直流的に絶
縁されている点がその特徴である。もつと複雑な
超伝導インダクタンス回路網で結合する場合に
は、この絶縁作用は極めて有用であり、また多数
の基本素子を使う場合には、共通アース電流雑音
が皆無である点が大きな利点である。 第１２図では、基本素子２個間の結合に２ケの
相互インダクタンスM′とM″（M′，M″＝kL2とす
る。）を使用するものである。中間のループｌ１，
ｌ２，ｌ３を超伝導体で構成すれば、超伝導磁束
変圧器作用により直流磁束も伝達されるので、第
１０，１１図と同一の作用効果がある。 また、第１２図では結合用のループｌ１，ｌ
２，ｌ３が基本素子とすべて直流的に絶縁されて
いるので、論理回路を超伝導体薄膜で作成する場
合、基本素子と結合ループとを別個の板材の上に
製作し、後から２枚の板材を第１３図に示すよう
に磁器的に密着させることにより、全回路が完成
するという製造技術上の利点がある。すなわち、
第１３図の板材Ｂの上面に基本素子を、板材Ａの
下面に結合ループを形成するのである。 第１０，１１，１２図では、基本素子の副ルー
プ間、すなわち副ループ電流をインダクタンス回
路網で結合しているが、第１４図のようにスイツ
チ部電流（IS）をインダクタンス回路網で結合し
ても同一の作用効果が得られる。 第１０，１１，１２図の多数決論理回路におい
て、変数ｚを０、１の定数に固定すれば、and回
路とor回路が得られる。 and（ｘ、ｙ）＝maj（ｘ、ｙ、０） or（ｘ、ｙ）＝maj（ｘ、ｙ、１） この場合、ｚは一定の直流バイアス磁束を供給
するに過ぎないから、わざわざ基本素子から供給
する必要はなく、直流バイアスを調整すればよ
い。このためには、基本素子Ｂ４の両副ループに
印加される直流バイアス磁束を微小量（±kΦo／
２）だけ変化させればよい。 第３，４図の対称型基本素子では、第１表に示
したように論理変数値ｘの０、１に応じてスイツ
チ部電流IS、副ループ電流Ｉ１，Ｉ０は、それぞ
れ±Φo／Ｌ、±Φo／2L、＋Φo／2Lと、いずれも
電流の極性が逆転する。したがつて、ｘの否定
を表わすには電流の極性を逆転すればよく、特別
な否定回路素子を必要としない。例えば、第１
０，１１，１２，１４図の多数決回路でｘを否定
ｘに変更した関数ｇ＝maj（、ｙ、ｚ）を実現
する回路を作るには、基本素子Ｂ１とＢ４の間の
結合極性を逆転すればよい。第１５図はこれを実
現する方法を示すもので、第１０，１１，１２，
１４図のＢ１とＢ４間の結合部のみを示し他の結
合（ｙ、ｚ入力配線）は省略してある。第１５図
のＡ１０，Ａ１１，Ａ１２，Ａ１４はそれぞれ第
１０，１１，１２，１４図の信号ｘを表わす電流
の極性を逆転した回路である。 第１表から対称型基本素子の副ループＬ１とＬ
０の電流の向きが逆転されている。これを利用し
てｘの否定出力電流を得るのが第１５図Ｂ１であ
り、Ｂ４の逆側の副ループＬ０にｘの肯定電流を
流し、Ｂ４にｘに否定入力を導入するのがＢ０で
ある。 第１，２，４図の非対称的基本素子を第１０，
１１，１２，１４，１５図のように、インダクタ
ンス回路網で結合して対称型基本素子の場合と同
様に論理演算を実行できるが、この場合には副ル
ープを流れるバイアス電流値（第１表のb1、b0）
を考慮してバイアス磁束を調整する必要がある。
この調整は入力側のみならず出力側に接続されて
いる基本素子の分も含めて行う必要がある。 これを第１６図によつて説明すると、第１６図
のＢ１，Ｂ２，Ｂ３，Ｂ４とＢ５は、第２図の型
の基本素子とする。Ｂ１，Ｂ２，Ｂ３とＢ４の相
互接続状況は第１０図と全く同じであるが、Ｂ４
の出力をＢ５の入力として使用するためインダク
タンス結合が追加されている。この場合の副ルー
プのバイアス電流の影響は、入力側Ｂ１，Ｂ２，
Ｂ３が＋3kΦo／2L、出力側Ｂ３が−kΦo／2Lで
これを加算すると、2kΦo／2Lの直流バイアス入
力がＢ４に入ることになるので、第１０図と同一
の作用効果を得るには、Ｂ４には−2kΦo／２に
相当する直流バイアス磁束の調整を要する。 x1、x2……xoは０と１の値をとるｎ個の２値論
理変数とする。ｎ変数論理関数ｆ（x1、x2、……
xoの値が、 w1x1＋w2x2＋……woxo−Ｔ＞０ であればｆ＝１、でなければｆ＝０となる場合、
ｆは閾値論理関数という。ここで、w1、w2……
woは変数の重み、Ｔは閾値と呼ばれる正又は負
の定数である。 例えば、３入力多数決関数maj（x1、x2、x3）
はw1＝w2＝w3＝１、Ｔ＝３／２として閾値論理
関数である。１個の基本素子をインダクタンス回
路網で他のｎ個の基本素子と結合する回路におい
て、インダクタンス結合の強度を重みw1、w2…
…woに比例させバイアス磁束値を閾値Ｔに相当
するように調整することにより、閾値論理関数ｆ
（x1、x2、……xo）を実現する回路が得られる。 インダクタンス回路網は受動線型回路であるの
で、基本素子間の結合に方向性をもたせることは
できない。すなわち、第１７図に示すように、基
本素子ＸとＦが強度ｋで結合されているとする。
（XF）のようにＸがスイツチ閉状態にあるとする
と、Ｘは±Φo／２の磁束量子の変化分の影響を
スイツチ開状態にあるＦに±kΦo／２だけ及ぼ
す。逆に（FX）のようにＦがスイツチ閉状態に
あるときの影響は、スイツチ開状態にあるＸに±
kΦo／２だけ及ぶ。したがつて、インダクタンス
回路網結合では２個の基本素子相互間の信号の伝
達に方向性はない。 インダクタンス回路網によつて相互に結合され
ている多数の基本素子からなる論理回路におい
て、信号伝達に方向性をもたせるにはパラメトロ
ンと同様にスイツチ部を３相以上の多相スイツチ
信号によつて開閉すればよい。 第１８図は３相のスイツチ信号を示す。すなわ
ち、第５図のスイツチ信号印加手段SSGが第１８
図の３相のスイツチ信号を供給するのである。基
本素子を相１，２，３でそれぞれスイツチされる
３組に分けると、３相（３以上の多相でも同じ）
のスイツチは順次かつ循環的に開閉されるので、
組１（相１）の信号が組２に、組２のそれが組３
に、組３のそれが組１に循環的に方向性をもつて
伝わる。逆行信号は各相（例えば相１）のスイツ
チが開から閉に変化するときは切れている（相２
は開状態）のでその影響は現われない。 次に、いくつかの留意すべき点について述べ
る。第１図の基本素子の原理図では、スイツチ部
SWは主ループMLを分割する位置に直接接続さ
れていたが、第１９図のように相互インダクタン
ス（磁束変圧器）Ｍを介して接続しても同一の作
用効果が得られる。要は、スイツチ部が主ループ
を磁気的に副ループ（Ｌ１とＬ０）に分割するよ
うに接続されることにより、同一の作用効果が得
られる。いずれの場合にも、スイツチを閉じた時
に、スイツチ部を磁束量子の半端部±Φo／２だ
げがいずれかの方向に通過して、安定な超伝導磁
束量子状態が出現する。 次に、直流バイアス電流IBを流す回路は主ルー
プ内の磁束分布変化に対して不感応であることが
望ましい。すなわち、主ループ内でスイツチ部の
開閉などに伴い磁束の分布が変化したときに、直
流バイアス電流回路にパルス起電力が発生しない
ことを不感応と呼ぶことにする。有感応であると
直流バイアス回路を通じて雑音的な基本素子の結
合を生じ特性を著しく劣化する。特に直流バイア
ス回路を（直流抵抗が零である）超伝導線で多数
の素子に直列に供給する場合、この不感応条件は
重要である。例えば、第２０図は第２図の基本素
子２個（Ｘ、Ｆ）のバイアス電流回路を直列にし
たものである。C1，C3，C3を浮遊容量とすると、
このバイアス回路は有感応であるので、どんな不
測の事態が起るか分らない。 第４図の基本素子ではこの不感応条件が明らか
に満たされている。 第３図の基本素子では２個の副ループに流すバ
イアス電流IBを第２１図に示すように直列にする
と有感応となり、第２２図に示すように１素子内
は並列に、他素子とは直列にすることにより不感
応となる。 直流バイアス電流供給法には、さらに直流浮遊
磁界の問題がある。すなわち、第４，２０，２１
図の直流バイアス電流IBを流す電線（バイアス線
と呼ぶ）では、各基本素子と相互インダクタンス
で結合している部分は所定の直流磁束バイアスを
与えるようになつているが、バイアス線のその他
の部分で発生する磁界の影響は考慮されていな
い。また、直流バイアス電流を多数の基本素子に
直列的に供給する場合、直流電流の帰還線の影響
（それどころか帰還線の位置も明示されていな
い。）も考慮されていない。基本素子は直流磁束
に感応する素子であるから直流バイアス電流の全
循環経路にわたり、それが発生する浮遊磁界の不
測の効果をもたらさないよう配慮が必要である。
この種の効果を充分に減少せしめた直列直流バイ
アス電流の供給法を次に示す。 第２３，２４図でＸとＦは第４図の型の基本素
子とし、実線は一平面内のコイル、鎖線はそれよ
り一層下のコイル（導線）、点線はそれより一層
上のコイルを表わす３層導線薄膜で構成されてい
る基本素子群とする。 第２３図の場合には、直流バイアス電流IBの帰
還線（鎖線）は各基本素子の２ケの副ループに差
動的な磁界Ｈを与え、これは直流バイアスの移動
の相当し、この影響を考慮しないと基本素子は正
しく作動しない。一方、第２４図のように帰還線
を上下層に設ければこのような影響はない。２層
の帰還線でも帰還線の位置を調整することによ
り、帰還路の影響は消去できる。いずれにせよ、
直流バイアス電流の還流路はその立体的な構造を
考慮して浮遊磁界の悪影響がないように作成しな
い限り、安定な作動は実現できない。 同様な留意事項はスイツチ制御信号の供給につ
いても必要である。第２５図は第８図の直流
SQUID型スイツチの場合のスイツチ電流ISSの供
給法の一例を示す。ISSの形成する磁界は必要部
以外は往路と帰路が近接したストリツプライン
SLで形成し、スイツチ制御電流ISSの形成する浮
遊磁界の影響を軽減している。 次に、基本素子を作動させるに必要なエネルギ
ーについて述べる。 第２，３，４図のいずれの基本素子もスイツチ
閉状態でスイツチ部を流れる電流はIS＝±Φo／
Ｌで、これがＬ／２のインダクタンス負荷に流れ
るので、Ep＝IS 2L／４＝Φo2／4Lだけスイツチ閉
状態の電磁エネルギーが高い。このエネルギーは
結局、スイツチ制御信号から供給されるわけであ
り、スイツチを周波数ｆのスイツチ信号で開閉す
れば、Ｐ＝fEの電力を必要とする。 今、基本素子の１つの立体的構造が与えられた
とき、これを長さで１／Ｎに縮小すると、１素子
当りの所要エネルギーはNEpとＮ倍となる。すな
わち、小型化する程所要のエネルギーが増大す
る。このエネルギーを減少させるには、コイルの
断面積を変えずに捲数をｎ回にすれば、エネルギ
ーはEp／n21／n2になる。第２６図は２回捲の基
本素子を示す。この場合、主ループは２個の２回
捲コイルから成るが、超伝導ループであることに
変りない。また、副ループＬ１とＬ０はそれぞれ
２回捲のコイルから形成される。 以上に述べた本発明の基本素子（Bisectron）
に類似した素子にカントロン（Quantron）が提
案されているので、本発明と対比して説明する。 第２７図はカントロンの原理図であり、記号は
全て第４図と同一で第４図の基本素子から主ルー
プMLの副ループLOを取外したものに相当する。
すなわち、カントロンはバイセクトロンの半かけ
といえる。両者の重要な差異は、カントロンでは
微小磁束入力kΦoによつて１個のループＬ１の磁
束が±Φo／２だけ制御されるのに対して、バイ
セクトロンでは２個の副ループＬ１，Ｌ０のそれ
ぞれの磁束が±Φo／２、〓Φo／２に制御され、
出力として使うことのできる磁束変化の総量がカ
ントロンの２倍であることと、スイツチ閉状態で
は独立な２個のループから出力磁束が取り出せる
ことにある。特に、この２倍効果は重要である。
その一例として、第２８図に２分岐回路、すなわ
ち１個の素子（バイセクトロン又はカントロン）
Ｘの出力を他の２個の素子ＦとＧに送る場合をあ
げる。第２８図でＢ，Ｑはそれぞれバイセクトロ
ンとカントロンの場合であり、結合には第１１図
の相互インダクタンス結合を用い、バイアス電流
回路（kΦo程度の直流バイアス調整を含む）は図
から省略してある。 素子は多相クロツクでスイツチが開閉され、Ｘ
は相１，Ｆ，Ｇは相２の群に属するとする。今、
Ｘはスイツチ閉状態にあり、ＦとＧは開から閉状
態に移る瞬間を考える。ＦとＧは完全に同特性で
はなく、一方例えばＦが多少早めに閉状態になる
とすると、Ｆの状態変化が後発のＧの入力磁束に
影響を及ぼす恐れがあり、これを“同相雑音”と
呼ぶことにする。バイセクトロンの場合(B)、Ｘの
閉状態では２個の副ループは完全に独立であるか
ら同相雑音ではない。一方、カントロンの場合
（Ｑ）、Ｆの先発状態変化はＸのループＬ１を経由
して後発Ｇの入力に同相雑音として悪影響を及ぼ
す。 安定かつ安全にとれる出力分岐数の最大量をＮ
＝2nとする。Ｎが大きいことは論理回路の構成
上非常に重要である。バイセクトロンの場合、Ｎ
分岐は２つの副ループで半分ずつ分担すれば、最
悪の同相雑音は（ｎ−１）個からのもので、正規
入力磁束をkΦoとする同相雑音の最大値は（ｎ−
１）k2Φoで、同相雑音のＳ／Ｎ比はｋ＝１／ｋ
として、Ｓ／Ｎ＝ｋ／（ｎ−１）である。一方、
カントロンではこの値は、Ｓ／Ｎ＝Ｋ／（2n−
１）である。これを示すのが第２表であり、これ
からバイセクトロンの２個の副ループの効用が著
しいものであることが理解される。
【表】
カントロンの１つの重要な欠点は直流バイアス
電流（IB）線の有感応性にある。換言すれば、カ
ントロンのスイツチ部を（スイツチ開閉時に）通
過してループＬ１の外に出る±Φo／２の磁束は
無限遠まで逃げる途中で直流バイアス線を介して
雑音として悪影響を及ぼすのである。これを回避
する手段としては、カントロンを第２９図に示し
たように超伝導のシールド・ループSLを囲んで
磁束変化をシールド・ループの内部に限定する方
法が考えられる。Ａは独立ループでＢではシール
ド・ループの半分をカントロン・ループと共用し
ている。この場合、直流バイアス線を完全に不感
応とするにはシールド・ループのインダクタンス
をループＬ１のインダクタンスＬの丁度２倍にす
ればよい。 ところが、その結果はシールド・ループSLを
主ループとするバイセクトロンに他ならない。す
なわち、第２９図Ａは第１９図Ｂに、第２９図Ｂ
は第４図のバイセクトロンに相当する。 このように、カントロンの直流バイアス電流回
路を合理的にシールド・ループでシールドしたこ
とに相当するものがバイセクトロンであり、カン
トロンでは無限遠に逃れて無駄（実際には雑音の
悪作用をする）になつている±Φo／２の磁束を、
バイセクトロンでは出力として有効に活用してい
るものといえる。 素子を高密度集積する場合、素子相互間の浮遊
相互インダクタンス結合による論理信号雑音の軽
減も重要である。カントロンでは磁気２重極相互
間の結合であるから、浮遊結合は素子間距離をＲ
として、R-3に比例してしか減少しない。バイセ
クトロンの場合は、主ループのシールド作用によ
り４重極相互間の結合となり、R-5に比例して減
少するので浮遊結合はカントロンより非常に少な
い。このことは直流バイアス磁束についても言え
る。第１，２図のバイセクトロンと第２７図のカ
ントロンでは、各素子の直流バイアス磁束は２重
極浮遊磁界（R-3に比例）を生成するのに対し、
第３，４図のバイセクトロンではこれが４重極と
なり浮遊磁界（R-4に比例）は大巾に軽減され
る。 以上の説明から、超伝導磁束量子論理回路素子
としてバイセクトロンはカントロンに比較して著
しい長所をもつことが明らかである。
電流（IB）線の有感応性にある。換言すれば、カ
ントロンのスイツチ部を（スイツチ開閉時に）通
過してループＬ１の外に出る±Φo／２の磁束は
無限遠まで逃げる途中で直流バイアス線を介して
雑音として悪影響を及ぼすのである。これを回避
する手段としては、カントロンを第２９図に示し
たように超伝導のシールド・ループSLを囲んで
磁束変化をシールド・ループの内部に限定する方
法が考えられる。Ａは独立ループでＢではシール
ド・ループの半分をカントロン・ループと共用し
ている。この場合、直流バイアス線を完全に不感
応とするにはシールド・ループのインダクタンス
をループＬ１のインダクタンスＬの丁度２倍にす
ればよい。 ところが、その結果はシールド・ループSLを
主ループとするバイセクトロンに他ならない。す
なわち、第２９図Ａは第１９図Ｂに、第２９図Ｂ
は第４図のバイセクトロンに相当する。 このように、カントロンの直流バイアス電流回
路を合理的にシールド・ループでシールドしたこ
とに相当するものがバイセクトロンであり、カン
トロンでは無限遠に逃れて無駄（実際には雑音の
悪作用をする）になつている±Φo／２の磁束を、
バイセクトロンでは出力として有効に活用してい
るものといえる。 素子を高密度集積する場合、素子相互間の浮遊
相互インダクタンス結合による論理信号雑音の軽
減も重要である。カントロンでは磁気２重極相互
間の結合であるから、浮遊結合は素子間距離をＲ
として、R-3に比例してしか減少しない。バイセ
クトロンの場合は、主ループのシールド作用によ
り４重極相互間の結合となり、R-5に比例して減
少するので浮遊結合はカントロンより非常に少な
い。このことは直流バイアス磁束についても言え
る。第１，２図のバイセクトロンと第２７図のカ
ントロンでは、各素子の直流バイアス磁束は２重
極浮遊磁界（R-3に比例）を生成するのに対し、
第３，４図のバイセクトロンではこれが４重極と
なり浮遊磁界（R-4に比例）は大巾に軽減され
る。 以上の説明から、超伝導磁束量子論理回路素子
としてバイセクトロンはカントロンに比較して著
しい長所をもつことが明らかである。
第１図は本発明に用いる基本素子（バイセクト
ロン）の原理説明図である。第２，３図はバイア
ス磁束を与える外部バイアス型のバイセクトロン
を示す。第４図はバイアス電流を流す型のバイセ
クトロンを示す。第５図はスイツチ信号印加手段
を付加したバイセクトロンを示す。第６〜９図は
バイセクトロンのスイツチ部の諸例であつて、第
６図は平行型スイツチ、第７図は直交型スイツ
チ、第８図は直流SQUIDを用いたもの、第９図
は超伝導体薄膜を用いた電磁波型スイツチの各説
明図である。第１０，１１，１２，１４図は複数
のバイセクトロンを超伝導インダクタンス回路網
を介して結合して構成される多数決論理回路の諸
例であつて、第１０図は自己インダクタンス回路
網による場合、第１１図は全てのカントロンを直
流的に絶縁した自己インダクタンス回路網による
場合、第１２図は相互インダクタンス回路網によ
る場合、第１４図は各バイセクトロンのスイツチ
部電流をインダクタンス回路網で結合する場合を
それぞれ示す。第１３図は第１２図の論理回路を
作成する方法の一例を説明する斜視図である。第
１５図は第１０，１１，１２，１４図の論理回路
の否定回路を作成する説明図であつて、いずれも
２つのバイセクトロン間の結合極性を逆転したイ
ンダクタンス回路網で示す。第１６図は第１，
２，４図の非対称的バイセクトロンをインダクタ
ンス回路網で結合して論理演算を実行する場合の
バイアス磁束の調整方法の一例を説明するための
回路図である。第１７図は超伝導インダクタンス
回路網を用いた場合にバイセクトロン間の結合に
方向性をもたすことができない場合の説明図であ
る。第１８図は論理回路の信号伝達に方向性をも
たせる場合の説明図であつて、３相のスイツチ信
号を示す。第１９図はバイセクトロンの変形態様
の説明図であつて、スイツチ部を相互インダクタ
ンスによつて接続する場合を示す。第２０図は第
２図のバイセクトロン２個のバイアス電流回路を
直列にした回路図である。第２１図と第２２図は
第３図のバイセクトロン２個の副ループに流すバ
イアス電流を直列にして有感応にした回路図を並
列にして不感応にした回路図を示す。第２３図と
第２４図は直流バイアス電流の供給法の説明図で
ある。第２５図は第８図のスイツチ部のスイツチ
電流供給法の一例を示す説明図である。第２６図
はバイセクトロンの主ループと副ループを２回捲
コイルで形成して作動エネルギーを減少せしめる
場合の説明図である。第２７図は従来の超伝導磁
束量子論理回路素子であるカントロンの原理説明
図である。第２８図はバイセクトロンとカントロ
ンの比較説明図である。第２９図はカントロンの
問題点の説明図である。 （図中の符号）、ML……主ループ、Ｌ１，Ｌ
０……副ループ、SW……超伝導スイツチ、Φ
１，Φ０……副ループ内に捕えられる磁束量子、
Φo…基本磁束量子、Ｉ……直流バイアス電流、
IM……主ループ電流、Ｉ１，Ｉ０……副ループ電
流、IS……スイツチ部電流、IB……副ループ電流、
Ｌ……インダクタンス、SSG……スイツチ信号印
加手段、SS……スイツチ信号、Ｊ１，Ｊ２……
ジヨセフソン接合、SC……超伝導体。
ロン）の原理説明図である。第２，３図はバイア
ス磁束を与える外部バイアス型のバイセクトロン
を示す。第４図はバイアス電流を流す型のバイセ
クトロンを示す。第５図はスイツチ信号印加手段
を付加したバイセクトロンを示す。第６〜９図は
バイセクトロンのスイツチ部の諸例であつて、第
６図は平行型スイツチ、第７図は直交型スイツ
チ、第８図は直流SQUIDを用いたもの、第９図
は超伝導体薄膜を用いた電磁波型スイツチの各説
明図である。第１０，１１，１２，１４図は複数
のバイセクトロンを超伝導インダクタンス回路網
を介して結合して構成される多数決論理回路の諸
例であつて、第１０図は自己インダクタンス回路
網による場合、第１１図は全てのカントロンを直
流的に絶縁した自己インダクタンス回路網による
場合、第１２図は相互インダクタンス回路網によ
る場合、第１４図は各バイセクトロンのスイツチ
部電流をインダクタンス回路網で結合する場合を
それぞれ示す。第１３図は第１２図の論理回路を
作成する方法の一例を説明する斜視図である。第
１５図は第１０，１１，１２，１４図の論理回路
の否定回路を作成する説明図であつて、いずれも
２つのバイセクトロン間の結合極性を逆転したイ
ンダクタンス回路網で示す。第１６図は第１，
２，４図の非対称的バイセクトロンをインダクタ
ンス回路網で結合して論理演算を実行する場合の
バイアス磁束の調整方法の一例を説明するための
回路図である。第１７図は超伝導インダクタンス
回路網を用いた場合にバイセクトロン間の結合に
方向性をもたすことができない場合の説明図であ
る。第１８図は論理回路の信号伝達に方向性をも
たせる場合の説明図であつて、３相のスイツチ信
号を示す。第１９図はバイセクトロンの変形態様
の説明図であつて、スイツチ部を相互インダクタ
ンスによつて接続する場合を示す。第２０図は第
２図のバイセクトロン２個のバイアス電流回路を
直列にした回路図である。第２１図と第２２図は
第３図のバイセクトロン２個の副ループに流すバ
イアス電流を直列にして有感応にした回路図を並
列にして不感応にした回路図を示す。第２３図と
第２４図は直流バイアス電流の供給法の説明図で
ある。第２５図は第８図のスイツチ部のスイツチ
電流供給法の一例を示す説明図である。第２６図
はバイセクトロンの主ループと副ループを２回捲
コイルで形成して作動エネルギーを減少せしめる
場合の説明図である。第２７図は従来の超伝導磁
束量子論理回路素子であるカントロンの原理説明
図である。第２８図はバイセクトロンとカントロ
ンの比較説明図である。第２９図はカントロンの
問題点の説明図である。 （図中の符号）、ML……主ループ、Ｌ１，Ｌ
０……副ループ、SW……超伝導スイツチ、Φ
１，Φ０……副ループ内に捕えられる磁束量子、
Φo…基本磁束量子、Ｉ……直流バイアス電流、
IM……主ループ電流、Ｉ１，Ｉ０……副ループ電
流、IS……スイツチ部電流、IB……副ループ電流、
Ｌ……インダクタンス、SSG……スイツチ信号印
加手段、SS……スイツチ信号、Ｊ１，Ｊ２……
ジヨセフソン接合、SC……超伝導体。
Claims (1)
- 【特許請求の範囲】 １ １つの超伝導主ループMLと、この超伝導主
ループMLを２つの副ループＬ１，Ｌ２に分割す
るスイツチSWと、上記の超伝導主ループMLに
外部制御磁束を加える手段とを備え、上記のスイ
ツチSWの開状態における基本磁束量子の平衡配
分状態を経由して上記の外部制御磁束により定ま
る基本磁束量子の一方の不平衡配分状態から他方
の不平衡配分状態に移行することを特徴とする超
伝導磁束量子論理回路素子。 ２ １つの超伝導主ループMLと、この超伝導主
ループMLを２つの副ループＬ１，Ｌ２に分割す
るスイツチSWと、上記の超伝導主ループMLに
外部制御磁束を加える手段と、外部から上記の超
伝導主ループMLに基本磁束量子を印加する手段
とを備え、上記のスイツチSWの開状態における
基本磁束量子の平衡配分状態もしくは不存在状態
を経由して上記の外部制御磁束により定まる基本
磁束量子の一方の不平衡配分状態から他方の不平
衡配分状態に移行することを特徴とする超伝導磁
束量子論理回路素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007975A JPS59139728A (ja) | 1983-01-20 | 1983-01-20 | 超伝導磁束量子論理回路 |
| US06/571,464 US4567383A (en) | 1983-01-20 | 1984-01-17 | Fluxoid type superconducting logic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58007975A JPS59139728A (ja) | 1983-01-20 | 1983-01-20 | 超伝導磁束量子論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139728A JPS59139728A (ja) | 1984-08-10 |
| JPH0238018B2 true JPH0238018B2 (ja) | 1990-08-28 |
Family
ID=11680456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58007975A Granted JPS59139728A (ja) | 1983-01-20 | 1983-01-20 | 超伝導磁束量子論理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4567383A (ja) |
| JP (1) | JPS59139728A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186717A (ja) * | 1989-01-13 | 1990-07-23 | Hitachi Ltd | スイッチング回路及びその信号伝送方法 |
| US5019818A (en) * | 1989-08-24 | 1991-05-28 | Trw Inc. | Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter |
| US5012243A (en) * | 1989-08-24 | 1991-04-30 | Trw Inc. | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter |
| JP3519303B2 (ja) * | 1999-02-18 | 2004-04-12 | 独立行政法人理化学研究所 | 単一磁束量子ディジタル素子 |
| CA2460349A1 (en) * | 2001-07-11 | 2003-02-06 | Daniel Kilbank | System and method for compressing data |
| US20040086038A1 (en) * | 2002-04-23 | 2004-05-06 | Daniel Kilbank | System and method for using microlets in communications |
| US7408486B2 (en) * | 2003-04-21 | 2008-08-05 | Qbit Corporation | System and method for using a microlet-based modem |
| US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
| US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3983546A (en) * | 1972-06-30 | 1976-09-28 | International Business Machines Corporation | Phase-to-pulse conversion circuits incorporating Josephson devices and superconducting interconnection circuitry |
| US3863078A (en) * | 1972-06-30 | 1975-01-28 | Ibm | Josephson device parametrons |
| US4176290A (en) * | 1976-10-27 | 1979-11-27 | Nippon Telegraph And Telephone Public Corporation | Superconductive Josephson circuit device |
| US4482821A (en) * | 1980-06-10 | 1984-11-13 | Nippon Telegraph & Telephone Public Corporation | Superconductive logic circuit |
| US4392148A (en) * | 1980-12-31 | 1983-07-05 | International Business Machines Corporation | Moat-guarded Josephson devices |
| US4348710A (en) * | 1981-06-22 | 1982-09-07 | General Dynamics Corporation | Method and structure for compensating for variations in vapor cooled lead resistance of superconducting magnets |
-
1983
- 1983-01-20 JP JP58007975A patent/JPS59139728A/ja active Granted
-
1984
- 1984-01-17 US US06/571,464 patent/US4567383A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4567383A (en) | 1986-01-28 |
| JPS59139728A (ja) | 1984-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2977780C (en) | Magnetic flux control in superconducting devices | |
| KR101224442B1 (ko) | 정보 처리를 위한 결합 방법 및 정보 처리를 위한 아키텍쳐 | |
| Hosoya et al. | Quantum flux parametron: A single quantum flux device for Josephson supercomputer | |
| US4371796A (en) | Josephson logic gate device | |
| JP2009194646A (ja) | マイクロ波スイッチ回路 | |
| US4621203A (en) | Transformer built of coupled flux shuttles | |
| JP7255685B2 (ja) | 超伝導回路及び量子計算機 | |
| JPH0326574B2 (ja) | ||
| Tolpygo | Scalability of superconductor electronics: Limitations imposed by AC clock and flux bias transformers | |
| US4176290A (en) | Superconductive Josephson circuit device | |
| JPS59139728A (ja) | 超伝導磁束量子論理回路 | |
| US4710651A (en) | Josephson-junction logic device | |
| RU2442245C1 (ru) | Сверхпроводниковый спиновый вентиль | |
| JPS60199227A (ja) | 超伝導回路 | |
| JPH0537037A (ja) | 超電導デバイス及びその製造方法 | |
| JP2694778B2 (ja) | 超伝導ニューロン素子 | |
| Harada et al. | Quantum flux parametron | |
| KR102883746B1 (ko) | 상온 작동 스핀 큐비트 및 스핀 큐비트를 이용한 양자 얽힘 구조 | |
| JPS6182533A (ja) | インバ−タ | |
| JP2896493B2 (ja) | ジョセフソン集積回路用高周波電源供給装置 | |
| JP3511212B2 (ja) | 電子波干渉素子 | |
| JPH0279481A (ja) | 磁束量子論理素子 | |
| Hosoya et al. | Experimental study of a dual-input-multiplexor gate | |
| JPH0750802B2 (ja) | 超伝導磁束量子論理回路 | |
| EP0378076A2 (en) | Switching circuit and its signal transmission method |