JPH0326574B2 - - Google Patents
Info
- Publication number
- JPH0326574B2 JPH0326574B2 JP58017921A JP1792183A JPH0326574B2 JP H0326574 B2 JPH0326574 B2 JP H0326574B2 JP 58017921 A JP58017921 A JP 58017921A JP 1792183 A JP1792183 A JP 1792183A JP H0326574 B2 JPH0326574 B2 JP H0326574B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- squids
- output
- input
- inductance network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/856—Electrical transmission or interconnection system
- Y10S505/857—Nonlinear solid-state device system or circuit
- Y10S505/858—Digital logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、ジヨセフソン電子計算機回路等に用
いられる高速性に優れた超伝導磁束量子論理演算
回路に関し、詳しくは一対２個の交流SQUIDと
インダクタンス回路網で構成された磁束駆動・磁
束入力・磁束出力をもつ超伝導磁束量子論理演算
回路に関する。
いられる高速性に優れた超伝導磁束量子論理演算
回路に関し、詳しくは一対２個の交流SQUIDと
インダクタンス回路網で構成された磁束駆動・磁
束入力・磁束出力をもつ超伝導磁束量子論理演算
回路に関する。
以下添付図面により本発明を詳しく説明する。
第１図は本発明に使用する交流SQUID（交流超
伝導量子干渉素子又はrfSQUIDともいう。）の回
路図とその特性を示す。同図Ａの交流SQUIDの
回路図において、Ｊは臨界電流値がJcであるジヨ
セフソン接合、Ｌはインダクタンス、Ixは外部電
流であり、Φx＝Ｌ・Ixは外部磁束と呼ばれジヨセ
フソン接合を取外したときにインダクタンスＬに
入る磁束であり、Φはジヨセフソン接合とインダ
クタンスがつくるループに存在する磁束（内部磁
束）である。Φpを基本磁束量子（２×
10-7gauss／cm2）とし、ａ＝2πL・Jc／Φpとする
と、内部磁束Φと外部磁束Φxは第１図Ｂに示す
ような依存関係にある。ａ＜１の場合、ΦとΦx
の関係は１価関数となるが、ａ＞１になるとΦと
Φxの多価関数となりヒステリシス特性を示す。
ａ＝π＞１の場合を例示したものが第１図Ｃであ
り、外部磁束Φxが上部臨界外部磁束値Φpに達す
ると、内部磁束Φは点に飛躍する。外部磁束Φx
が下部臨界外部磁束値のΦRまで下ると、内部磁
束Φは小さな値に飛躍的に戻る。内部磁束の値を
基本磁束量子Φpを単位として端数を四捨五入し
最み近い整数値に切上げ切捨てした値をNINT
（Φ／Φp）とすると、第１図Ｃのヒステリシス特
性が第１図Ｄのようになる。NINT（Φ／Φp）＝
１の場合を〓点火状態”、０の場合を〓消火状態”
と呼び以下説明を続ける。
伝導量子干渉素子又はrfSQUIDともいう。）の回
路図とその特性を示す。同図Ａの交流SQUIDの
回路図において、Ｊは臨界電流値がJcであるジヨ
セフソン接合、Ｌはインダクタンス、Ixは外部電
流であり、Φx＝Ｌ・Ixは外部磁束と呼ばれジヨセ
フソン接合を取外したときにインダクタンスＬに
入る磁束であり、Φはジヨセフソン接合とインダ
クタンスがつくるループに存在する磁束（内部磁
束）である。Φpを基本磁束量子（２×
10-7gauss／cm2）とし、ａ＝2πL・Jc／Φpとする
と、内部磁束Φと外部磁束Φxは第１図Ｂに示す
ような依存関係にある。ａ＜１の場合、ΦとΦx
の関係は１価関数となるが、ａ＞１になるとΦと
Φxの多価関数となりヒステリシス特性を示す。
ａ＝π＞１の場合を例示したものが第１図Ｃであ
り、外部磁束Φxが上部臨界外部磁束値Φpに達す
ると、内部磁束Φは点に飛躍する。外部磁束Φx
が下部臨界外部磁束値のΦRまで下ると、内部磁
束Φは小さな値に飛躍的に戻る。内部磁束の値を
基本磁束量子Φpを単位として端数を四捨五入し
最み近い整数値に切上げ切捨てした値をNINT
（Φ／Φp）とすると、第１図Ｃのヒステリシス特
性が第１図Ｄのようになる。NINT（Φ／Φp）＝
１の場合を〓点火状態”、０の場合を〓消火状態”
と呼び以下説明を続ける。
先ず、第２図を用いて本発明の論理演算回路の
原理を説明する。２個の交流SQUID、SQ１と
SQ２は特性のほゞそろつたジヨセフソン接合Ｊ
１とＪ２を有する。この２個の交流SQUIDはイ
ンダクタンス回路網DLによりほゞ等しい駆動磁
束Φdが各SQUIDの外部磁束として与えられる。
２個のSQUIDは電磁的に独立ではなく、等価相
互インダクタンスＭをもつて結合されている。
原理を説明する。２個の交流SQUID、SQ１と
SQ２は特性のほゞそろつたジヨセフソン接合Ｊ
１とＪ２を有する。この２個の交流SQUIDはイ
ンダクタンス回路網DLによりほゞ等しい駆動磁
束Φdが各SQUIDの外部磁束として与えられる。
２個のSQUIDは電磁的に独立ではなく、等価相
互インダクタンスＭをもつて結合されている。
その結合極性は一方のSQUIDが点火状態にな
ると他方のSQUIDの点火を抑制する方向にある
ものとする。駆動磁束ΦdがSQUIDの上部臨界外
部磁束値Φpに達すると、いずれか一方のSQUID
が点火するが、他方のSQUIDは上記した抑制結
合Ｍのため点火しない。２個のSQUIDのいずれ
が点火するかは、その点火時な超伝導入力インダ
クタンス回路網IL又はIDLによつて印加される差
別的な微小電流εI１又はεI２によつて与えられる
差別的な微小磁束εΦ１又はεΦ２によつて制御さ
れる。微小な制御入力磁束は差動的なインダクタ
ンス回路網IDLに微小入力電流εl３を流し、差動
的な微小入力磁束＋εΦ３と−εΦ３を各SQUIDに
与えることによつても同時に制御することができ
る。
ると他方のSQUIDの点火を抑制する方向にある
ものとする。駆動磁束ΦdがSQUIDの上部臨界外
部磁束値Φpに達すると、いずれか一方のSQUID
が点火するが、他方のSQUIDは上記した抑制結
合Ｍのため点火しない。２個のSQUIDのいずれ
が点火するかは、その点火時な超伝導入力インダ
クタンス回路網IL又はIDLによつて印加される差
別的な微小電流εI１又はεI２によつて与えられる
差別的な微小磁束εΦ１又はεΦ２によつて制御さ
れる。微小な制御入力磁束は差動的なインダクタ
ンス回路網IDLに微小入力電流εl３を流し、差動
的な微小入力磁束＋εΦ３と−εΦ３を各SQUIDに
与えることによつても同時に制御することができ
る。
２個のSQUIDのいずれが点火したかによつて
２値論理信号を表わすのが、本発明の基本回路の
原理であり、その２値状態の差異は出力インダク
タンス回路網ALによつて大振幅出力（第２図の
例では±Φp）として取出される。すなわち、本
発明の基本回路は磁束で駆動され（エネルギー
源）、微小磁束入力により大振幅の磁束出力を得
る２値磁束量子増幅回路を提供するものである。
２値論理信号を表わすのが、本発明の基本回路の
原理であり、その２値状態の差異は出力インダク
タンス回路網ALによつて大振幅出力（第２図の
例では±Φp）として取出される。すなわち、本
発明の基本回路は磁束で駆動され（エネルギー
源）、微小磁束入力により大振幅の磁束出力を得
る２値磁束量子増幅回路を提供するものである。
第３図と第４図は第２図の変形態様を示す。第
３図のM′とALは両SQUIDに共通の電流が流れ
る部分で、このために両SQUID間は電磁的に結
合され、一方が点火すると他方の点火が抑制され
第２図と同様な作用効果をもつ。
３図のM′とALは両SQUIDに共通の電流が流れ
る部分で、このために両SQUID間は電磁的に結
合され、一方が点火すると他方の点火が抑制され
第２図と同様な作用効果をもつ。
第４図では駆動インダクタンス回路網にインダ
クタンスM″を入れて両SQUIDの間に電磁結合を
生じさせ、一方のSQUIDの点火が他方のSQUID
の点火を抑制するように構成したものである。第
３，４図とも駆動電流はSQUIDを構成するイン
ダクタンスに直接流しているが電気的には等価で
ある。又、第３図のM′第４図のM″はいずれも第
２図の相互インダクタンスＭと同様な作用効果を
有する。
クタンスM″を入れて両SQUIDの間に電磁結合を
生じさせ、一方のSQUIDの点火が他方のSQUID
の点火を抑制するように構成したものである。第
３，４図とも駆動電流はSQUIDを構成するイン
ダクタンスに直接流しているが電気的には等価で
ある。又、第３図のM′第４図のM″はいずれも第
２図の相互インダクタンスＭと同様な作用効果を
有する。
第５図は本発明の基本回路を多数結合して閾値
論理関数回路を実現する一例であつて、三入力多
数決回路ｆ＝maj（ｘ、yz）を例示する。FF１，
FF２，FF３はそれぞれ第３図の基本回路であ
る。LLはFF１，２，３の出力インダクタンス回
路網とFF４の入力インダクタンス回路網とを結
合して成る論理結合用インダクタンス回路網であ
る。駆動電流Id1を流しFF１，FF２，FF３をそ
れぞれ２値論理変数ｘ、ｙ、ｚを表わす状態にな
つているものとする。こゝで、FF４に駆動電流
Id２を流すと、FF４の２値状態ｆはｘ、ｙ、ｚ
の多数論理関数（閾値論理の特別の場合）とな
る。
論理関数回路を実現する一例であつて、三入力多
数決回路ｆ＝maj（ｘ、yz）を例示する。FF１，
FF２，FF３はそれぞれ第３図の基本回路であ
る。LLはFF１，２，３の出力インダクタンス回
路網とFF４の入力インダクタンス回路網とを結
合して成る論理結合用インダクタンス回路網であ
る。駆動電流Id1を流しFF１，FF２，FF３をそ
れぞれ２値論理変数ｘ、ｙ、ｚを表わす状態にな
つているものとする。こゝで、FF４に駆動電流
Id２を流すと、FF４の２値状態ｆはｘ、ｙ、ｚ
の多数論理関数（閾値論理の特別の場合）とな
る。
なお、否定回路は入力磁束信号を印加する超伝
導磁束変圧器（入力インダクタンス回路網の特別
な場合に相当）の捲線極性を反転すればよいの
で、何ら余分な回路素子を必要とせず極めて容易
に実現できる。
導磁束変圧器（入力インダクタンス回路網の特別
な場合に相当）の捲線極性を反転すればよいの
で、何ら余分な回路素子を必要とせず極めて容易
に実現できる。
第５図のような論理回路においては、基本回路
が受動線形回路網であるインダクタンス回路網に
よつて入・出力磁束が相互に接続されているの
で、信号伝達の因果関係に方向性はない。この信
号伝達に方向性をもたせるには、パラメトロンと
同様に駆動磁束（又は電流）を三相以上の多相ク
ロツク信号発生器から供給すればよい。
が受動線形回路網であるインダクタンス回路網に
よつて入・出力磁束が相互に接続されているの
で、信号伝達の因果関係に方向性はない。この信
号伝達に方向性をもたせるには、パラメトロンと
同様に駆動磁束（又は電流）を三相以上の多相ク
ロツク信号発生器から供給すればよい。
第６図に三相のクロツク信号を示す。各相の信
号は駆動磁束Φdとして、Φd＞Φp（上部臨界外部磁
束値）とΦd＜ΦR（下部臨界外部磁束値）の間を往
復するように与えればよい。
号は駆動磁束Φdとして、Φd＞Φp（上部臨界外部磁
束値）とΦd＜ΦR（下部臨界外部磁束値）の間を往
復するように与えればよい。
基本回路に用いるジヨセフソン接合としてニオ
ブ（Nb）のブリツジ型のものを使用し、第１図
のａ＝π附近の値を使うと、スイツチ時間は１ピ
コ秒（10-12秒）程度である。そのため、本発明
の論理演算回路は10GHz以上のクロツク信号で作
動させることも容易である。この場合、クロツク
信号の波形としては正弦波以外のものは極めて難
しい。そのため第６図のクロツク信号波形を直流
を重畳した正弦波となつている。
ブ（Nb）のブリツジ型のものを使用し、第１図
のａ＝π附近の値を使うと、スイツチ時間は１ピ
コ秒（10-12秒）程度である。そのため、本発明
の論理演算回路は10GHz以上のクロツク信号で作
動させることも容易である。この場合、クロツク
信号の波形としては正弦波以外のものは極めて難
しい。そのため第６図のクロツク信号波形を直流
を重畳した正弦波となつている。
第５図の論理回路において信号伝達に方向性を
もたせるには、第６図の駆動磁束Φd１，Φd２，
Φd３を使用すればよい。
もたせるには、第６図の駆動磁束Φd１，Φd２，
Φd３を使用すればよい。
信号伝達に方向性をもたせるもう一つの方法と
して、上部臨界外部磁束値Φpの調整によるもの
がある。その方法を第５図と第７図を用いて説明
する。第５図の駆動磁束Φd１，Φd２には第７図
のクロツク磁束Φd２を共通に使用する。FF１，
FF２，FF３には上部臨界外部磁束値Φp１よりも
FF４の上部臨界外部磁束値Φp２が第７図に示す
ように大きくとる。第７図に示すように、FF１，
２，３の２値論理値が確定して、それ以後にFF
４の値が必ず遅れて確定される。それ故、信号伝
達の因果関係に方向性を付与することができる。
して、上部臨界外部磁束値Φpの調整によるもの
がある。その方法を第５図と第７図を用いて説明
する。第５図の駆動磁束Φd１，Φd２には第７図
のクロツク磁束Φd２を共通に使用する。FF１，
FF２，FF３には上部臨界外部磁束値Φp１よりも
FF４の上部臨界外部磁束値Φp２が第７図に示す
ように大きくとる。第７図に示すように、FF１，
２，３の２値論理値が確定して、それ以後にFF
４の値が必ず遅れて確定される。それ故、信号伝
達の因果関係に方向性を付与することができる。
なお、第６，７図で示した正弦波クロツク信号
の振幅の下限は駆動磁束が上部臨界外部磁束値に
達する点であるが、上限は第１図のａ＝πの場
合、下限値の7/3倍まで計算の結果許容され、振
幅に対しては非常に大きい。これは２個の交流
SQUIDを差動的に使用した効果の一つである。
の振幅の下限は駆動磁束が上部臨界外部磁束値に
達する点であるが、上限は第１図のａ＝πの場
合、下限値の7/3倍まで計算の結果許容され、振
幅に対しては非常に大きい。これは２個の交流
SQUIDを差動的に使用した効果の一つである。
本発明の論理演算回路は、超伝導材料として
Nbを用い、ジヨセフソン接合のインダスタンス
回路網を、既存のSQUIDを製作する技術、例え
ばリソグラフイ技術やスパツタリング技術を用い
て容易に製作することができる。
Nbを用い、ジヨセフソン接合のインダスタンス
回路網を、既存のSQUIDを製作する技術、例え
ばリソグラフイ技術やスパツタリング技術を用い
て容易に製作することができる。
１個の基本回路を駆動するのに必要なエネルギ
ーは、Ｌ＝10PHとすると（光リソグラフイ技術に
よつて容易に製作できる寸法である約10μｍ角又
は直径約10μｍの１回捲線のループ）、Ｅ＝Φ2 O／
2L＝２×10-18ジユールである。これを10GHzの
クロツク信号で駆動した場合、所要の電力は１基
本回路当り２×10-8Wである。
ーは、Ｌ＝10PHとすると（光リソグラフイ技術に
よつて容易に製作できる寸法である約10μｍ角又
は直径約10μｍの１回捲線のループ）、Ｅ＝Φ2 O／
2L＝２×10-18ジユールである。これを10GHzの
クロツク信号で駆動した場合、所要の電力は１基
本回路当り２×10-8Wである。
上記寸法の基本回路を電子ビームリソグラフイ
技術によつて更に1/10程度に縮小しようとする
と、Ｌ＝１PHとなり、所要エネルギーＥ＝Φ2 O／
2Lは10倍になるという問題が生じる。このエネ
ルギーの問題を解決するには、コイルをＮ回捲に
するとインダクタンスＬはN2倍になり、エネル
ギーが1/N2に減少することを利用すればよい。
Ｎ＝３の３回捲のコイルを使用すればエネルギー
は1/9となるすなわち、所要エネルギーはコイル
線形長に反比例して増大しコイルの捲数Ｎの２乗
に反比例する事実に基づき、消エネルギー、消電
力化ができる。
技術によつて更に1/10程度に縮小しようとする
と、Ｌ＝１PHとなり、所要エネルギーＥ＝Φ2 O／
2Lは10倍になるという問題が生じる。このエネ
ルギーの問題を解決するには、コイルをＮ回捲に
するとインダクタンスＬはN2倍になり、エネル
ギーが1/N2に減少することを利用すればよい。
Ｎ＝３の３回捲のコイルを使用すればエネルギー
は1/9となるすなわち、所要エネルギーはコイル
線形長に反比例して増大しコイルの捲数Ｎの２乗
に反比例する事実に基づき、消エネルギー、消電
力化ができる。
第１図Ａは本発明に使用する交流SQUIDの回
路図。第１図Ｂ，Ｃ，Ｄは交流SQUIDのヒステ
リシス特性の説明図。第２図は本発明の論理演算
回路の原理説明図。第３，４図は第２図の変形態
様を示す。第５図は本発明による閾値論理関数回
路の一例を示す。第６図は本発明の回路を駆動す
るための三相のクロツク信号波形の一例を示す。
第７図は本発明の回路の信号伝達に方向性をもた
せる方法の説明図。 図中の符号、Ｌ……インダクタンス、Φd，Φd
１，Φd２……駆動磁束、Ｊ，Ｊ１，Ｊ２……ジ
ヨセフソン接合、SQ，SQ１，SQ２……交流
SQUID、Jc……臨界電流値、Ｍ，M′，M″……
インダクタンス、Φ……内部磁束、DL……入力
インダクタンス回路網、Φx……外部磁束、IL，
IDL……駆動インダクタンス回路網、Φp……基本
磁束量子、AL……出力インダクタンス回路網、
Φp……上部臨界外部磁束値、Id，Id１，Id２……
駆動電流、ΦR……下部臨界外部磁束値、ｆ＝maj
（ｘ、ｙ、ｚ）……多数決論理関数、Φa……出力
磁束、Id……駆動電流。
路図。第１図Ｂ，Ｃ，Ｄは交流SQUIDのヒステ
リシス特性の説明図。第２図は本発明の論理演算
回路の原理説明図。第３，４図は第２図の変形態
様を示す。第５図は本発明による閾値論理関数回
路の一例を示す。第６図は本発明の回路を駆動す
るための三相のクロツク信号波形の一例を示す。
第７図は本発明の回路の信号伝達に方向性をもた
せる方法の説明図。 図中の符号、Ｌ……インダクタンス、Φd，Φd
１，Φd２……駆動磁束、Ｊ，Ｊ１，Ｊ２……ジ
ヨセフソン接合、SQ，SQ１，SQ２……交流
SQUID、Jc……臨界電流値、Ｍ，M′，M″……
インダクタンス、Φ……内部磁束、DL……入力
インダクタンス回路網、Φx……外部磁束、IL，
IDL……駆動インダクタンス回路網、Φp……基本
磁束量子、AL……出力インダクタンス回路網、
Φp……上部臨界外部磁束値、Id，Id１，Id２……
駆動電流、ΦR……下部臨界外部磁束値、ｆ＝maj
（ｘ、ｙ、ｚ）……多数決論理関数、Φa……出力
磁束、Id……駆動電流。
Claims (1)
- 【特許請求の範囲】 １ 外部磁束Φxと内部磁束Φとの間にヒステリ
シス特性をもち、そのヒステリシス特性において
内部磁束がほゞ基本磁束量子Φpだけ不連続的増
加が起る上部臨界外部磁束値ΦPのほゞそろつて
いる一対２個の交流SQUID； 駆動磁束をほゞ均等に前記２個の交流SQUID
に配分する駆動インダクタンス回路網DL； 一方の交流SQUIDの内部磁束が前記の不連続
的増加をした場合、他方の交流SQUIDの内部磁
束の不連続的増加を抑制するように前記２個の交
流SQUIDを結合するインダクタンス回路網Ｍ； 微小入力磁束を前記２個の交流SQUIDに差別
的或いは差動的に印加する入力インダクタンス回
路網IL，IDL； 前記２個の交流SQUIDの内部磁束の差を出力
磁束として取出す出力インダクタンス回路網AL
を備え、 前記の駆動磁束が前記の上部臨界外部磁束値
ΦPに相当する値までに達したとき、いずれか一
方且つ一方のみの交流SQUIDが内部磁束の不連
続的増加を示し、そのいずれが不連続的増加を示
すかを前記の微小入力磁束によつて２値的に制御
して増巾された２値的量子磁束出力Φaを得るこ
とを特徴とする磁束駆動・磁束入力磁束出力をも
つ磁束増幅装置を基本素子とする超伝導磁束量子
論理演算回路。 ２ 交流SQUIDは、ジヨセフソン接合とインダ
クタンスＬとを含むループから成り、インダスタ
ンスＬのコイルを多数捲（Ｎ回）コイルで形成す
ることにより、所要エネルギーを減少（１／N2）
せしめる特許請求の範囲第１項に記載の超伝導磁
束量子論理演算回路。 ３ 外部磁束Φxと内部磁束Φとの間にヒステリ
シス特性をもち、そのヒステリシス特性において
内部磁束がほゞ基本磁束量子Φpだけ不連続的増
加が起る上部臨界外部磁束値ΦPのほゞそろつて
いる一対の２個の交流SQUID； 駆動磁束をほゞ均等に前記２個の交流SQUID
に配分する駆動インダクタンス回路網DL； 一方の交流SQUIDの内部磁束が前記の不連続
的増加をした場合、他方の交流SQUIDの内部磁
束の不連続的増加を抑制するように前記２個の交
流SQUIDを結合するインダクタンス回路網Ｍ； 微小入力磁束を前記２個の交流SQUIDに差別
的或いは差動的に印加する入力インダクタンス回
路網IL，IDL； 前記２個の交流SQUIDの内部磁束の差を出力
磁束として取出す出力インダクタンス回路網
AL； 前記のヒステリシス特性において、内部磁束の
不連続的増加が消失する下部臨界外部磁束値ΦR
以下に外部磁束を低下せしめ前記の２個の交流
SQUIDの状態が初期値に戻るようにする駆動イ
ンダクタンス回路網DLを備え、 前記の駆動磁束が前記の上部臨界外部磁束値
ΦPに相当する値までに達したとき、いずれか一
方且つ一方のみの交流SQUIDが内部磁束の不連
続的増加を示し、そのいずれが不連続的増加を示
すかを前記の微小入力磁束によつて２値的に制御
して増巾された２値的量子磁束出力Φaを得るこ
とを特徴とする磁束駆動・磁束入力磁束出力をも
つ磁束増幅装置を基本素子とする超伝導磁束量子
論理演算回路。 ４ 外部磁束Φxと内部磁束Φとの間にヒステリ
シス特性をもち、そのヒステリシス特性において
内部磁束がほゞ基本磁束量子Φpだけ不連続的増
加が起る上部臨界外部磁束値ΦPのほゞそろつて
いる一対２個の交流SQUID； 駆動磁束をほゞ均等に前記２個の交流SQUID
に配分する駆動インダクタンス回路網DL； 一方の交流SQUIDの内部磁束が前記の不連続
的増加をした場合、他方の交流SQUIDの内部磁
束の不連続的増加を抑制するように前記の２個の
交流SQUIDを結合するインダクタンス回路網
Ｍ； 微小入力磁束を前記２個の交流SQUIDに差別
的或いは差動的に印加する入力インダクタンス回
路網IL，IDL； 前記２個の交流SQUIDの内部磁束の差を出力
磁束として取出す出力インダクタンス回路網AL
を備え、 前記の駆動磁束が前記の上部臨界外部磁束値
ΦPに相当する値までに達したとき、いずれか一
方且つ一方のみの交流SQUIDが内部磁束の不連
続的増加を示し、そのいずれが不連続的増加を示
すかを前記の微小入力磁束によつて２値的に制御
して増巾された２値的量子磁束出力Φaを得るこ
とを特徴とする磁束駆動・磁束入力磁束出力をも
つ磁束増幅装置を基本素子とし、 各段が複数の基本素子を含み、前段の基本素子
の出力磁束が後段の基本素子の入力磁束となるよ
うに多段論理回路を構成し、この多段論理回路は
後段の１つの基本素子の入力インダクタンス回路
網と前段の複数個の選択された基本素子の出力イ
ンダクタンス回路網とを結合して成る論理結合用
インダクタンス回路網LLを備え、全基本素子を
同一の駆動磁束で分配駆動し、前段の駆動磁束の
上部臨界外部磁束値を後段のそれよりも小さく選
ぶことにより、磁束信号に一方向伝達特性をもた
せると共に増幅度を高めることを特徴とする多段
超伝導磁束量子論理演算回路。 ５ 外部磁束Φxと内部磁束Φとの間にヒステリ
シス特性をもち、そのヒステリシス特性において
内部磁束がほゞ基本磁束量子Φpだけ不連続的増
加が起る上部臨界外部磁束値ΦPのほゞそろつて
いる一対２個の交流SQUID； 駆動磁束をほゞ均等に前記２個の交流SQUID
に配分する駆動インダクタンス回路網DL； 一方の交流SQUIDの内部磁束が前記の不連続
的増加をした場合、他方の交流SQUIDの内部磁
束の不連続的増加を抑制するように前記２個の交
流SQUIDを結合するインダクタンス回路網Ｍ； 微小入力磁束を前記２個の交流SQUIDに差別
的或いは差動的に印加する入力インダクタンス回
路網IL，IDL； 前記２個の交流SQUIDの内部磁束の差を出力
磁束として取出す出力インダクタンス回路網AL
を備え、 前記の駆動磁束が前記の上部臨界外部磁束値
ΦPに相当する値まで達したとき、いずれか一方
且つ一方のみの交流SQUIDが内部磁束の不連続
的増加を示し、そのいずれが不連続的増加を示す
かを前記の微小入力磁束によつて２値的に制御し
て増巾された２値的量子磁束出力Φaを得ること
を特徴とする磁束駆動・磁束入力磁束出力をもつ
磁束増幅装置を基本素子とし、 各段が複数の基本素子を含み、前段の基本素子
の出力磁束が後段の基本素子の入力磁束となるよ
うに多段論理回路を構成し、この多段論理回路は
後段の１つの基本素子の入力インダクタンス回路
網と前段の複数個の選択された基本素子の出力イ
ンダクタンス回路網とを結合して成る論理結合用
インダクタンス回路網LLを備え、前記１つの基
本素子の出力磁束状態が前記の複数個の選択され
た基本素子の出力状態の閾値論理関数として決ま
ることを特徴とする多段超伝導磁束量子論理演算
回路。 ６ 外部磁束Φxと内部磁束Φとの間にヒステリ
シス特性をもち、そのヒステリシス特性において
内部磁束がほゞ基本磁束量子Φpだけ不連続的増
加が起る上部臨界外部磁束値ΦPのほゞそろつて
いる一対２個の交流SQUID； 駆動磁束をほゞ均等に前記２個の交流SQUID
に配分する駆動インダクタンス回路網DL； 一方の交流SQUIDの内部磁束が前記の不連続
的増加をした場合、他方の交流SQUIDの内部磁
束の不連続的増加を抑制するように前記２個の交
流SQUIDを結合するインダクタンス回路網Ｍ； 微小入力磁束を前記２個の交流SQUIDに差別
的或いは差動的に印加する入力インダクタンス回
路網IL，IDL； 前記２個の交流SQUIDの内部磁束の差を出力
磁束として取出す出力インダクタンス回路網AL
を備え、 前記の駆動磁束が前記の上部臨界外部磁束値
ΦPに相当する値まで達したとき、いずれか一方
且つ一方のみの交流SQUIDが内部磁束の不連続
的増加を示し、そのいずれが不連続的増加を示す
かを前記の微小入力磁束によつて２値的に制御し
て増巾された２値的量子磁束出力Φaを得ること
を特徴とする磁束駆動・磁束入力磁束出力をもつ
磁束増幅装置を基本素子とし、 各段が複数の基本素子を含み、前段の基本素子
の出力磁束が後段の基本素子の入力磁束となるよ
うに少なくとも３段から成る多段論理回路を構成
し、この多段論理回路は後段の１つの基本素子の
入力インダクタンス回路網と前段の複数個の選択
された基本素子の出力インダクタンス回路網とを
結合して成る論理結合用インダクタンス回路網
LLを備え、各段に順次に循環的に３相の駆動磁
束を印加して論理信号を一方向に伝達するように
したことを特徴とする多段超伝導磁束量子論理演
算回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017921A JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
| US06/575,523 US4623804A (en) | 1983-02-04 | 1984-01-31 | Fluxoid type superconducting logic element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58017921A JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143427A JPS59143427A (ja) | 1984-08-17 |
| JPH0326574B2 true JPH0326574B2 (ja) | 1991-04-11 |
Family
ID=11957226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58017921A Granted JPS59143427A (ja) | 1983-02-04 | 1983-02-04 | 超伝導磁束量子論理演算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4623804A (ja) |
| JP (1) | JPS59143427A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6459790A (en) * | 1987-08-30 | 1989-03-07 | Nok Corp | Planar heater |
| JP2700649B2 (ja) * | 1987-11-24 | 1998-01-21 | 科学技術振興事業団 | 超伝導アナログ・デジタル変換器 |
| JPH02186717A (ja) * | 1989-01-13 | 1990-07-23 | Hitachi Ltd | スイッチング回路及びその信号伝送方法 |
| US5019818A (en) * | 1989-08-24 | 1991-05-28 | Trw Inc. | Superconducting analog-to-digital converter with grounded four-junction squid bidirectional counter |
| US5012243A (en) * | 1989-08-24 | 1991-04-30 | Trw Inc. | Superconducting analog-to-digital converter with floating four-junction squid bidirectional counter |
| US5051627A (en) * | 1989-12-29 | 1991-09-24 | Trw Inc. | Superconducting nonhysteretic logic design |
| US5248941A (en) * | 1991-04-17 | 1993-09-28 | Hewlett-Packard Company | Superconducting magnetic field sensing apparatus having digital output, on-chip quantum flux packet feedback and high bias margins |
| JPH05114469A (ja) * | 1991-10-18 | 1993-05-07 | Nozawa Komuten:Kk | 面状ヒーター |
| US5192951A (en) * | 1991-11-22 | 1993-03-09 | Hewlett-Packard Company | Analog-to-digital converter circuits and methods using superconductive elements |
| US5389837A (en) * | 1993-04-21 | 1995-02-14 | The United States Of America As Represented By The United States Department Of Energy | Superconducting flux flow digital circuits |
| US6734699B1 (en) | 1999-07-14 | 2004-05-11 | Northrop Grumman Corporation | Self-clocked complementary logic |
| US6483339B1 (en) * | 2001-08-22 | 2002-11-19 | Trw Inc. | Single flux quantum series biasing technique using superconducting DC transformer |
| US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
| US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
| US10587245B1 (en) | 2018-11-13 | 2020-03-10 | Northrop Grumman Systems Corporation | Superconducting transmission line driver system |
| US11545288B2 (en) | 2020-04-15 | 2023-01-03 | Northrop Grumman Systems Corporation | Superconducting current control system |
| US11757467B2 (en) | 2021-08-13 | 2023-09-12 | Northrop Grumman Systems Corporation | Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling |
| JPWO2023167129A1 (ja) * | 2022-03-03 | 2023-09-07 | ||
| US12597925B2 (en) | 2022-12-08 | 2026-04-07 | Northrop Grumman Systems Corporation | Superconducting current control system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH559481A5 (ja) | 1973-12-13 | 1975-02-28 | Ibm | |
| US4176290A (en) | 1976-10-27 | 1979-11-27 | Nippon Telegraph And Telephone Public Corporation | Superconductive Josephson circuit device |
-
1983
- 1983-02-04 JP JP58017921A patent/JPS59143427A/ja active Granted
-
1984
- 1984-01-31 US US06/575,523 patent/US4623804A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4623804A (en) | 1986-11-18 |
| JPS59143427A (ja) | 1984-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0326574B2 (ja) | ||
| US4916335A (en) | Superconducting circuit | |
| US4803609A (en) | D. C. to D. C. converter | |
| KR101845179B1 (ko) | 조셉슨 ac/dc 변환기 시스템 및 방법 | |
| JP2838596B2 (ja) | 超伝導トグルフリップフロップ回路およびカウンタ回路 | |
| US2519426A (en) | Alternating current control device | |
| US4904926A (en) | Magnetic motion electrical generator | |
| EP0456212B1 (en) | High frequency common mode choke oder high frequency differential mode choke | |
| JP2971066B1 (ja) | 超電導単一磁束量子論理回路 | |
| US4621203A (en) | Transformer built of coupled flux shuttles | |
| JP2001345488A5 (ja) | ||
| US3541428A (en) | Unsaturating saturable core transformer | |
| Goldobin et al. | Ground states of one and two fractional vortices in long Josephson 0-κ junctions | |
| US4626701A (en) | Rectifying circuit comprising a superconductive device | |
| JPH0238018B2 (ja) | ||
| US2783456A (en) | Phase responsive bistable devices | |
| US3732438A (en) | Superconductive switch apparatus | |
| JPS59181684A (ja) | 積層超伝導論理回路網 | |
| JPH08236824A (ja) | 直流駆動型超伝導量子干渉素子 | |
| US2913594A (en) | Quarter adder | |
| US3721922A (en) | Composite digital logic microwave phase shifter | |
| JP2896493B2 (ja) | ジョセフソン集積回路用高周波電源供給装置 | |
| JPS6182533A (ja) | インバ−タ | |
| SU1628167A1 (ru) | Преобразователь напр жени | |
| SU991509A1 (ru) | Квантрон |