JPH023829A - Program execution time measurement device - Google Patents
Program execution time measurement deviceInfo
- Publication number
- JPH023829A JPH023829A JP63150683A JP15068388A JPH023829A JP H023829 A JPH023829 A JP H023829A JP 63150683 A JP63150683 A JP 63150683A JP 15068388 A JP15068388 A JP 15068388A JP H023829 A JPH023829 A JP H023829A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- execution time
- program
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子計算機の動作解析を行うために利用され
るプログラム実行時間測定装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a program execution time measuring device used for analyzing the operation of an electronic computer.
従来の技術
電子計算機の性能の向上を図るためには、電子計算機の
動作の解析を行わなければならない。電子計算機の性能
としてプログラムの実行時間は重要なものであり、上述
の動作解析のひとつとしてプログラム実行時間の測定が
必要となる。従来から行われているプログラムの実行時
間の測定方法として、ソフトウェアによる方法と、ハー
ドウェアを付加する方法がある。この2つの方法につい
て説明する。BACKGROUND OF THE INVENTION In order to improve the performance of electronic computers, it is necessary to analyze the operation of the electronic computers. Program execution time is important for the performance of an electronic computer, and measurement of program execution time is necessary as one of the above-mentioned operational analyses. Conventional methods for measuring program execution time include methods using software and methods using additional hardware. These two methods will be explained.
まずソフトウェアによる方法では、実行時間測定の対象
プログラム(以下では、これを測定対象プログラムと書
く)は実行時間測定プログラム(以下ではこれを測定プ
ログラムと書く)の下で動作している。測定対象プログ
ラムの実行時間は、測定プログラムが測定する。この方
法を用いると、サブルーチン毎の実行時間など柔軟な測
定を行うことができる。First, in the software method, a program to be measured for execution time (hereinafter referred to as a measurement target program) is running under an execution time measurement program (hereinafter referred to as a measurement program). The measurement program measures the execution time of the measurement target program. Using this method, it is possible to flexibly measure the execution time of each subroutine.
次にハードウェアによる方法について説明する。ひとつ
の方法として、測定対象プログラムの開始アドレスと終
了アドレスをハードウェア上に設定しておき、電子計算
機のアドレス信号を監視し、測定開始アドレスが現れて
から測定終了アドレスが現れるまでの時間を測定するこ
とにより実行時間を測定するものがある。また他の方法
として、測定対象プログラム内に測定の開始と終了を示
す命令を埋め込み、この命令により計時回路を制御し、
実行時間を測定するというものがある。Next, a method using hardware will be explained. One method is to set the start address and end address of the program to be measured on the hardware, monitor the address signal of the computer, and measure the time from the appearance of the measurement start address until the appearance of the measurement end address. There are methods that measure execution time by doing this. Another method is to embed instructions to indicate the start and end of measurement in the measurement target program, and use these instructions to control the clock circuit.
There is a method for measuring execution time.
発明が解決しようとする課題 しかし、上述の方法には次のような問題点が存在する。Problems that the invention aims to solve However, the above method has the following problems.
以下ではソフトウェアによる方法とハードウェアによる
方法に分けて問題点、を説明する。In the following, problems will be explained separately for the software method and the hardware method.
まずソフトウェアによる方法では、測定プログラムも測
定対象プログラムもともに電子計算機のシステム管理プ
ログラムの下で動作しているため、システム管理プログ
ラムの実行時間の測定はできない。また実行時間の測定
が行われる際、電子計算機上でのプログラムの実行が測
定対象プログラムから測定プログラムに切り換えられる
。このようにして計時するため、測定時間が短くなるほ
ど測定誤差の割合が大きくなってしまう。更に、電子計
算機のハードウェアに密着したプログラムの実行時間、
すなわちソフトウェアからは知ることのできない電子計
算機のバス上の信号の状態などをもとに測定しなければ
ならないような実行時間はソフトウェアでは測定できな
い。First, with the software method, the execution time of the system management program cannot be measured because both the measurement program and the program to be measured run under the computer's system management program. Furthermore, when the execution time is measured, the execution of the program on the computer is switched from the measurement target program to the measurement program. Since time is measured in this manner, the shorter the measurement time, the greater the rate of measurement error. Furthermore, the execution time of programs closely related to computer hardware,
In other words, software cannot measure the execution time, which must be measured based on the state of signals on the computer bus, which cannot be known from software.
次にハードウェアとよる方法では、測定装置の構成が固
定してしまうため、計時条件として電子計算機の状態や
測定対象プログラムの状態などを組み合せて用いるよう
な柔軟な測定を行うことはできない。Next, in the method using hardware, the configuration of the measuring device is fixed, so flexible measurements such as using a combination of the state of the computer, the state of the program to be measured, etc. as timing conditions are not possible.
本発明は、上に述べた問題点を解決し、電子計算機のシ
ステム管理プログラムの実行時間やハードウェアに密着
したプログラムの実行時間を正確に測定することが可能
であり、かつプログラム実行中に様々な状態を測定条件
として柔軟に実行時間の測定を行うことのできるプログ
ラム実行時間測定装置を提供することを目的とするもの
である。The present invention solves the above-mentioned problems, makes it possible to accurately measure the execution time of a system management program of an electronic computer, and the execution time of a program closely related to the hardware. It is an object of the present invention to provide a program execution time measurement device that can flexibly measure execution time using various states as measurement conditions.
課題を解決するための手段
本発明は以下に説明する構成をもつハードウェアを実現
することにより上述の課題を解決するものである。Means for Solving the Problems The present invention solves the above problems by implementing hardware having the configuration described below.
電子計算機のアドレス信号・制御信号の状態をプログラ
ムの実行時間測定の条件として設定でき、この条件を計
時条件信号として出力している複数の記憶回路と、この
記憶回路に1対1に対応しており、計時条件信号を入力
とし、この入力と電子計算機のアドレス信号・制御信号
を比較し、比較結果を条件一致信号として出力する上記
の記憶回路と同数の比較回路と、条件一致信号全てを入
力とし、この入力に基づき出力される計時制御信号を1
つ以上もち、入力である条件一致信号と出力である計時
制御信号の対応関係をあらかじめ設定できる計時制御回
路と、計時制御信号を入力とし、この入力に従い時間を
計る、計時制御信号と同数の計時回路から構成されてい
る。The states of address signals and control signals of the computer can be set as conditions for measuring program execution time, and these conditions can be set in one-to-one correspondence with multiple memory circuits that output these conditions as timing condition signals. Inputs the time measurement condition signal, compares this input with the address signal/control signal of the computer, and outputs the comparison result as a condition match signal.The same number of comparison circuits as the above memory circuits are input, and all the condition match signals are input. The time control signal output based on this input is 1.
A timekeeping control circuit that can preset the correspondence between a condition matching signal as an input and a timekeeping control signal as an output; It is made up of circuits.
作 用
本発明で実現したプログラム実行時間測定装置では、電
子計算機のアドレス信号・制御信号の条件を監視し、こ
の状態があらかじめ記憶回路に設定しておいた条件と一
致した時に計時回路が制御され実行時間が測定される。Function: The program execution time measuring device realized by the present invention monitors the conditions of the address signal and control signal of the electronic computer, and when the conditions match the conditions set in advance in the memory circuit, the timer circuit is controlled. Execution time is measured.
このように電子計算機の信号の状態を実行時間測定の条
件としているため、電子計算機システム管理プログラム
の実行時間も他のプログラムと同様に測定することがで
きる。同様の理由により、電子計算機の信号の状態で計
時条件を表現できるならば、どのようなプログラムの実
行時間も測定できる。更に、計時条件と電子計算機の信
号の状態が一致すると同時に計時回路が制御されるため
、正確に実行時間を測定できる。In this way, since the signal state of the computer is used as a condition for measuring the execution time, the execution time of the computer system management program can also be measured in the same way as other programs. For the same reason, the execution time of any program can be measured as long as the timing conditions can be expressed in terms of computer signals. Furthermore, since the timing circuit is controlled as soon as the timing conditions match the state of the computer signal, the execution time can be measured accurately.
次に、実行時間測定の柔軟性は以下のように実現される
。記憶回路を複数設けることにより多くの計時条件を設
定可能とする。また計時制御回路には、どの計時条件が
電子計算機のアドレス信号・制御信号と一致した時にど
の計時回路を制御するかを設定しておく。計時条件は電
子計算機のアドレス信号・制御信号と比較される。計時
条件が一致すると、計時制御回路の設定に従い計時回路
が制御され実行時間が測定される。このようにすること
で、複数の計時条件の内の任意の組合せが満足された時
に、任意の計時回路で実行時間を測定できるようになり
、柔軟な測定が可能となる。Next, the flexibility of execution time measurement is achieved as follows. By providing a plurality of memory circuits, many time measurement conditions can be set. Further, in the time control circuit, it is set which time measurement circuit is to be controlled when which time measurement condition matches the address signal/control signal of the electronic computer. The timing conditions are compared with address signals and control signals of the electronic computer. When the timekeeping conditions match, the timekeeping circuit is controlled according to the settings of the timekeeping control circuit and the execution time is measured. By doing so, when any combination of the plurality of time measurement conditions is satisfied, the execution time can be measured using any time measurement circuit, and flexible measurement becomes possible.
実施例
本発明の一実施例を第1図に示す。本実施例は、説明を
簡単に行うため、記憶回路が11.12゜13の3つ、
比較回路が21.22.23の3つ、計時回路が41.
42の2つの場合である。Embodiment An embodiment of the present invention is shown in FIG. In order to simplify the explanation, this embodiment has three memory circuits of 11.12°13,
There are three comparison circuits, 21, 22, and 23, and a clock circuit, 41.
There are two cases of 42.
ここでは、アドレスa1から始まるプログラムに関して
、実行開始からアドレスa2にある命令を実行するまで
の時間t1と、アドレスa2からアドレスa3までの区
間の実行時間t2を測定する場合について説明する。計
時回路41でtlを、計時回路42でt2を測定すると
する。記憶回路11,12.13にはそれぞれアドレス
a1゜a2.a3にある命令を実行する際のアドレス信
号・制御信号の状態を記憶させておく。この状態は各々
計時条件信号Bl、B2.B3として出力されている。Here, with respect to a program starting from address a1, a case will be described in which the time t1 from the start of execution until the instruction at address a2 is executed and the execution time t2 of the section from address a2 to address a3 are measured. It is assumed that the clock circuit 41 measures tl and the clock circuit 42 measures t2. The memory circuits 11, 12.13 have addresses a1, a2, . The state of the address signal and control signal when executing the instruction in a3 is stored. This state corresponds to the timing condition signals B1, B2. It is output as B3.
プログラムの実行が開始されると、アドレス信号・制御
信号Aは計時条件信号B1と一致するため、この三信号
を入力としている比較回路21は出力である条件一致信
号C1を有効とする。プログラムの実行がアドレスa2
に達すると、アドレス信号・制御信号Aと計時条件信号
B2が一致し条件一致信号C2が有効となる。同様にプ
ログラムの実行がアドレスa3に達すると、条件一致信
号C3が有効となる。以上に述べたような条件一致信号
C1,C2,C3の入力に対して計時制御回路31は次
のように計時制御信号D1、D2を出力するように設定
されている。条件一致信号C1が有効になると、計時制
御信号D1を有効とし計時回路41に計時の開始を指示
する。条件一致信号C2が有効になると、計時制御信号
D1を有効でな(し計時回路41の計時を終了させると
同時に、計時制御信号D2を有効とし計時回路42に計
時の開始を指示する。条件一致信号C3が有効となると
、計時制御信号D2を有効でな(し計時回路42の計時
を終了させる。このようにしてプログラムの実行時間を
測定することができる。上で説明した計時制御回路31
は第2図に示す回路構成で実現できる。条件一致信号C
1,C2,C3と計時制御信号DI、D2の対応関係を
設定可能とするためメモリを用いる。また計時制御信号
D1.D2の出力を保持するために、NORゲートを用
いてRSフリップフロップを構成している。メモリのア
ドレス入力には、条件一致信号C1,C2,C3と計時
制御信号DI。When execution of the program is started, the address signal/control signal A matches the timing condition signal B1, so the comparison circuit 21 which receives these three signals as input makes the condition matching signal C1 valid. Program execution is at address a2
When the address signal/control signal A matches the timing condition signal B2, the condition matching signal C2 becomes valid. Similarly, when the program execution reaches address a3, the condition match signal C3 becomes valid. The timekeeping control circuit 31 is set to output timekeeping control signals D1, D2 as follows in response to the input of the condition matching signals C1, C2, C3 as described above. When the condition matching signal C1 becomes valid, the timekeeping control signal D1 is made valid and the timekeeping circuit 41 is instructed to start timekeeping. When the condition matching signal C2 becomes valid, the timing control signal D1 is disabled (and the timing circuit 41 finishes timing), and at the same time, the timing control signal D2 is enabled and the timing circuit 42 is instructed to start timing. When the signal C3 becomes valid, the timekeeping control signal D2 is disabled (and the timekeeping of the timekeeping circuit 42 ends. In this way, the execution time of the program can be measured. The timekeeping control circuit 31 described above
can be realized with the circuit configuration shown in FIG. Condition match signal C
1, C2, C3 and the time measurement control signals DI, D2, a memory is used to make it possible to set the correspondence between the clock control signals DI and D2. Also, the timing control signal D1. In order to hold the output of D2, an RS flip-flop is configured using a NOR gate. The memory address inputs include condition matching signals C1, C2, C3 and a timekeeping control signal DI.
D2が入力されている。計時制御信号DI、D2が入力
されているのは、計時回路41.42の状態すなわち計
時中か否かを、計時回路41.42の制御に用いるため
である。そしてメモリのデータ出力はRSフリップフロ
ップに入力されている。計時制御回路31に上述の測定
動作を行わせるためには、第2図に示した回路メモリに
第1表の内容を記憶させておけばよい。D2 is input. The reason why the timekeeping control signals DI and D2 are input is to use the state of the timekeeping circuit 41.42, that is, whether or not time is being counted, for controlling the timekeeping circuit 41.42. The data output of the memory is input to the RS flip-flop. In order to cause the timekeeping control circuit 31 to perform the above-mentioned measurement operation, the contents of Table 1 may be stored in the circuit memory shown in FIG. 2.
第 1 表
第2図の回路は正論理であり、信号が有効とは信号レベ
ルが「1」になっていることである。また計時回路は、
計時制御信号のレベルが「1」になっている間だけ時間
を測定する。ここで第2図の計時制御回路31の動作を
説明する。プログラムの実行が始まると第1図のアドレ
ス信号・制御信号Aと、計時条件信号B1が一致し、条
件一致信号C1が有効(「1」)となる。この時、計時
回路41.42は計時を行っていないため計時制御信号
Di、D2は有効でない(「0」)。故に第2図の回路
メモリにはアドレス入力として、C1=1.C2=O,
C3=O,D1=O,D2=O。The circuits shown in Table 1 and Figure 2 are positive logic, and a signal is valid if the signal level is "1". In addition, the timing circuit is
Time is measured only while the level of the time control signal is "1". Here, the operation of the time measurement control circuit 31 shown in FIG. 2 will be explained. When the execution of the program starts, the address signal/control signal A shown in FIG. 1 and the timing condition signal B1 match, and the condition matching signal C1 becomes valid ("1"). At this time, since the clock circuits 41 and 42 are not measuring time, the clock control signals Di and D2 are not valid ("0"). Therefore, the circuit memory in FIG. 2 has C1=1 . C2=O,
C3=O, D1=O, D2=O.
が入力される。上表よりデータ出力には、R1=O。is input. From the above table, R1=O for data output.
51=L、R2=1.S2冨0が出力され、この結果、
計時制御信号はD1=1.D2=0となり、計時回路4
1だけまが計時を始める。プログラムの実行がアドレス
a2に達した時は条件一致信号C2が有効となり、計時
回路41が計時を行っている、すなわち計時制御信号D
1が有効となっている。このため第2図のメモリのアド
レス入力には、CI=O,C2=1.C3=O,Dl=
1゜D2=0が入力され、データ出力としてR1=1゜
51=O,R2=O,52=1が得られ、この結果計時
制御信号はDI=1,52=1となり、計時回路41の
計時は終了し、計時回路42の計時が開始される。プロ
グラムの実行がアドレスa3に達した時、C1=O,C
2=O,C3=1゜D1=O,D2=1となり、その結
果、D 1 =0゜D2=Oとなり計時回路は41.4
2ともに計時を終了し、計時回路41にはプログラムの
アドレスa1からアドレスa2までの実行時間t1が、
計時回路42にはアドレスa2からアドレスa3までの
実行時間t2が得られる。51=L, R2=1. S2 tonnage 0 is output, and as a result,
The timing control signal is D1=1. D2=0, and the clock circuit 4
1 starts timing. When the execution of the program reaches address a2, the condition match signal C2 becomes valid, and the clock circuit 41 is measuring time, that is, the clock control signal D
1 is valid. Therefore, the memory address inputs in FIG. 2 include CI=O, C2=1. C3=O, Dl=
1°D2=0 is input, R1=1°51=O, R2=O, 52=1 is obtained as the data output, and as a result, the clock control signal becomes DI=1, 52=1, and the clock circuit 41 The time measurement ends, and the time measurement by the time measurement circuit 42 starts. When the program execution reaches address a3, C1=O,C
2=O, C3=1° D1=O, D2=1, and as a result, D 1 =0° D2=O and the clock circuit is 41.4
2 completes time measurement, and the time measurement circuit 41 records the execution time t1 from address a1 to address a2 of the program.
The clock circuit 42 obtains the execution time t2 from address a2 to address a3.
上で説明した様に、第1図の構成を採るプログラム実行
時間測定装置を実現し、記憶回路11゜12.13に計
時条件を、計時制御回路31に条件一致信号C1,C2
,C3と計時制御信号D1、D2の対応関係を設定可能
とすることにより、プログラム実行中における様々な状
態の実行時間を柔軟に測定することが可能とする。As explained above, a program execution time measurement device having the configuration shown in FIG.
, C3 and the time measurement control signals D1 and D2, it is possible to flexibly measure the execution time of various states during program execution.
なお、第2図の計時制御回路はメモリを用いて構成した
が、他のプログラム可能な素子や回路を用いることも可
能であり、メモリを用いる場合よりも回路規模を小さく
することもできる。また、第1図では、記憶回路と比較
回路をそれぞれ3つ、計時回路を2つとしたが、記憶回
路と比較回路は2つ以上、計時回路は1つ以上の任意の
数に決めることができる。記憶回路、比較回路を多くす
れば複雑な計時条件が設定可能となり、計時回路を多(
すれば、様々な実行時間の測定が1度に行える。Note that although the timekeeping control circuit in FIG. 2 is constructed using a memory, other programmable elements or circuits may also be used, and the circuit scale can be made smaller than when using a memory. In addition, in Figure 1, there are three memory circuits and three comparison circuits, and two clock circuits, but the number of memory circuits and comparison circuits can be two or more, and the number of clock circuits can be one or more. . By increasing the number of memory circuits and comparison circuits, complex timekeeping conditions can be set, and the number of timekeeping circuits (
This allows you to measure various execution times at once.
発明の効果
本発明は、電子計算機のアドレス信号・制御信号の状態
をプログラム実行時間測定の条件として設定でき、この
条件を計時条件信号として出力している2つ以上の記憶
回路と、計時条件信号のひとつと電子計算機のアドレス
信号・制御信号とを比較し、比較結果を条件一致信号と
して出力している、記憶回路と1対1対応して設けられ
た複数の比較回路と、条件一致信号全てを入力とし、こ
の入力に基づいき出力される計時制御信号を1つ以上も
ち、入力とその入力に基づく出力の関係をあらかじめ設
定できる計時制御回路と、計時III III信号のひ
とつを入力とし、この入力に従い時間を計る、計時制御
信号と同数の計時回路から構成されている。Effects of the Invention The present invention provides two or more memory circuits that can set the states of address signals and control signals of an electronic computer as conditions for measuring program execution time, and output these conditions as timing condition signals, and a timing condition signal. A plurality of comparison circuits are provided in one-to-one correspondence with memory circuits, which compare one of the two with the address signal/control signal of the computer and output the comparison result as a condition matching signal, and all the condition matching signals. A timing control circuit which has one or more timing control signals output based on the input and which can set the relationship between the input and the output based on the input in advance; It is composed of as many clock circuits as there are clock control signals that measure time according to the input.
上記の構成を採用したために、課題は以下のように解決
される。電子計算機のアドレス信号・制御信号の状態を
監視し、この状態があらかじめ記憶回路に設定しておい
た条件と一致した時に計時回路が制御され実行時間が測
定される。このことにより、電子計算機のアドレス信号
・制御信号の状態で計時条件を表現できるならばどのよ
うなプログラムの実行時間でも測定することができる。By adopting the above configuration, the problem is solved as follows. The state of the address signal and control signal of the computer is monitored, and when the state matches a condition set in advance in the memory circuit, the timer circuit is controlled and the execution time is measured. As a result, the execution time of any program can be measured as long as the timing conditions can be expressed in the state of the address signal and control signal of the electronic computer.
更に、計時条件の一致と同時に計時回路が制御されるた
め正確に実行時間の測定が行える。また、記憶回路を複
数設け、多(の計時条件を設定可能とし、これらの条件
を比較回路で電子計算機のアドレス信号・制御信号と比
較し、複数の計時条件の内一致したものが計時制御回路
に設定されていたならば計時回路が制御され実行時間が
測定される。このため、複雑な計時条件を設定すること
も可能となり、柔軟な測定が実現される。Furthermore, since the timing circuit is controlled at the same time as the timing conditions match, the execution time can be measured accurately. In addition, multiple memory circuits are provided so that multiple timing conditions can be set, and these conditions are compared with the address signal and control signal of the computer in a comparison circuit, and those that match among the multiple timing conditions are sent to the timing control circuit. If it is set, the clock circuit is controlled and the execution time is measured.For this reason, it is possible to set complicated timing conditions, and flexible measurement is realized.
以上で説明したように、本発明によれば、あらゆる種類
のプログラムの実行時間を柔軟な条件設定で正確に測定
することのできるプログラム実行時間測定装置を得るこ
とができる。As described above, according to the present invention, it is possible to obtain a program execution time measuring device that can accurately measure the execution time of all kinds of programs with flexible condition settings.
第1図は本発明の一実施例におけるプログラム実行時間
測定装置の構成図、第2図は、同装置の計時制御回路の
実現例の回路図である。
11.12.13・・・・・・記憶回路、21.22゜
23・・・・・・比較回路、31・・・・・・計時制御
回路、41゜42・・・・・・計時回路、A・・・・・
・アドレス信号・制御信号、B1.B2.B3・・・・
・・計時条件信号、CI。
C2,C3・・・・・・条件一致信号、Di、B2・・
・・・・計時制御信号。
代理人の氏名 弁理士 中尾敏男 ほか1名一一人−−
、−人一、儒さ−
ε心心G33QこFIG. 1 is a block diagram of a program execution time measuring device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of an implementation example of a time control circuit of the same device. 11.12.13...Memory circuit, 21.22゜23...Comparison circuit, 31...Time control circuit, 41゜42...Time measurement circuit , A...
-Address signal/control signal, B1. B2. B3...
...Timekeeping condition signal, CI. C2, C3... Condition match signal, Di, B2...
...Time control signal. Name of agent: Patent attorney Toshio Nakao and one other person --
, -Ninichi, Confucianism- εxinxinG33Qko
Claims (1)
算機のアドレス信号・制御信号の状態を、プログラム実
行時間の測定の開始や終了のタイミングを表す計時条件
として設定でき、上記計時条件を計時条件信号として出
力する複数の記憶回路と、上記計時条件信号と、上記電
子計算機のアドレス信号・制御信号を入力とし、上記2
入力を比較し、その結果を条件一致信号として出力する
、上記記憶回路に1対1対応して設けられた複数の比較
回路と、上記複数の記憶回路から出力される条件一致信
号を全て入力とし、この入力に基づき出力される計時制
御信号を1つもしくは複数もち、上記条件一致信号に対
する上記計時制御信号の対応関係すなわち入力に対する
出力の対応関係をあらかじめ設定することのできる計時
制御回路と、上記1つもしくは複数の計時制御信号に1
対1対応して設けられており、対応する計時制御信号を
入力としこの入力が有効となっている期間だけ時間を測
定する計時回路を具備し、上記記憶回路に設定した上記
計時条件の内の、上記計時制御回路に設定した組み合せ
が満足された場合に、計時の開始、終了を上記計時回路
に指示することでプログラムの実行時間を測定すること
のできるプログラム実行時間測定装置。The state of the address signal and control signal of the computer that executes the program whose execution time is to be measured can be set as a timing condition that indicates the start and end timing of measuring the program execution time, and the above timing conditions can be set as the timing condition signal. A plurality of memory circuits to output, the above-mentioned time measurement condition signal, and the address signal/control signal of the above-mentioned computer are input, and the above-mentioned 2.
A plurality of comparison circuits are provided in one-to-one correspondence with the storage circuits, and the condition matching signals outputted from the plurality of storage circuits are all input. , a timekeeping control circuit having one or more timekeeping control signals output based on the input, and capable of setting in advance the correspondence of the timekeeping control signal to the condition matching signal, that is, the correspondence of the output to the input; 1 for one or more timekeeping control signals
The clock circuit is provided in one-to-one correspondence, and is equipped with a clock circuit that inputs a corresponding clock control signal and measures time only during the period when this input is valid, and within the clock conditions set in the memory circuit. . A program execution time measurement device capable of measuring the execution time of a program by instructing the time measurement circuit to start and end time measurement when a combination set in the time measurement control circuit is satisfied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150683A JPH023829A (en) | 1988-06-17 | 1988-06-17 | Program execution time measurement device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63150683A JPH023829A (en) | 1988-06-17 | 1988-06-17 | Program execution time measurement device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023829A true JPH023829A (en) | 1990-01-09 |
Family
ID=15502186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63150683A Pending JPH023829A (en) | 1988-06-17 | 1988-06-17 | Program execution time measurement device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023829A (en) |
-
1988
- 1988-06-17 JP JP63150683A patent/JPH023829A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461792A2 (en) | Master/slave checking system | |
| US4453093A (en) | Multiple comparison circuitry for providing a software error trace signal | |
| US4253142A (en) | Method and apparatus for speeding up the determination of a microinstruction address in a data processing system | |
| US6816983B2 (en) | Microprocessor internally provided with test circuit | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| JPH023829A (en) | Program execution time measurement device | |
| US5598556A (en) | Conditional wait state generator circuit | |
| JPH08314757A (en) | An integrated circuit having means for stopping execution of an instruction program when a combination of breakpoints is confirmed | |
| JPH04111145A (en) | Microcomputer | |
| EP0230219A2 (en) | Apparatus for testing a data processing system | |
| US20040107388A1 (en) | Microcomputer | |
| JP2903695B2 (en) | Watchdog timer control circuit | |
| JP2940000B2 (en) | Single chip microcomputer | |
| JP2743889B2 (en) | Method and apparatus for program evaluation | |
| JP2778066B2 (en) | Microprocessor with capture mechanism | |
| JPH02157957A (en) | microprocessor | |
| SU1552189A1 (en) | Device for monitoring programs | |
| KR0150161B1 (en) | Device for displaying register and ram data | |
| JPS63197245A (en) | Microprogram controller | |
| JPS595367A (en) | Microprocessor operating status monitoring device | |
| JPS6232509B2 (en) | ||
| JPH09325935A (en) | Bus switching circuit | |
| JPS62271022A (en) | Microprogram controller | |
| JPH0836505A (en) | Microcomputer development support system | |
| JPS6326416B2 (en) |