JPH023829A - プログラム実行時間測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子計算機の動作解析を行うために利用され
るプログラム実行時間測定装置に関するものである。

従来の技術 電子計算機の性能の向上を図るためには、電子計算機の
動作の解析を行わなければならない。電子計算機の性能
としてプログラムの実行時間は重要なものであり、上述
の動作解析のひとつとしてプログラム実行時間の測定が
必要となる。従来から行われているプログラムの実行時
間の測定方法として、ソフトウェアによる方法と、ハー
ドウェアを付加する方法がある。この２つの方法につい
て説明する。

まずソフトウェアによる方法では、実行時間測定の対象
プログラム（以下では、これを測定対象プログラムと書
く）は実行時間測定プログラム（以下ではこれを測定プ
ログラムと書く）の下で動作している。測定対象プログ
ラムの実行時間は、測定プログラムが測定する。この方
法を用いると、サブルーチン毎の実行時間など柔軟な測
定を行うことができる。

次にハードウェアによる方法について説明する。ひとつ
の方法として、測定対象プログラムの開始アドレスと終
了アドレスをハードウェア上に設定しておき、電子計算
機のアドレス信号を監視し、測定開始アドレスが現れて
から測定終了アドレスが現れるまでの時間を測定するこ
とにより実行時間を測定するものがある。また他の方法
として、測定対象プログラム内に測定の開始と終了を示
す命令を埋め込み、この命令により計時回路を制御し、
実行時間を測定するというものがある。

発明が解決しようとする課題 しかし、上述の方法には次のような問題点が存在する。

以下ではソフトウェアによる方法とハードウェアによる
方法に分けて問題点、を説明する。

まずソフトウェアによる方法では、測定プログラムも測
定対象プログラムもともに電子計算機のシステム管理プ
ログラムの下で動作しているため、システム管理プログ
ラムの実行時間の測定はできない。また実行時間の測定
が行われる際、電子計算機上でのプログラムの実行が測
定対象プログラムから測定プログラムに切り換えられる
。このようにして計時するため、測定時間が短くなるほ
ど測定誤差の割合が大きくなってしまう。更に、電子計
算機のハードウェアに密着したプログラムの実行時間、
すなわちソフトウェアからは知ることのできない電子計
算機のバス上の信号の状態などをもとに測定しなければ
ならないような実行時間はソフトウェアでは測定できな
い。

次にハードウェアとよる方法では、測定装置の構成が固
定してしまうため、計時条件として電子計算機の状態や
測定対象プログラムの状態などを組み合せて用いるよう
な柔軟な測定を行うことはできない。

本発明は、上に述べた問題点を解決し、電子計算機のシ
ステム管理プログラムの実行時間やハードウェアに密着
したプログラムの実行時間を正確に測定することが可能
であり、かつプログラム実行中に様々な状態を測定条件
として柔軟に実行時間の測定を行うことのできるプログ
ラム実行時間測定装置を提供することを目的とするもの
である。

課題を解決するための手段 本発明は以下に説明する構成をもつハードウェアを実現
することにより上述の課題を解決するものである。

電子計算機のアドレス信号・制御信号の状態をプログラ
ムの実行時間測定の条件として設定でき、この条件を計
時条件信号として出力している複数の記憶回路と、この
記憶回路に１対１に対応しており、計時条件信号を入力
とし、この入力と電子計算機のアドレス信号・制御信号
を比較し、比較結果を条件一致信号として出力する上記
の記憶回路と同数の比較回路と、条件一致信号全てを入
力とし、この入力に基づき出力される計時制御信号を１
つ以上もち、入力である条件一致信号と出力である計時
制御信号の対応関係をあらかじめ設定できる計時制御回
路と、計時制御信号を入力とし、この入力に従い時間を
計る、計時制御信号と同数の計時回路から構成されてい
る。

作　　　用 本発明で実現したプログラム実行時間測定装置では、電
子計算機のアドレス信号・制御信号の条件を監視し、こ
の状態があらかじめ記憶回路に設定しておいた条件と一
致した時に計時回路が制御され実行時間が測定される。

このように電子計算機の信号の状態を実行時間測定の条
件としているため、電子計算機システム管理プログラム
の実行時間も他のプログラムと同様に測定することがで
きる。同様の理由により、電子計算機の信号の状態で計
時条件を表現できるならば、どのようなプログラムの実
行時間も測定できる。更に、計時条件と電子計算機の信
号の状態が一致すると同時に計時回路が制御されるため
、正確に実行時間を測定できる。

次に、実行時間測定の柔軟性は以下のように実現される
。記憶回路を複数設けることにより多くの計時条件を設
定可能とする。また計時制御回路には、どの計時条件が
電子計算機のアドレス信号・制御信号と一致した時にど
の計時回路を制御するかを設定しておく。計時条件は電
子計算機のアドレス信号・制御信号と比較される。計時
条件が一致すると、計時制御回路の設定に従い計時回路
が制御され実行時間が測定される。このようにすること
で、複数の計時条件の内の任意の組合せが満足された時
に、任意の計時回路で実行時間を測定できるようになり
、柔軟な測定が可能となる。

実施例 本発明の一実施例を第１図に示す。本実施例は、説明を
簡単に行うため、記憶回路が１１．１２゜１３の３つ、
比較回路が２１．２２．２３の３つ、計時回路が４１．
４２の２つの場合である。

ここでは、アドレスａ１から始まるプログラムに関して
、実行開始からアドレスａ２にある命令を実行するまで
の時間ｔ１と、アドレスａ２からアドレスａ３までの区
間の実行時間ｔ２を測定する場合について説明する。計
時回路４１でｔｌを、計時回路４２でｔ２を測定すると
する。記憶回路１１，１２．１３にはそれぞれアドレス
ａ１゜ａ２．ａ３にある命令を実行する際のアドレス信
号・制御信号の状態を記憶させておく。この状態は各々
計時条件信号Ｂｌ、Ｂ２．Ｂ３として出力されている。

プログラムの実行が開始されると、アドレス信号・制御
信号Ａは計時条件信号Ｂ１と一致するため、この三信号
を入力としている比較回路２１は出力である条件一致信
号Ｃ１を有効とする。プログラムの実行がアドレスａ２
に達すると、アドレス信号・制御信号Ａと計時条件信号
Ｂ２が一致し条件一致信号Ｃ２が有効となる。同様にプ
ログラムの実行がアドレスａ３に達すると、条件一致信
号Ｃ３が有効となる。以上に述べたような条件一致信号
Ｃ１，Ｃ２，Ｃ３の入力に対して計時制御回路３１は次
のように計時制御信号Ｄ１、Ｄ２を出力するように設定
されている。条件一致信号Ｃ１が有効になると、計時制
御信号Ｄ１を有効とし計時回路４１に計時の開始を指示
する。条件一致信号Ｃ２が有効になると、計時制御信号
Ｄ１を有効でな（し計時回路４１の計時を終了させると
同時に、計時制御信号Ｄ２を有効とし計時回路４２に計
時の開始を指示する。条件一致信号Ｃ３が有効となると
、計時制御信号Ｄ２を有効でな（し計時回路４２の計時
を終了させる。このようにしてプログラムの実行時間を
測定することができる。上で説明した計時制御回路３１
は第２図に示す回路構成で実現できる。条件一致信号Ｃ
１，Ｃ２，Ｃ３と計時制御信号ＤＩ、Ｄ２の対応関係を
設定可能とするためメモリを用いる。また計時制御信号
Ｄ１．Ｄ２の出力を保持するために、ＮＯＲゲートを用
いてＲＳフリップフロップを構成している。メモリのア
ドレス入力には、条件一致信号Ｃ１，Ｃ２，Ｃ３と計時
制御信号ＤＩ。

Ｄ２が入力されている。計時制御信号ＤＩ、Ｄ２が入力
されているのは、計時回路４１．４２の状態すなわち計
時中か否かを、計時回路４１．４２の制御に用いるため
である。そしてメモリのデータ出力はＲＳフリップフロ
ップに入力されている。計時制御回路３１に上述の測定
動作を行わせるためには、第２図に示した回路メモリに
第１表の内容を記憶させておけばよい。

第　　１　　表 第２図の回路は正論理であり、信号が有効とは信号レベ
ルが「１」になっていることである。また計時回路は、
計時制御信号のレベルが「１」になっている間だけ時間
を測定する。ここで第２図の計時制御回路３１の動作を
説明する。プログラムの実行が始まると第１図のアドレ
ス信号・制御信号Ａと、計時条件信号Ｂ１が一致し、条
件一致信号Ｃ１が有効（「１」）となる。この時、計時
回路４１．４２は計時を行っていないため計時制御信号
Ｄｉ、Ｄ２は有効でない（「０」）。故に第２図の回路
メモリにはアドレス入力として、Ｃ１＝１．Ｃ２＝Ｏ，
Ｃ３＝Ｏ，Ｄ１＝Ｏ，Ｄ２＝Ｏ。

が入力される。上表よりデータ出力には、Ｒ１＝Ｏ。

５１＝Ｌ、Ｒ２＝１．Ｓ２冨０が出力され、この結果、
計時制御信号はＤ１＝１．Ｄ２＝０となり、計時回路４
１だけまが計時を始める。プログラムの実行がアドレス
ａ２に達した時は条件一致信号Ｃ２が有効となり、計時
回路４１が計時を行っている、すなわち計時制御信号Ｄ
１が有効となっている。このため第２図のメモリのアド
レス入力には、ＣＩ＝Ｏ，Ｃ２＝１．Ｃ３＝Ｏ，Ｄｌ＝
１゜Ｄ２＝０が入力され、データ出力としてＲ１＝１゜
５１＝Ｏ，Ｒ２＝Ｏ，５２＝１が得られ、この結果計時
制御信号はＤＩ＝１，５２＝１となり、計時回路４１の
計時は終了し、計時回路４２の計時が開始される。プロ
グラムの実行がアドレスａ３に達した時、Ｃ１＝Ｏ，Ｃ
２＝Ｏ，Ｃ３＝１゜Ｄ１＝Ｏ，Ｄ２＝１となり、その結
果、Ｄ　１　＝０゜Ｄ２＝Ｏとなり計時回路は４１．４
２ともに計時を終了し、計時回路４１にはプログラムの
アドレスａ１からアドレスａ２までの実行時間ｔ１が、
計時回路４２にはアドレスａ２からアドレスａ３までの
実行時間ｔ２が得られる。

上で説明した様に、第１図の構成を採るプログラム実行
時間測定装置を実現し、記憶回路１１゜１２．１３に計
時条件を、計時制御回路３１に条件一致信号Ｃ１，Ｃ２
，Ｃ３と計時制御信号Ｄ１、Ｄ２の対応関係を設定可能
とすることにより、プログラム実行中における様々な状
態の実行時間を柔軟に測定することが可能とする。

なお、第２図の計時制御回路はメモリを用いて構成した
が、他のプログラム可能な素子や回路を用いることも可
能であり、メモリを用いる場合よりも回路規模を小さく
することもできる。また、第１図では、記憶回路と比較
回路をそれぞれ３つ、計時回路を２つとしたが、記憶回
路と比較回路は２つ以上、計時回路は１つ以上の任意の
数に決めることができる。記憶回路、比較回路を多くす
れば複雑な計時条件が設定可能となり、計時回路を多（
すれば、様々な実行時間の測定が１度に行える。

発明の効果 本発明は、電子計算機のアドレス信号・制御信号の状態
をプログラム実行時間測定の条件として設定でき、この
条件を計時条件信号として出力している２つ以上の記憶
回路と、計時条件信号のひとつと電子計算機のアドレス
信号・制御信号とを比較し、比較結果を条件一致信号と
して出力している、記憶回路と１対１対応して設けられ
た複数の比較回路と、条件一致信号全てを入力とし、こ
の入力に基づいき出力される計時制御信号を１つ以上も
ち、入力とその入力に基づく出力の関係をあらかじめ設
定できる計時制御回路と、計時ＩＩＩ　ＩＩＩ信号のひ
とつを入力とし、この入力に従い時間を計る、計時制御
信号と同数の計時回路から構成されている。

上記の構成を採用したために、課題は以下のように解決
される。電子計算機のアドレス信号・制御信号の状態を
監視し、この状態があらかじめ記憶回路に設定しておい
た条件と一致した時に計時回路が制御され実行時間が測
定される。このことにより、電子計算機のアドレス信号
・制御信号の状態で計時条件を表現できるならばどのよ
うなプログラムの実行時間でも測定することができる。

更に、計時条件の一致と同時に計時回路が制御されるた
め正確に実行時間の測定が行える。また、記憶回路を複
数設け、多（の計時条件を設定可能とし、これらの条件
を比較回路で電子計算機のアドレス信号・制御信号と比
較し、複数の計時条件の内一致したものが計時制御回路
に設定されていたならば計時回路が制御され実行時間が
測定される。このため、複雑な計時条件を設定すること
も可能となり、柔軟な測定が実現される。

以上で説明したように、本発明によれば、あらゆる種類
のプログラムの実行時間を柔軟な条件設定で正確に測定
することのできるプログラム実行時間測定装置を得るこ
とができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるプログラム実行時間
測定装置の構成図、第２図は、同装置の計時制御回路の
実現例の回路図である。 １１．１２．１３・・・・・・記憶回路、２１．２２゜
２３・・・・・・比較回路、３１・・・・・・計時制御
回路、４１゜４２・・・・・・計時回路、Ａ・・・・・
・アドレス信号・制御信号、Ｂ１．Ｂ２．Ｂ３・・・・
・・計時条件信号、ＣＩ。 Ｃ２，Ｃ３・・・・・・条件一致信号、Ｄｉ、Ｂ２・・
・・・・計時制御信号。 代理人の氏名　弁理士　中尾敏男　ほか１名一一人−−
、−人一、儒さ− ε心心Ｇ３３Ｑこ

Claims (1)

【特許請求の範囲】
1. 実行時間の測定対象であるプログラムを実行する電子計
   算機のアドレス信号・制御信号の状態を、プログラム実
   行時間の測定の開始や終了のタイミングを表す計時条件
   として設定でき、上記計時条件を計時条件信号として出
   力する複数の記憶回路と、上記計時条件信号と、上記電
   子計算機のアドレス信号・制御信号を入力とし、上記２
   入力を比較し、その結果を条件一致信号として出力する
   、上記記憶回路に１対１対応して設けられた複数の比較
   回路と、上記複数の記憶回路から出力される条件一致信
   号を全て入力とし、この入力に基づき出力される計時制
   御信号を１つもしくは複数もち、上記条件一致信号に対
   する上記計時制御信号の対応関係すなわち入力に対する
   出力の対応関係をあらかじめ設定することのできる計時
   制御回路と、上記１つもしくは複数の計時制御信号に１
   対１対応して設けられており、対応する計時制御信号を
   入力としこの入力が有効となっている期間だけ時間を測
   定する計時回路を具備し、上記記憶回路に設定した上記
   計時条件の内の、上記計時制御回路に設定した組み合せ
   が満足された場合に、計時の開始、終了を上記計時回路
   に指示することでプログラムの実行時間を測定すること
   のできるプログラム実行時間測定装置。