JPH0240231B2 - - Google Patents
Info
- Publication number
- JPH0240231B2 JPH0240231B2 JP61137316A JP13731686A JPH0240231B2 JP H0240231 B2 JPH0240231 B2 JP H0240231B2 JP 61137316 A JP61137316 A JP 61137316A JP 13731686 A JP13731686 A JP 13731686A JP H0240231 B2 JPH0240231 B2 JP H0240231B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- polyimide film
- circuit board
- layer
- adhesive strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、Ga，As，ICのような高速動作の集
積回路素子を実装するための回路基板に係り、特
に配線層がポリイミド膜上に形成された構造の高
速素子実装用回路基板の製造方法に関する。
積回路素子を実装するための回路基板に係り、特
に配線層がポリイミド膜上に形成された構造の高
速素子実装用回路基板の製造方法に関する。
近年、Ga，As，ICに代表される高速で論理動
作する集積回路素子の開発が盛んに行なわれてい
る。このような高速素子では素子自体の高速性は
勿論であるが、その実装系、すなわち回路基板の
高速性も重要となる。素子内部での動作速度がい
かに速くなつても、回路基板上の配線層での信号
遅延時間が大きければ、その意味が半減するから
である。信号遅延時間を小さくするには、配線長
を短くすることが最も効果的であるが、実装上ど
うしても限界がある。
作する集積回路素子の開発が盛んに行なわれてい
る。このような高速素子では素子自体の高速性は
勿論であるが、その実装系、すなわち回路基板の
高速性も重要となる。素子内部での動作速度がい
かに速くなつても、回路基板上の配線層での信号
遅延時間が大きければ、その意味が半減するから
である。信号遅延時間を小さくするには、配線長
を短くすることが最も効果的であるが、実装上ど
うしても限界がある。
そこで、信号遅延の原因となる寄生の容量やイ
ンダクタンスを低減させた低誘電率回路基板の使
用が検討されている。このような回路基板では配
線層が形成される下地の絶縁層、例えば基板の表
面層、あるいは配線層を多層化する場合の層間絶
縁層に、低誘電率の材料が使用される。
ンダクタンスを低減させた低誘電率回路基板の使
用が検討されている。このような回路基板では配
線層が形成される下地の絶縁層、例えば基板の表
面層、あるいは配線層を多層化する場合の層間絶
縁層に、低誘電率の材料が使用される。
低誘電率材料としては種々のものがあるが、上
記のような回路基板においては400℃以上の耐熱
温度を持ち配線層等の形成時の高温プロセスに耐
えられること、段差被覆性（下地の段差によらず
表面を平坦にできること）、およびスピンコート
等の方法により容易に厚く（膜厚5μm以上）着膜
できる等の理由から、ポリイミド膜が特に好適で
ある。しかし、ポリイミド膜は一般的に金属の接
着性が悪いという欠点があるため、ポリイミド膜
上に配線層をいかに強固に形成するかが大きな課
題となる。
記のような回路基板においては400℃以上の耐熱
温度を持ち配線層等の形成時の高温プロセスに耐
えられること、段差被覆性（下地の段差によらず
表面を平坦にできること）、およびスピンコート
等の方法により容易に厚く（膜厚5μm以上）着膜
できる等の理由から、ポリイミド膜が特に好適で
ある。しかし、ポリイミド膜は一般的に金属の接
着性が悪いという欠点があるため、ポリイミド膜
上に配線層をいかに強固に形成するかが大きな課
題となる。
各種の回路基板において基板上に配線層を形成
する場合、配線層の主たる金属材料、例えば
AU，Cu，Al等は基板に対する接着性が悪いた
め、接着性の良好なCr，Ti，Mo等の金属からな
る接着層を介して形成することが一般的に行なわ
れている。この技術を使うことにより、ポリイミ
ド膜上に良好な接着性をもつて配線層を形成する
ことが考えられる。しかしながら、このような接
着層を配線層毎に形成するということは、特に多
層回路基板の場合、工数が増大するためコスト高
の大きな要因となる。また、これら接着性が良好
とされている金属材料においても、着膜したまま
の状態のポリイミド膜に対しては、実用上十分な
接着強度を得ることが難しいという問題があつ
た。
する場合、配線層の主たる金属材料、例えば
AU，Cu，Al等は基板に対する接着性が悪いた
め、接着性の良好なCr，Ti，Mo等の金属からな
る接着層を介して形成することが一般的に行なわ
れている。この技術を使うことにより、ポリイミ
ド膜上に良好な接着性をもつて配線層を形成する
ことが考えられる。しかしながら、このような接
着層を配線層毎に形成するということは、特に多
層回路基板の場合、工数が増大するためコスト高
の大きな要因となる。また、これら接着性が良好
とされている金属材料においても、着膜したまま
の状態のポリイミド膜に対しては、実用上十分な
接着強度を得ることが難しいという問題があつ
た。
本発明はこのような従来の問題点に鑑みてなさ
れたもので、ポリイミド膜からなる下地層の上に
接着層を用いずに配線層を十分な接着力で直接形
成できる高速素子実装用回路基板の製造方法を提
供することを目的とする。
れたもので、ポリイミド膜からなる下地層の上に
接着層を用いずに配線層を十分な接着力で直接形
成できる高速素子実装用回路基板の製造方法を提
供することを目的とする。
本発明はこの目的を達成するため、ポリイミド
膜を形成した後、該ポリイミド膜をプラズマによ
り表面処理し、次いでこの表面処理がなされたポ
リイミド膜上に銅からなる配線層を形成すること
を特徴としている。
膜を形成した後、該ポリイミド膜をプラズマによ
り表面処理し、次いでこの表面処理がなされたポ
リイミド膜上に銅からなる配線層を形成すること
を特徴としている。
本発明においては、配線層の形成に先立ちポリ
イミド膜をプラズマにより表面処理することによ
り、ポリイミド膜表面が物理的、化学的に活性化
される結果、配線層を十分な接着力で接着でき
る。この場合、安価で比抵抗が低く配線層として
好適な銅についても従来下地層に対して接着性が
悪いところから接着層を必要としたが、プラズマ
による表面処理がなされた後のポリイミド膜に対
しては、実用上十分な接着強度を持つことが実験
的に確かめられた。
イミド膜をプラズマにより表面処理することによ
り、ポリイミド膜表面が物理的、化学的に活性化
される結果、配線層を十分な接着力で接着でき
る。この場合、安価で比抵抗が低く配線層として
好適な銅についても従来下地層に対して接着性が
悪いところから接着層を必要としたが、プラズマ
による表面処理がなされた後のポリイミド膜に対
しては、実用上十分な接着強度を持つことが実験
的に確かめられた。
このように本発明による高速素子実装用回路基
板の製造方法は、ポリイミド膜上に配線層を高い
接着強度で形成できるため信頼性に優れており、
しかも配線層が単一金属による単層構造でよいこ
とから、工数が少なくて済み、特に多層回路基板
の場合コスト低減に大きく寄与することができ
る。
板の製造方法は、ポリイミド膜上に配線層を高い
接着強度で形成できるため信頼性に優れており、
しかも配線層が単一金属による単層構造でよいこ
とから、工数が少なくて済み、特に多層回路基板
の場合コスト低減に大きく寄与することができ
る。
第１図を参照して、本発明の一実施例に係る高
速素子実装用回路基板の製造方法を説明する。
速素子実装用回路基板の製造方法を説明する。
まず、第１図ａに示すようにセラミツク基板や
ガラス基板のような絶縁性基板１上に第１の配線
層２を形成し、その上に層間絶縁層となるポリイ
ミド膜３を形成する。ポリイミド膜３は例えば東
レ社製SP―710，デユポン社製2555，日立化成社
製PIQ等が使用され、スピンコートにより5μm程
度以上、例えば25μm程度の膜厚に形成される。
ガラス基板のような絶縁性基板１上に第１の配線
層２を形成し、その上に層間絶縁層となるポリイ
ミド膜３を形成する。ポリイミド膜３は例えば東
レ社製SP―710，デユポン社製2555，日立化成社
製PIQ等が使用され、スピンコートにより5μm程
度以上、例えば25μm程度の膜厚に形成される。
次いで、ポリイミド膜３上にレジストを塗布
し、該レジストを露光・現像し、フオトエツチン
グにより第１図ｂに示すようにスルーホール４を
形成する。
し、該レジストを露光・現像し、フオトエツチン
グにより第１図ｂに示すようにスルーホール４を
形成する。
そして、ポリイミド膜３にプラズマによる表面
処理を施した後、第１図ｃに示すようにポリイミ
ド膜３上に真空蒸着法またはスパツタ法等により
第２の配線層５を形成する。この場合、第２の配
線層５はスルーホール４を通して所要個所におい
て第１の配線層２とコンタクトする。
処理を施した後、第１図ｃに示すようにポリイミ
ド膜３上に真空蒸着法またはスパツタ法等により
第２の配線層５を形成する。この場合、第２の配
線層５はスルーホール４を通して所要個所におい
て第１の配線層２とコンタクトする。
ここで、第２の配線層５としてはCu薄膜が形
成される。Cuは一般に下地に対して接着性が悪
いため、配線層として形成する場合にはCr，Ti
等の金属による接着層を介して形成する方法が従
来とられていたが、本発明によればポリイミド膜
３の表面をプラズマ処理してから配線層５を形成
するため、配線層５がCuのような金属薄膜の場
合でも、良好な接着力で配線層５を形成すること
ができる。
成される。Cuは一般に下地に対して接着性が悪
いため、配線層として形成する場合にはCr，Ti
等の金属による接着層を介して形成する方法が従
来とられていたが、本発明によればポリイミド膜
３の表面をプラズマ処理してから配線層５を形成
するため、配線層５がCuのような金属薄膜の場
合でも、良好な接着力で配線層５を形成すること
ができる。
この効果をさらに具体的に説明する。第２図は
ポリイミド膜に対するプラズマ表面処理時間と、
その上に形成される配線層との接着強度との関係
を配線層がCu薄膜の場合（実線）とTi薄膜の場
合（点線）について測定した結果を示したもので
ある。但し、配線層の形成は真空蒸着法で行なつ
た。この結果からわかるように、プラズマ表面処
理を行なわない場合は、下地に対する接着性が一
般に優れているとされているTi薄膜の場合でも、
ポリイミド膜に対する接着強度は２Kg／mm2以下と
実用上十分ではない。これに対し、プラズマ表面
処理を施したポリイミド膜上に配線層を形成する
と、Ti薄膜の場合、接着強度は３分以上のプラ
ズマ表面処理で３Kg／mm2を越え、実用十分な強度
となる。また、Cu薄膜の場合でもポリイミド膜
に30秒以上のプラズマ表面処理を行なうことで、
３Kg／mm2以上の接着強度が得られる。
ポリイミド膜に対するプラズマ表面処理時間と、
その上に形成される配線層との接着強度との関係
を配線層がCu薄膜の場合（実線）とTi薄膜の場
合（点線）について測定した結果を示したもので
ある。但し、配線層の形成は真空蒸着法で行なつ
た。この結果からわかるように、プラズマ表面処
理を行なわない場合は、下地に対する接着性が一
般に優れているとされているTi薄膜の場合でも、
ポリイミド膜に対する接着強度は２Kg／mm2以下と
実用上十分ではない。これに対し、プラズマ表面
処理を施したポリイミド膜上に配線層を形成する
と、Ti薄膜の場合、接着強度は３分以上のプラ
ズマ表面処理で３Kg／mm2を越え、実用十分な強度
となる。また、Cu薄膜の場合でもポリイミド膜
に30秒以上のプラズマ表面処理を行なうことで、
３Kg／mm2以上の接着強度が得られる。
ところで、ポリイミド膜のプラズマ表面処理の
時間は、ポリイミド膜上に形成される配線層の材
質にも関係するが、配線層の着膜時の温度によつ
て変化する。この様子を第３図に示す。第３図は
ポリイミド膜上に配線層としてのCu薄膜を真空
蒸着法により形成したときの、基板加熱温度に対
するポリイミド膜と配線層との接着強度の関係を
実測した結果を示したものである。但し、この例
はポリイミド膜に30秒のプラズマ表面処理を施し
た場合のものである。この結果からわかるよう
に、プラズマ表面処理が30秒程度と短い場合で
も、ポリイミド膜上の配線層を着膜するときの温
度が200℃程度以上あれば、約３Kg／mm2という実
用上十分な接着強度を得ることができる。ちなみ
に、第２図は基板加熱温度が100℃の場合の特性
である。
時間は、ポリイミド膜上に形成される配線層の材
質にも関係するが、配線層の着膜時の温度によつ
て変化する。この様子を第３図に示す。第３図は
ポリイミド膜上に配線層としてのCu薄膜を真空
蒸着法により形成したときの、基板加熱温度に対
するポリイミド膜と配線層との接着強度の関係を
実測した結果を示したものである。但し、この例
はポリイミド膜に30秒のプラズマ表面処理を施し
た場合のものである。この結果からわかるよう
に、プラズマ表面処理が30秒程度と短い場合で
も、ポリイミド膜上の配線層を着膜するときの温
度が200℃程度以上あれば、約３Kg／mm2という実
用上十分な接着強度を得ることができる。ちなみ
に、第２図は基板加熱温度が100℃の場合の特性
である。
なお、本発明はその要旨を逸脱しない範囲で
種々変形して実施することが可能であり、例えば
実施例ではポリイミド膜を多層配線回路基板にお
ける層間絶縁層として用いた場合について述べた
が、基板上に低誘電率表面層としてポリイミド膜
を形成し、その上に配線層を形成する場合にも本
発明は有効である。また、実施例ではポリイミド
膜のプラズマ表面処理をスルーホール形成後に行
なつたが、スルーホール形成前に行なつてもよ
い。スルーホール形成時のマスクとして金属マス
クを用いる場合、その金属マスクのポリイミド膜
への接着性も問題となるが、この金属マスクを形
成する前にポリイミド膜の表面をプラズマにより
処理しておけば、金属マスクの接着強度が十分に
得られるようになり、勿論スルーホール形成後に
形成される配線層の接着強度も先と同様に良好と
なる。
種々変形して実施することが可能であり、例えば
実施例ではポリイミド膜を多層配線回路基板にお
ける層間絶縁層として用いた場合について述べた
が、基板上に低誘電率表面層としてポリイミド膜
を形成し、その上に配線層を形成する場合にも本
発明は有効である。また、実施例ではポリイミド
膜のプラズマ表面処理をスルーホール形成後に行
なつたが、スルーホール形成前に行なつてもよ
い。スルーホール形成時のマスクとして金属マス
クを用いる場合、その金属マスクのポリイミド膜
への接着性も問題となるが、この金属マスクを形
成する前にポリイミド膜の表面をプラズマにより
処理しておけば、金属マスクの接着強度が十分に
得られるようになり、勿論スルーホール形成後に
形成される配線層の接着強度も先と同様に良好と
なる。
第１図ａ〜ｃは本発明の一実施例に係る高速素
子実装用回路基板の製造方法を説明するための工
程断面図、第２図は同実施例におけるポリイミド
膜のプラズマ表面処理時間に対するポリイミド膜
と配線層との接着強度の変化を測定した結果を示
す図、第３図はプラズマ表面処理を行なつたポリ
イミド膜上に配線層を形成するときの基板加熱温
度に対するポリイミド膜と配線層との接着強度の
変化を測定した結果を示す図である。 １…絶縁性基板、２…第１の配線層、３…ポリ
イミド膜、４…スルーホール、５…第２の配線
層。
子実装用回路基板の製造方法を説明するための工
程断面図、第２図は同実施例におけるポリイミド
膜のプラズマ表面処理時間に対するポリイミド膜
と配線層との接着強度の変化を測定した結果を示
す図、第３図はプラズマ表面処理を行なつたポリ
イミド膜上に配線層を形成するときの基板加熱温
度に対するポリイミド膜と配線層との接着強度の
変化を測定した結果を示す図である。 １…絶縁性基板、２…第１の配線層、３…ポリ
イミド膜、４…スルーホール、５…第２の配線
層。
Claims (1)
- １ ポリイミド膜上に配線層が形成された高速素
子実装用回路基板の製造方法において、前記ポリ
イミド膜を形成した後、該ポリイミド膜をプラズ
マにより表面処理し、次いでこの表面処理された
ポリイミド膜上に銅からなる配線層を形成するこ
とを特徴とする高速素子実装用回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137316A JPS62295492A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137316A JPS62295492A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295492A JPS62295492A (ja) | 1987-12-22 |
| JPH0240231B2 true JPH0240231B2 (ja) | 1990-09-10 |
Family
ID=15195834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137316A Granted JPS62295492A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62295492A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111089A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufucturing process |
| NL7608002A (nl) * | 1976-07-20 | 1978-01-24 | Philips Nv | Werkwijze ter vervaardiging van een magnetische inrichting. |
| JPS54139978A (en) * | 1978-04-24 | 1979-10-30 | Toray Ind Inc | Composite organic high polymer material |
| JPS5824039A (ja) * | 1981-08-05 | 1983-02-12 | Fujita Corp | 重機の車体角度検知装置 |
| JPS5840886A (ja) * | 1981-09-03 | 1983-03-09 | 株式会社東芝 | 電気回路基板の製造方法 |
-
1986
- 1986-06-14 JP JP61137316A patent/JPS62295492A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295492A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897153A (en) | Method of processing siloxane-polyimides for electronic packaging applications | |
| US5747222A (en) | Multi-layered circuit substrate and manufacturing method thereof | |
| US5219639A (en) | Multilayer structure and its fabrication method | |
| JP2001007468A (ja) | 配線基板，多層配線基板およびその製造方法 | |
| KR910009803B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100771030B1 (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
| US5679444A (en) | Method for producing multi-layer circuit board and resulting article of manufacture | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH04277696A (ja) | 多層配線基板及びその製造方法 | |
| JP2002057465A (ja) | 高密度実装用配線基板およびその製造方法 | |
| US6074728A (en) | Multi-layered circuit substrate | |
| JP3272945B2 (ja) | 配線基板の製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH0786736A (ja) | 薄膜多層回路基板 | |
| JP2514020B2 (ja) | 配線基板 | |
| JP2804208B2 (ja) | 配線基板の製造方法 | |
| JPH04323895A (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH0821763B2 (ja) | 電子回路部品 | |
| JPH07321469A (ja) | 多層配線基板の製造方法 | |
| JPS62295492A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH0613754A (ja) | 多層配線基板の製造方法 | |
| JPH0240232B2 (ja) | ||
| JPH05347212A (ja) | 薄膜電子部品及びその製造方法 | |
| JPH06244553A (ja) | 薄膜多層配線基板の製造方法 |