JPH0240940A - Package of hybrid integrated circuit - Google Patents

Package of hybrid integrated circuit

Info

Publication number
JPH0240940A
JPH0240940A JP63191935A JP19193588A JPH0240940A JP H0240940 A JPH0240940 A JP H0240940A JP 63191935 A JP63191935 A JP 63191935A JP 19193588 A JP19193588 A JP 19193588A JP H0240940 A JPH0240940 A JP H0240940A
Authority
JP
Japan
Prior art keywords
wiring board
glass
printed wiring
heat sink
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63191935A
Other languages
Japanese (ja)
Other versions
JP2662991B2 (en
Inventor
Osamu Fujikawa
治 藤川
Motoji Kato
加藤 基司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP63191935A priority Critical patent/JP2662991B2/en
Publication of JPH0240940A publication Critical patent/JPH0240940A/en
Application granted granted Critical
Publication of JP2662991B2 publication Critical patent/JP2662991B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To improve the reliability of glass sealing by interposing a thermal diffusion die plate between a heat sink, and a printed wiring board and a chip. CONSTITUTION:On a heat sink 90, a thermal diffusion die plate 10 is bonded, on which a printed wiring board 82 and a semiconductor chip 81 are individually bonded. A lead pin 92 is inserted through a pin hole 821 of the wiring board 82, a pin hole 11 of the plate 10 and a pin hole 9 of the sink 90. The pin 92 and the wiring board 82 are bonded with solder 31. The pin 92 and the sink 90 are sealed with glass 20, by injecting melted glass in the hole 91 and hardening it. There is no glass sealing 20 between the pin 92 and the pin hole 11 of the plate 10, and some glass permeating part 21 is formed above the pin hole 91 of the sink 90. After the above formation, the upper part of the sink 90 is coverd with a cap 85, and the lower end-edge 851 of the cap 85 and the sink 90 are bonded. By this constitution, the damage of the waring board 82 and the chip 81 caused by the heat of melted glass can be prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、放熱性及びガラス封止性に優れた混成集積回
路パッケージに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a hybrid integrated circuit package with excellent heat dissipation and glass sealing properties.

〔従来技術〕[Prior art]

混成集積回路パッケージにおいては、一般にその放熱性
を高めるためにアルミニウム板、鉄板等のヒートシンク
を用い、その上に混成集積回路パッケージを接合してい
る。
In a hybrid integrated circuit package, a heat sink such as an aluminum plate or an iron plate is generally used to improve heat dissipation, and the hybrid integrated circuit package is bonded onto the heat sink.

また、上記放熱性を向上させるために、第5図に示す構
成の混成集積回路パッケージも提案されている(「日経
マイクロデバイセスJ1988年6月号、第72〜73
頁)。このパッケージは。
Furthermore, in order to improve the heat dissipation, a hybrid integrated circuit package having the configuration shown in FIG. 5 has been proposed ("Nikkei Micro Devices J June 1988 issue, No.
page). This package is.

メタルPGA(ピングリッドアレイ)と称されるもので
、ヒートシンクとしての鉄板90にLSIチップ81を
グイボンディング材料93によりダイ付けすると共にプ
リント配線板82を接合してなる。また、鉄板90の裏
面には電気絶縁コート94を被冠している。
This is called a metal PGA (pin grid array), and is made by die-bonding an LSI chip 81 to an iron plate 90 serving as a heat sink using a hard bonding material 93 and bonding a printed wiring board 82 to it. Further, the back surface of the iron plate 90 is coated with an electrically insulating coat 94.

そして、プリント配線板82のピン六821鉄板90の
ビン穴91を貫通してリードピン92が配設され、上記
ピン穴91内は密封用のガラス封止98が施されている
。また、プリント配線板82上の銅配線83とLSIチ
ップ81との間は。
A lead pin 92 is disposed passing through the pin hole 91 of the iron plate 90 through the pin 6 821 of the printed wiring board 82, and the inside of the pin hole 91 is sealed with a glass seal 98. Also, between the copper wiring 83 on the printed wiring board 82 and the LSI chip 81.

AI!、ワイヤー84により連結されている。そして。AI! , are connected by a wire 84. and.

鉄板90の上面における。上記LSIチップ81等の回
路は鉄製のキャップ85により被冠され。
On the upper surface of the iron plate 90. The circuits such as the LSI chip 81 are covered with a cap 85 made of iron.

該キャップ85と鉄板90との間は密着接合されている
The cap 85 and the iron plate 90 are tightly joined.

〔解決しようとする課題〕[Problem to be solved]

しかしながら、上記混成集積回路パンケージにおいては
、第6図に示すごとく、前記ガラス封止98のガラスが
プリント配線板82のピン六821内まで侵入し、侵入
部981を形成する。これは、鉄板90上に直接プリン
ト配線板82を接合していることによる。
However, in the above-described hybrid integrated circuit pancase, the glass of the glass seal 98 penetrates into the pin 6 821 of the printed wiring board 82 to form an intrusion portion 981, as shown in FIG. This is because the printed wiring board 82 is bonded directly onto the iron plate 90.

このようにプリント配線板82のピン六821内までガ
ラスが侵入すると、このガラス封止時における溶融ガラ
スの熱によりプリント配線板82が不良を生ずるおそれ
がある。また、溶融ガラスの侵入部981を抑えるため
にガラス量を少なくすると、混成集積回路パッケージの
密封性が不充分となり耐湿性が低下する。
If the glass penetrates into the pin six 821 of the printed wiring board 82 in this way, there is a risk that the printed wiring board 82 will be defective due to the heat of the molten glass during glass sealing. Furthermore, if the amount of glass is reduced in order to suppress the molten glass intrusion 981, the sealing performance of the hybrid integrated circuit package becomes insufficient and the moisture resistance decreases.

本発明はかかる従来の問題点に鑑み、ガラス封止の信頼
性及び放熱性に優れた混成集積回路パッケージを提供し
ようとするものである。
In view of these conventional problems, the present invention seeks to provide a hybrid integrated circuit package with excellent glass sealing reliability and heat dissipation.

〔課題の解決手段〕[Means for solving problems]

本発明は、ヒートシンクの上に熱拡散ダイプレートを接
合し、該熱拡散ダイプレートの上にプリント配線板及び
チップを接合し、また上記プリント配線板側から熱拡散
ダイプレート及びヒートシンクを貫通してリードピンを
配設し、かつ該り一部ビンはヒートシンクとの間にガラ
ス封止され。
The present invention involves bonding a heat diffusion die plate onto a heat sink, bonding a printed wiring board and a chip onto the heat diffusion die plate, and penetrating the heat diffusion die plate and the heat sink from the printed wiring board side. A lead pin is provided, and a portion of the bottle is sealed with glass between it and a heat sink.

かつヒートシンク上には上記プリント配線板及びチップ
等を被冠するキャップを配設し、該キャップとヒートシ
ンクとは密着接合されていることを特徴とする混成集積
回路パッケージにある。
The hybrid integrated circuit package is characterized in that a cap is disposed on the heat sink to cover the printed wiring board, the chip, etc., and the cap and the heat sink are closely bonded.

本発明において、熱拡散ダイプレートとしては銅、アル
ミニウム、鉄及びニッケルなどの伝熱性の良い金属板を
用いる。該熱拡散ダイプレートは。
In the present invention, a metal plate with good heat conductivity, such as copper, aluminum, iron, or nickel, is used as the heat diffusion die plate. The heat diffusion die plate is.

通常、ヒートシンク上に電気絶縁膜を介して固着する。Usually, it is fixed onto a heat sink via an electrically insulating film.

そして、該熱拡散ダイプレートの上にプリント配線板及
びチップを接合する。また、これらプリント配線板等の
上方はキャップにより被冠し。
Then, a printed wiring board and a chip are bonded onto the heat diffusion die plate. In addition, the upper part of these printed wiring boards, etc. is covered with a cap.

該キャ・ンプはヒートシンクと密着接合して、混成集積
回路パッケージ内の密封性を保持する。
The camp is in intimate contact with the heat sink to maintain hermeticity within the hybrid integrated circuit package.

〔作用及び効果〕[Action and effect]

本発明においては、ヒートシンクとプリント配線板及び
チップとの間に熱拡散ダイプレートを介設している。そ
のため、ヒートシンクとリードピンとの間のガラス封止
を行う際に、そのガラスはせいぜい熱拡散ダイプレート
の下方側壁に付着する程度で、プリント配線板の位置ま
で侵入することがない、これは、ガラス封止の際に溶融
ガラスがプリント配線板方向に侵入しても、上記熱拡散
ダイプレートに該溶融ガラスが接触し、熱を奪われて固
化し、それ以上プリント配線板の方向に侵入しないため
である。また、そのために、リードピンとヒートシンク
とのガラス封止に充分な溶融ガラスを注入することがで
き、ガラス封止の信頼性が向上する。
In the present invention, a heat diffusion die plate is interposed between the heat sink and the printed wiring board and chip. Therefore, when performing glass sealing between the heat sink and the lead pins, the glass only adheres to the lower side wall of the heat dissipation die plate and does not penetrate into the printed wiring board. Even if the molten glass intrudes toward the printed wiring board during sealing, the molten glass contacts the heat diffusion die plate, absorbs heat and solidifies, and does not intrude further toward the printed wiring board. It is. Moreover, for this reason, sufficient molten glass can be injected to glass-seal the lead pins and the heat sink, and the reliability of the glass-sealing is improved.

また2本発明においては熱拡散ダイプレートを用い、更
にこれをヒートシンクに接合しているため、熱拡散ダイ
プレート上のプリント配線板、チップから発生する熱を
効率良(ヒートシンクに放出することができ、放熱性に
優れている。
In addition, in the present invention, a heat diffusion die plate is used and this is further bonded to a heat sink, so the heat generated from the printed wiring board and chip on the heat diffusion die plate can be efficiently released (dissipated to the heat sink). , excellent heat dissipation.

したがって1本発明によれば、ガラス封止の信頼性に優
れ、かつ放熱性にも優れた混成集積回路パンケージを提
供することができる。
Therefore, according to the present invention, it is possible to provide a hybrid integrated circuit package that has excellent glass sealing reliability and excellent heat dissipation.

また1本発明においては、熱拡散ダイプレートの上面を
任意の高さ、形状に加工することができるので、プリン
ト配線板の高さに応じてチップ搭載部分の高さを加工す
ることができる。それ故。
Furthermore, in the present invention, since the upper surface of the heat diffusion die plate can be machined to any desired height and shape, the height of the chip mounting portion can be machined in accordance with the height of the printed wiring board. Therefore.

プリント配線板とチップの上面位置をほぼ同一高さにす
ることができ1両者を接続する/1等のワイヤーのボン
ディングが容易となる。
The top surface positions of the printed wiring board and the chip can be made almost at the same height, and bonding of wires such as 1 and 1 for connecting the two becomes easy.

〔実施例〕〔Example〕

本発明の実施例にかかる混成集積回路パッケージにつき
、第1図ないし第4図を用いて説明する。
A hybrid integrated circuit package according to an embodiment of the present invention will be explained using FIGS. 1 to 4.

本例のパッケージは、アルミニウム製のヒートシンク9
0と2w4製の熱拡散ダイプレート10と。
The package in this example is made of aluminum heat sink 9.
A heat diffusion die plate 10 made of 0 and 2w4.

プリント配線板82及び半導体チップ81とよりなる。It consists of a printed wiring board 82 and a semiconductor chip 81.

しかして、ヒートシンク90上には電気絶縁製のエポキ
シ樹脂膜33を介して熱拡散ダイプレ−トlOを接合す
る。該熱拡散ダイプレート10の上には、同様にエポキ
シ樹脂膜33を介してプリント配線板82及び半導体チ
ップ81をそれぞれ接合する。
A heat diffusion die plate 1O is then bonded onto the heat sink 90 via an electrically insulating epoxy resin film 33. A printed wiring board 82 and a semiconductor chip 81 are similarly bonded onto the heat diffusion die plate 10 via the epoxy resin film 33, respectively.

また、第2図に拡大して示すように、リードピン92を
、プリント配線板82のピン六821熱拡散ダイプレー
ト10のピン穴11.  ヒートシンク90のピン穴9
1を貫通して挿入する。そして、リードピン92とプリ
ント配線板82とはハンダ31により接合する。またリ
ードピン92とヒートシンク90とは、ビン穴91内に
溶融ガラ゛スを注入、固化させて、ガラス封止20を行
う。
Further, as shown in an enlarged view in FIG. 2, the lead pin 92 is connected to the pin hole 11 of the heat diffusion die plate 10 through the pin 6 821 of the printed wiring board 82. Pin hole 9 of heat sink 90
1 and insert it. Then, the lead pins 92 and the printed wiring board 82 are joined by solder 31. Further, the lead pins 92 and the heat sink 90 are sealed with glass 20 by injecting molten glass into the bottle holes 91 and solidifying them.

リードピン92と熱拡散ダイプレート10のピン穴11
との間はガラス封止20がなく、ヒートシンク90のピ
ン穴91の上方に若干のガラス侵入部21が形成されて
いる程度である。
Lead pin 92 and pin hole 11 of heat diffusion die plate 10
There is no glass seal 20 between the heat sink 90 and the heat sink 90, and a slight glass intrusion portion 21 is formed above the pin hole 91 of the heat sink 90.

しかして、上記のごとく構成した後、ヒートシンク90
の上方にアルミニウム製のキャンプ85を被冠し、キャ
ップ85の下端縁851とヒートシンク90との間を樹
脂接合し、混成集積回路を密封する。
However, after configuring as described above, the heat sink 90
An aluminum camp 85 is placed above, and the lower edge 851 of the cap 85 and the heat sink 90 are bonded with resin to seal the hybrid integrated circuit.

また、上記熱拡散ダイプレート10においては。Moreover, in the heat diffusion die plate 10.

第3図に示すごとく、半導体チップ81の高さをプリン
ト配線板82の高さとほぼ同じにするため凸状部15を
設けである。
As shown in FIG. 3, a convex portion 15 is provided to make the height of the semiconductor chip 81 almost the same as the height of the printed wiring board 82.

上記のごとく、本例パッケージは、ヒートシンク90と
プリント配線板82.半導体チップ81との間に熱拡散
ダイプレート10を設けているので、リードピン92と
ヒートシンク90との間に設けたガラス封止20のガラ
スがプリント配線板82の方まで侵入することがない、
それ故、ガラス封止時の溶融ガラスの熱により、プリン
ト配線板82.半導体チップ81が損傷することがない
As mentioned above, this example package includes a heat sink 90, a printed wiring board 82. Since the heat diffusion die plate 10 is provided between the semiconductor chip 81 and the heat sink 90, the glass of the glass seal 20 provided between the lead pins 92 and the heat sink 90 does not penetrate into the printed wiring board 82.
Therefore, due to the heat of the molten glass during glass sealing, the printed wiring board 82. The semiconductor chip 81 is not damaged.

また、上記のごとく、ガラスの侵入がないので。Also, as mentioned above, there is no glass intrusion.

リードピン92とヒートシンク90との間のガラス封止
のために充分な溶融ガラスを注入することができ、ガラ
ス封止の信頼性が向上する。
Sufficient molten glass can be injected for glass sealing between the lead pins 92 and the heat sink 90, and the reliability of the glass sealing is improved.

また、本例パッケージは熱拡散ダイプレート10を用い
ているので、プリント配線板、半導体チップから発生す
る熱を効率良くヒートシンク90に放出することができ
る。
Further, since the package of this example uses the heat diffusion die plate 10, the heat generated from the printed wiring board and the semiconductor chip can be efficiently released to the heat sink 90.

また、熱拡散ダイプレート10はヒートシンク90の上
に設けるものであるから、その上面は自由な形状に任意
に加工でき、プリント配線板との高さを調整するために
半導体チップ搭載部分の高さを予め高(しておくことも
できる。
In addition, since the heat diffusion die plate 10 is provided on the heat sink 90, its upper surface can be arbitrarily processed into any shape, and the height of the semiconductor chip mounting portion can be adjusted to adjust the height with respect to the printed wiring board. You can also set it to a high value in advance.

なお、上側においては熱拡散ダイプレート10に凸状部
15を設けた(第3回)が、第4図に示すごとく、半導
体チップ81の高さがプリント配線板82とほぼ同しで
あるときには、上記凸状部は特に設ける必要はない。
Note that on the upper side, the convex portion 15 was provided on the heat diffusion die plate 10 (third time), but when the height of the semiconductor chip 81 is almost the same as the printed wiring board 82 as shown in FIG. , there is no particular need to provide the above-mentioned convex portion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図〜第4図は実施例の混成集積回路パッケージを示
し、第1図は全体正面断面図、第2図はガラス封止部の
拡大図、第3図及び第4図は半導体チップ搭載部の拡大
図、第5図及び第6図は従来例を示し、第5図はその一
部正面断面図、第6図はガラス封止部の拡大図である。 11  ・ 20 ・ 33 ・ 81 ・ 82 ・ 90 ・ 91 ・ 92 ・ ピン穴。 ガラス封止。 エポキシ樹脂膜。 半導体チップ。 プリント配線板 ヒートシンク。 ピン穴。 リードピン。
Figures 1 to 4 show a hybrid integrated circuit package according to an embodiment. Figure 1 is a front cross-sectional view of the whole, Figure 2 is an enlarged view of the glass sealing part, and Figures 3 and 4 are mounted with semiconductor chips. FIGS. 5 and 6 show a conventional example, FIG. 5 is a partial front sectional view thereof, and FIG. 6 is an enlarged view of the glass sealing portion. 11 ・ 20 ・ 33 ・ 81 ・ 82 ・ 90 ・ 91 ・ 92 ・ Pin hole. Glass sealed. Epoxy resin membrane. semiconductor chip. Printed wiring board heat sink. pin hole. lead pin.

Claims (1)

【特許請求の範囲】[Claims]  ヒートシンクの上に熱拡散ダイプレートを接合し、該
熱拡散ダイプレートの上にプリント配線板及びチップを
接合し、また上記プリント配線板側から熱拡散ダイプレ
ート及びヒートシンクを貫通してリードピンを配設し、
かつ該リードピンはヒートシンクとの間にガラス封止さ
れ、かつヒートシンク上には上記プリント配線板及びチ
ップ等を被冠するキャップを配設し、該キャップとヒー
トシンクとは密着接合されていることを特徴とする混成
集積回路パッケージ。
A heat diffusion die plate is bonded onto the heat sink, a printed wiring board and a chip are bonded onto the heat diffusion die plate, and lead pins are provided by penetrating the heat diffusion die plate and the heat sink from the printed wiring board side. death,
Further, the lead pin is sealed with glass between the heat sink, and a cap is disposed on the heat sink to cover the printed wiring board, the chip, etc., and the cap and the heat sink are closely bonded. Hybrid integrated circuit package.
JP63191935A 1988-07-29 1988-07-29 Hybrid integrated circuit package Expired - Lifetime JP2662991B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63191935A JP2662991B2 (en) 1988-07-29 1988-07-29 Hybrid integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63191935A JP2662991B2 (en) 1988-07-29 1988-07-29 Hybrid integrated circuit package

Publications (2)

Publication Number Publication Date
JPH0240940A true JPH0240940A (en) 1990-02-09
JP2662991B2 JP2662991B2 (en) 1997-10-15

Family

ID=16282900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63191935A Expired - Lifetime JP2662991B2 (en) 1988-07-29 1988-07-29 Hybrid integrated circuit package

Country Status (1)

Country Link
JP (1) JP2662991B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661300A (en) * 1991-08-08 1994-03-04 Sun Microsyst Inc Multi-chip module
JP2006303400A (en) * 2005-03-22 2006-11-02 Kyocera Corp Electronic component storage package, electronic device, and electronic device mounting structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759459U (en) * 1980-09-26 1982-04-08

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759459U (en) * 1980-09-26 1982-04-08

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661300A (en) * 1991-08-08 1994-03-04 Sun Microsyst Inc Multi-chip module
JP2006303400A (en) * 2005-03-22 2006-11-02 Kyocera Corp Electronic component storage package, electronic device, and electronic device mounting structure

Also Published As

Publication number Publication date
JP2662991B2 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
US5715593A (en) Method of making plastic-packaged semiconductor integrated circuit
JP3839178B2 (en) Semiconductor device
JPH0777258B2 (en) Semiconductor device
US7312525B2 (en) Thermally enhanced package for an integrated circuit
US6847102B2 (en) Low profile semiconductor device having improved heat dissipation
JPH08306855A (en) Semiconductor package, lead frame, circuit board, semiconductor package molding die, electronic circuit board, and lead frame manufacturing method
JPH08139218A (en) Hybrid integrated circuit device and manufacturing method thereof
JPH04207061A (en) Semiconductor device
JPH09199629A (en) Semiconductor device
US5606204A (en) Resin-sealed semiconductor device
JPH0240940A (en) Package of hybrid integrated circuit
JPH03280453A (en) Semiconductor device and manufacture thereof
JPH03266456A (en) Semiconductor chip heat dissipating member and semiconductor package
JPH05198696A (en) Semiconductor chip mounting structure
KR100237912B1 (en) Packaged semiconductor, semiconductor device using same, and method for manufacturing same
JPH0338057A (en) Flagless lead frame, and package using it, and manufacture
JP3010924B2 (en) Semiconductor device
JPH0870087A (en) Lead frame
KR20020088300A (en) Semiconductor package with heat spreader using cooling material
JP2001015667A (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2504262Y2 (en) Semiconductor module
JPH04124860A (en) Semiconductor package
KR940010298A (en) Semiconductor package and manufacturing method thereof
KR940006578B1 (en) Semicondoctor package and manufacturing method thereof
JP3711669B2 (en) Electronic component mounting board