JPH0240962A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JPH0240962A
JPH0240962A JP19083788A JP19083788A JPH0240962A JP H0240962 A JPH0240962 A JP H0240962A JP 19083788 A JP19083788 A JP 19083788A JP 19083788 A JP19083788 A JP 19083788A JP H0240962 A JPH0240962 A JP H0240962A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
electrodes
substrate
guard conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19083788A
Other languages
Japanese (ja)
Inventor
Hiroyuki Miyake
弘之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP19083788A priority Critical patent/JPH0240962A/en
Publication of JPH0240962A publication Critical patent/JPH0240962A/en
Priority to US07/762,631 priority patent/US5219771A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To prevent discharge breakdown of insulation between electrodes caused by electrostatic charge, by forming a guard conductor and linking wires in the stage before a capacitor between electrodes of a thin film transistor is formed. CONSTITUTION:A guard conductor 5 and linking wires 6 are formed simultaneously with a layer which is formed on a substrate 1 in the first place. As a result, when electrodes of gate G, source S and drain D of a thin film transistor are formed and wirings 8 between said electrodes and pads 3 are formed, each electrode is kept at an identical electric potential at the same time. Hence the potential difference from another electrodes never increases, even if electrostatic charge generates in the later manufacturing process. In the final stage of manufacturing process, the substrate is cut along a substrate cutting line 4, and a part of the linking lines 6 and the guard conductor 5 are cut off. Thereby, discharge between electrodes of the thin film transistor 2 can be prevented.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

本発明は、ガラス等の基板上に複数個の薄膜トランジス
タから成る薄膜トランジスタ装置を製造する方法に関す
るものである。
The present invention relates to a method for manufacturing a thin film transistor device comprising a plurality of thin film transistors on a substrate such as glass.

【従来の技術】[Conventional technology]

多くの薄膜トランジスタを含む大面積デバイスを製造す
るに際しては、ガラス等の基板上に多くの薄膜トランジ
スタを形成し、最後に基板を所定のサイズに切断して製
品化することが行われている。 第5図に、薄膜トランジスタの従来の製造方法を示す、
第5図において、1はガラス等の基板、2は薄膜トラン
ジスタ、3はパッド、4は基板切断線、8は配線、Gは
ゲート、Sはソース、Dはドレインである。 基板1上に、積層により薄膜トランジスタ2を形成する
と共に、それらの電極と連結している配線8およびパッ
ド3を形成する。しかる後、基板切断線4に沿うて基板
lを切断して、薄膜トランジスタ装置を取り出す。
When manufacturing a large-area device containing many thin film transistors, many thin film transistors are formed on a substrate such as glass, and the substrate is finally cut into a predetermined size to produce a product. FIG. 5 shows a conventional manufacturing method of a thin film transistor.
In FIG. 5, 1 is a substrate such as glass, 2 is a thin film transistor, 3 is a pad, 4 is a substrate cutting line, 8 is a wiring, G is a gate, S is a source, and D is a drain. A thin film transistor 2 is formed on a substrate 1 by lamination, and wirings 8 and pads 3 connected to these electrodes are formed. Thereafter, the substrate 1 is cut along the substrate cutting line 4 and the thin film transistor device is taken out.

【発明が解決しようとする問題点】[Problems to be solved by the invention]

(問題点) しかしながら、前記した従来の薄膜トランジスタ装置の
製造方法では、製造の過程において発生する静電気によ
って、ゲートとドレインあるいはゲートとソース間の絶
縁が放電破壊されてしまうことがあるという問題点があ
った。 (問題点の説明) 第6図に、従来の薄膜トランジスタの積層断面図を示す
、第6図において、2は薄膜トランジスタ、8は配線、
9はゲート、10は絶縁層、11は半導体活性層、12
はオーミックコンタクト層、13はソース、14はドレ
イン、15は導体層である。ゲート9は、紙面に対して
垂直方向に長く延び、他の薄膜トランジスタのゲートに
も連なるように形成されている(第5図のG参照)。 ソース、ドレインおよびゲートの各電極は導体で出来て
いるが、それらの間には絶縁層10が介在されている。 そのため、ゲートとソース、ゲートとドレイン間には、
静電容量が存在する。 第7図は、薄膜トランジスタの電極間に静電容量がある
ことを示す図である。C1は、ゲートGとソースSとの
間の静電容量、C2は、ゲートGとドレインDとの間の
静電容量を示している。 ところで、製造過程においては、薄膜トランジスタ2が
形成された基板1を、搬送ラインで搬送することが行わ
れるが、その際に所望しない静電気が付与されることが
ある。 静電気の付与は、例えば、成る搬送ラインから次の搬送
ラインに乗り移る時、搬送ラインに速度差がある時行わ
れる。速度差があると、どちらか一方の搬送ラインは基
板1に対してスリップすることになる。ということは、
基板lが搬送ラインにより摩擦されることにほかならず
、この摩擦により静電気が付与される。 第6図中の「+」の印は、発生した静電気を示している
。静電気が一様に分布していれば、比較的問題はないが
、部分的に集中すると問題が生ずる。基板上には、種々
の形状で各種の層が形成されているため、部分的に集中
し勝ちである。 部分的に集中した結果、ゲートとドレイン間の電位差が
大となると、両者間の絶縁は放電破壊する。ゲートとソ
ース間についても、同様のことが言える。このような放
電破壊が起こると、もはや薄膜トランジスタとしての動
作はしなくなる。 本発明は、以上のような問題点を解決することを課題と
するものである。
(Problem) However, the conventional manufacturing method for thin film transistor devices described above has a problem in that the insulation between the gate and the drain or between the gate and the source may be destroyed by discharge due to static electricity generated during the manufacturing process. Ta. (Explanation of the problem) FIG. 6 shows a cross-sectional view of the stacked layers of a conventional thin film transistor. In FIG. 6, 2 is a thin film transistor, 8 is a wiring,
9 is a gate, 10 is an insulating layer, 11 is a semiconductor active layer, 12
13 is a source, 14 is a drain, and 15 is a conductor layer. The gate 9 is formed to extend long in the direction perpendicular to the plane of the paper and to be connected to the gates of other thin film transistors (see G in FIG. 5). The source, drain, and gate electrodes are made of a conductor, and an insulating layer 10 is interposed between them. Therefore, between the gate and source, and between the gate and drain,
Capacitance exists. FIG. 7 is a diagram showing that there is capacitance between the electrodes of a thin film transistor. C1 indicates the capacitance between the gate G and the source S, and C2 indicates the capacitance between the gate G and the drain D. By the way, in the manufacturing process, the substrate 1 on which the thin film transistor 2 is formed is transported by a transport line, but at that time, undesired static electricity may be applied. Static electricity is applied, for example, when transferring from one conveyance line to the next, or when there is a speed difference between the conveyance lines. If there is a speed difference, one of the transport lines will slip with respect to the substrate 1. That means,
The substrate 1 is simply rubbed by the transport line, and this friction imparts static electricity. The "+" mark in FIG. 6 indicates the generated static electricity. If static electricity is evenly distributed, there is relatively no problem, but if it is concentrated locally, problems arise. Since various layers are formed in various shapes on the substrate, they tend to be concentrated in some areas. As a result of local concentration, when the potential difference between the gate and drain becomes large, the insulation between them is broken down by discharge. The same thing can be said between the gate and the source. When such discharge breakdown occurs, the thin film transistor no longer operates as a thin film transistor. An object of the present invention is to solve the above-mentioned problems.

【問題点を解決するための手段】[Means to solve the problem]

前記問題点を解決するため、本発明の薄膜トランジスタ
の製造方法では、薄膜トランジスタと、ガード用導体と
、前記薄膜トランジスタと前記ガード用導体とを接続す
る連結線とを基板上に形成し、該ガード用導体は該薄膜
トランジスタの電極間容量が形成される前の段階で形成
されるものであり、その後前記基板と共に前記連結線を
切断して、前記ガード用導体を前記薄膜トランジスタか
ら切り離すこととした。 間の容量が形成される前の段階に形成されるから、電極
が形成された時には、パッドを経て電極を全て短絡して
しまう作用を有する(但し、他のものとは非接続で使用
されるパッドを有している出力電極は除り)。 これにより、短絡されている電極間の絶縁は、製造過程
において静電気を帯びても、放電破壊されることはない
。 また、薄膜トランジスタの囲むように施されるガード用
導体は、その周辺に生じた静電気がガード用導体の内部
に侵入するのを防ぐ作用を有する。 これにより、たとえ、他のものとは非接続で使用される
パッドを有しているためガード用導体によって短絡され
ない出力電極があったとしても、その出力電極と他の電
極との電位差は、電極間の絶縁を放電破壊する程の大き
さとはならない。
In order to solve the above problems, in the method for manufacturing a thin film transistor of the present invention, a thin film transistor, a guard conductor, and a connecting line connecting the thin film transistor and the guard conductor are formed on a substrate, and the guard conductor is is formed before the interelectrode capacitance of the thin film transistor is formed, and then the connecting line is cut together with the substrate to separate the guard conductor from the thin film transistor. Since it is formed before the capacitance between the electrodes is formed, when the electrodes are formed, it has the effect of shorting all the electrodes through the pads (however, they are used without being connected to other things. (excluding output electrodes that have pads). As a result, even if the insulation between the short-circuited electrodes is charged with static electricity during the manufacturing process, it will not be destroyed by discharge. Further, the guard conductor surrounding the thin film transistor has the function of preventing static electricity generated around the guard conductor from penetrating into the guard conductor. As a result, even if there is an output electrode that is not short-circuited by the guard conductor because it has a pad that is used unconnected to other electrodes, the potential difference between that output electrode and the other electrodes is It is not large enough to cause electrical discharge damage to the insulation between the two.

【作  用】[For production]

ガード用導体と連結線とは、薄膜トランジスタのゲート
とソース間、あるいはゲートとドレイン
The guard conductor and connection line are between the gate and source of a thin film transistor, or between the gate and drain.

【実 施 例】【Example】

以下、本発明の実施例を図面に基づいて詳細に説明する
。 〔第1の実施例〕 第1図に、本発明の第1の実施例を示す、符号は、第5
図のものに対応している。そして、5はガード用導体、
6は連結線である。 ガード用導体5は、基板切断線4の周囲に施される導体
層であり、連結線6は、パッド3とガード用導体5とを
連結する導体層である。これらにより、全てのパッド3
は短絡され、同電位とされる。 第4図に、本発明における薄膜トランジスタの積層断面
図を示す、符号は、第6図のものに対応している。第6
図と異なる点は、更にガード用導体5および連結線6が
設けられている点だけである。 ガード用導体5や連結線6は、基板lに最初に形成され
る層と同時に形成される。従って、電極(ゲート、ソー
ス、ドレイン)が形成され、それらとパッド3との間の
配線8が形成されると同時に各電極は同電位に保たれる
。その結果、以後の製造過程において静電気が発生した
としても、静電気が薄膜トランジスタ2の成る電極(例
えば、ドレイン)に集中して、他の電極(例えば、ゲー
ト)との電位差が大になるということがなくなる。 これにより、薄膜トランジスタ2の電極間の放電破壊が
防止される。 製造工程の最後の段階で、基板切断線4に沿って切断す
ることにより、連結線6の一部およびガード用導体5を
切り離す。 第3図に、薄膜トランジスタのパッド周辺の拡大図を示
す、連結線6は、その途中が基板切断線4に沿って切断
され、一部がパッド3とつながったまま残ることになる
。 しかし、パッド3はボンディングされたワイヤにより他
の回路素子と接続されるから、連結線6の一部が残って
も回路動作の上で何ら支障とはならない。 〔第2の実施例〕 薄膜トランジスタの使用目的によっては、パッドに連結
線6の一部がつながったまま残ってしまったのでは、予
定している動作をさせることが出来ないという場合があ
る。 例えば、プリンタ等においては、コロトロン(帯電器)
によって空中に浮遊する電荷が発生され、その流れを制
御することが必要とされる。その場合、電荷の流れの制
御を、薄膜トランジスタの出力電極(例えば、ソース)
に連なるパッドの電位を制御することによって行うもの
がある。即ち、パッドの電位を変化させると、パッド上
空の電界が変化し、これにより空中を浮遊する電荷の流
れが制御出来る。 そのような目的に使用される薄膜トランジスタの場合に
は、出力電極に連なるパッドの広さおよび形状は、その
上空を流れる電荷の制御に大きな影響を及ぼす、所望の
制御をさせるには、パッドの形状、広さは所定のもので
なければならない。 もし、このようなパッドも連結線を介してガード用導体
に接続されるようにしておくと、基板切断線で切断した
時に残る連結線6の一部(第3図参照)は、上記制御に
際してはパッドと同様に働く、つまり、パッドの形状、
広さが、実質的に変更されることに相当する。 ところが、基板切断線で切断した時に残る連結線6の一
部の形状、広さは、基板の切断の仕方つまり基板切断線
の位置によって種々に変化し、−定ではない、そのため
、結局、電荷の流れの制御が正確に行われなくなる。 このような用途に使用する薄膜トランジスタを製造する
場合には、第2図のようにする。 第2図に、本発明の第2の実施例を示す。符号は、第1
図に対応する。7は、薄膜トランジスタの出力電極のみ
に接続され他のものとは非接続で使用されるパッドであ
る。このようなパッド7では、パッド7に現れる電位が
、制御信号として用いられる。 パッド7は、ガード用導体5とは接続しない。 一方、他の電極に連なるパッド3は、ボンディングされ
たワイヤにより他の回路素子に接続されるから、第3図
のように連結線6の一部が残っていても動作に影響はな
い、従って、第1図の場合と同様、連結線6を経てガー
ド用導体5で互いに短絡される。 製造工程の最初の段階でこのような処置を施しておくと
、ゲートとドレイン間は連結線6.ガード用導体5を介
して短絡され同電位に保たれるから、たとえ静電気が発
生したとしてもゲート、ドレイン間に介在する絶縁層が
放電破壊されることはない。 ゲートと出力電極(ソース)とは短絡されてはいないか
ら、静電気が発生した場合、電位差が生ずることは有り
得る。しかし、ガード用導体5をFII膜トランジスタ
2の群の周囲に施しているため、ガード用導体の内部に
侵入するのを防ぎ、電位差はゲートと出力電極間の絶縁
が放電破壊を起こす程に大とはならない。 以上のように、連結線6を接続できないようなパッド7
を有する薄膜トランジスタ2を製造する場合でも、電極
間の絶縁の放電破壊を防止することが出来る。
Embodiments of the present invention will be described in detail below with reference to the drawings. [First Embodiment] FIG. 1 shows a first embodiment of the present invention.
It corresponds to the one shown in the figure. And 5 is a guard conductor,
6 is a connecting line. The guard conductor 5 is a conductor layer applied around the board cutting line 4, and the connection line 6 is a conductor layer that connects the pad 3 and the guard conductor 5. With these, all pads 3
are short-circuited and have the same potential. FIG. 4 shows a cross-sectional view of the stacked layers of a thin film transistor according to the present invention, and the reference numerals correspond to those in FIG. 6. 6th
The only difference from the figure is that a guard conductor 5 and a connecting wire 6 are further provided. The guard conductor 5 and the connecting wire 6 are formed at the same time as the first layer formed on the substrate l. Therefore, the electrodes (gate, source, drain) are formed, the wiring 8 between them and the pad 3 is formed, and at the same time each electrode is kept at the same potential. As a result, even if static electricity is generated in the subsequent manufacturing process, the static electricity will be concentrated on the electrode (e.g., drain) of the thin film transistor 2, and the potential difference with other electrodes (e.g., gate) will become large. It disappears. This prevents discharge damage between the electrodes of the thin film transistor 2. At the final stage of the manufacturing process, a portion of the connecting wire 6 and the guard conductor 5 are separated by cutting along the board cutting line 4. FIG. 3 shows an enlarged view of the area around the pad of the thin film transistor. The connection line 6 is cut along the substrate cutting line 4, and a portion remains connected to the pad 3. However, since the pad 3 is connected to other circuit elements by bonded wires, even if a portion of the connecting wire 6 remains, it does not pose any problem in circuit operation. [Second Embodiment] Depending on the intended use of the thin film transistor, if a portion of the connecting line 6 remains connected to the pad, it may not be possible to perform the intended operation. For example, in printers, corotron (charger)
This generates charges floating in the air, and it is necessary to control the flow. In that case, control of the charge flow is controlled by the output electrode (e.g. source) of the thin film transistor.
There is a method that performs this by controlling the potential of pads connected to the . That is, by changing the potential of the pad, the electric field above the pad changes, thereby controlling the flow of charges floating in the air. In the case of thin film transistors used for such purposes, the width and shape of the pad connected to the output electrode have a large influence on the control of the charge flowing above it.The shape of the pad is important for achieving the desired control. , the width must be of a predetermined value. If such a pad is also connected to the guard conductor via a connecting line, the part of the connecting line 6 that remains when the board is cut at the cutting line (see Figure 3) will be removed during the above control. works similarly to a pad, i.e. the shape of the pad,
This corresponds to the width being substantially changed. However, the shape and width of the part of the connection line 6 that remains when the board is cut along the board cutting line varies depending on the way the board is cut, that is, the position of the board cutting line, and is not constant. The flow will not be controlled accurately. When manufacturing a thin film transistor for use in such applications, the process is as shown in FIG. FIG. 2 shows a second embodiment of the invention. The sign is the first
Corresponds to the figure. Reference numeral 7 denotes a pad that is connected only to the output electrode of the thin film transistor and is not connected to anything else. In such a pad 7, the potential appearing on the pad 7 is used as a control signal. Pad 7 is not connected to guard conductor 5. On the other hand, the pads 3 connected to other electrodes are connected to other circuit elements by bonded wires, so even if a part of the connecting wire 6 remains as shown in FIG. 3, it does not affect the operation. , are short-circuited to each other at the guard conductor 5 via the connecting wire 6, as in the case of FIG. If this treatment is done at the beginning of the manufacturing process, the connection line 6. between the gate and drain will be connected. Since they are short-circuited via the guard conductor 5 and kept at the same potential, even if static electricity is generated, the insulating layer interposed between the gate and drain will not be destroyed by discharge. Since the gate and the output electrode (source) are not short-circuited, if static electricity is generated, a potential difference may occur. However, since the guard conductor 5 is placed around the group of FII membrane transistors 2, it is prevented from penetrating into the guard conductor, and the potential difference is large enough to cause discharge breakdown of the insulation between the gate and output electrode. It is not. As mentioned above, the pad 7 to which the connection line 6 cannot be connected
Even when manufacturing the thin film transistor 2 having the above structure, discharge breakdown of the insulation between the electrodes can be prevented.

【発明の効果】【Effect of the invention】

以上述べた如く、本発明によれば、薄膜トランジスタの
製造過程において、ゲート、ソース間あるいはゲート、
ドレイン間の絶縁が、静電気によって放電破壊される可
能性を少なくすることができる。
As described above, according to the present invention, in the manufacturing process of a thin film transistor, between the gate and the source or between the gate and the
The possibility that the insulation between the drains will be destroyed by discharge due to static electricity can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図・・・本発明の第1の実施例を示す図第2図・・
・本発明の第2の実施例を示す口笛3図・・・薄膜トラ
ンジスタのパッド周辺の拡大図第4図・・・本発明にお
ける薄膜トランジスタの積層断面図 第5図・・・薄膜トランジスタの従来の製造方法を示す
図 第6図・・・従来の1膜トランジスタの積層断面図第7
図・・・薄膜トランジスタの電極間に静電容量があるこ
とを示す図 図において、lは基板、2は薄膜トランジスタ、3はパ
ッド、4は基板切断線、5はガード用導体、6は連結線
、7はパッド、8は配線、9はゲート、10は絶縁層、
11は半導体活性層、12はオーミックコンタクト層、
13はソース、14はドレイン、15は導体層である。
Fig. 1... A diagram showing the first embodiment of the present invention Fig. 2...
- Whistling figure 3 showing the second embodiment of the present invention... Enlarged view of the area around the pad of a thin film transistor Fig. 4... Lamination cross-sectional view of the thin film transistor according to the present invention Fig. 5... Conventional manufacturing method of a thin film transistor Figure 6 shows a conventional single-film transistor stacked cross-sectional view Figure 7
Figure...A diagram showing that there is capacitance between the electrodes of a thin film transistor, l is the substrate, 2 is the thin film transistor, 3 is the pad, 4 is the substrate cutting line, 5 is the guard conductor, 6 is the connecting line, 7 is a pad, 8 is a wiring, 9 is a gate, 10 is an insulating layer,
11 is a semiconductor active layer, 12 is an ohmic contact layer,
13 is a source, 14 is a drain, and 15 is a conductor layer.

Claims (1)

【特許請求の範囲】[Claims] 薄膜トランジスタと、ガード用導体と、前記薄膜トラン
ジスタと前記ガード用導体とを接続する連結線とを基板
上に形成し、該ガード用導体は該薄膜トランジスタの電
極間容量が形成される前の段階で形成されるものであり
、その後前記基板と共に前記連結線を切断して、前記ガ
ード用導体を前記薄膜トランジスタから切り離すことを
特徴とする薄膜トランジスタ装置の製造方法。
A thin film transistor, a guard conductor, and a connecting line connecting the thin film transistor and the guard conductor are formed on a substrate, and the guard conductor is formed at a stage before an interelectrode capacitance of the thin film transistor is formed. 1. A method for manufacturing a thin film transistor device, comprising: cutting the connecting line together with the substrate to separate the guard conductor from the thin film transistor.
JP19083788A 1988-07-30 1988-07-30 Manufacture of thin film transistor Pending JPH0240962A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19083788A JPH0240962A (en) 1988-07-30 1988-07-30 Manufacture of thin film transistor
US07/762,631 US5219771A (en) 1988-07-30 1991-09-18 Method of producing a thin film transistor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19083788A JPH0240962A (en) 1988-07-30 1988-07-30 Manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JPH0240962A true JPH0240962A (en) 1990-02-09

Family

ID=16264590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19083788A Pending JPH0240962A (en) 1988-07-30 1988-07-30 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPH0240962A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121954A (en) * 1991-10-25 1993-05-18 Nec Corp Potential detection circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105356A (en) * 1982-12-07 1984-06-18 Seiko Epson Corp Manufacture of matrix array
JPS59116573A (en) * 1982-12-24 1984-07-05 Nec Corp Time integrator
JPS60211982A (en) * 1984-04-06 1985-10-24 Hitachi Ltd Thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105356A (en) * 1982-12-07 1984-06-18 Seiko Epson Corp Manufacture of matrix array
JPS59116573A (en) * 1982-12-24 1984-07-05 Nec Corp Time integrator
JPS60211982A (en) * 1984-04-06 1985-10-24 Hitachi Ltd Thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121954A (en) * 1991-10-25 1993-05-18 Nec Corp Potential detection circuit

Similar Documents

Publication Publication Date Title
US6088073A (en) Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements
JP3013624B2 (en) Semiconductor integrated circuit device
JPH02137366A (en) Diode-type active matrix substrate
US6538708B2 (en) Liquid crystal display with static discharge circuit
JPH01283863A (en) MOS type semiconductor device
JPS60251665A (en) Thin-film semiconductor device
US5384266A (en) Electronic device manufacture using ion implantation
US5219771A (en) Method of producing a thin film transistor device
JPH0240962A (en) Manufacture of thin film transistor
KR100628681B1 (en) LCD and its manufacturing method
JPS63274177A (en) Protective circuit of semiconductor device
JPH0588198A (en) Liquid crystal display device
JPS61270849A (en) Integrated circuit device
JPS62155548A (en) Electrostatic protection circuit elements for semiconductor integrated circuits
JPH03129325A (en) Manufacture of thin film integrated circuit
KR0177394B1 (en) Input part of semiconductor device
JPS6327044A (en) Semiconductor device
JP3345380B2 (en) Liquid crystal display device and method of manufacturing the same
JPH0378251A (en) Semiconductor integrated circuit
JPS62101073A (en) Charge transfer device and method for manufacturing the device
JPS62285460A (en) Protective circuit for input
JPH10125910A (en) Semiconductor integrated circuit and manufacturing method thereof
JPH06334133A (en) Mos semiconductor device and its manufacture
JPS63188958A (en) semiconductor equipment
JPH03129746A (en) Semiconductor device and manufacture thereof