JPH0241013A - インピーダンス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、インピーダンス回路に関し、例えば半導体
集積回路に内蔵されるＣＲフィルタ（ロウパスフィルタ
）に用いられる容量回路に利用して有効な技術に関する
ものである。

〔従来の技術〕

ロウパスフィルタの最も基本的な回路としては、直列形
態にされた抵抗とキャパシタとからなる定に形フィルタ
が周知である。また、演算増幅回路を用いて回路的にキ
ャパシタの容量値を大きくしたミラー積分回路が公知で
ある。このようなミラー積分回路の例としては、■ラジ
オ技術社、昭和５４年１２月２０発行「リニアＩＣ実用
回路マニュアルＪ横井与次部著、頁１１３〜頁１１６が
ある。

〔発明が解決しようとする課題〕

上記のような抵抗とキャパシタとからなるロウパスフィ
ルタにより、比較的周波数が低い音声帯域のロウパスフ
ィルタ、例えば遮断周波数をＩＫＨｚに設定するとき、
抵抗素子の抵抗値を１００にΩとするとキャパシタは１
５９０ｐＦのような大きな容量値に設定する必要がある
。このため、上記のようなロウパスフィルタをオーディ
オ用の半導体集積回路に内蔵することは事実上不可能で
ある。また、外部部品を用いる場合でも大型のキャパシ
タが必要になるため、装置のコストが高くなるとともに
、上記のようなロウパスフィルタを必要とするオーディ
オ製品の小型化を妨げる原因になっている。

そこで、上記ミラー積分回路を用いることが考えられる
が、ミラー積分回路にあっては大きな信号振幅を必要と
するため、その回路の動作電圧を高（する必要があり、
電池駆動が要求されるオーディオ製品には不向きなもの
となる。

この発明の目的は、比較的低い動作電圧のもとでも等価
的に大きな容量値のキャパシタ等を得ることができるイ
ンピーダンス回路を提供することにある。

この発明の他の目的は、半導体集積回路に大きな容量値
を持つキャパシタを内蔵させることを可能としたインピ
ーダンス回路を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、インピーダンス素子に流れる電流を検出して
、それを入力側に電流帰還させる。

〔作　用〕

上記した手段によれば、上記電流を帰還させることによ
り例えばキャパシタの入力側からみればそこに流れる電
流が増大するから、等価的に容量値を増大させることが
できる。

〔実施例１〕 第１図には、この発明が適用された容量回路を用いたロ
ウパスフィルタの基本的構成の一実施例の回路図が示さ
れている。この実施例のロウパスフィルタは、前記文献
等により公知のリード・ラグ・ＢＰＦ　（バンド・バス
・フィルタ）による２次アクティブロウパスフィルタか
らなる。同図の各回路素子は、特に制限されないが、公
知の半導体集積回路の製造技術によって、単結晶シリコ
ンのような１つの半導体基板上において形成される。

リード・ラグ・ＢＩ’Ｆによる２次アクティブフィルタ
は、入力信号Ｖｉｎを伝える演算増幅回路Ａ１の非反転
入力（＋）に伝える抵抗Ｒ１、Ｒ２と、上記非反転入力
（＋）と接地電位点との間に設けられるキャパシタＣ１
と、抵抗Ｒ１とＲ２の接続点と演算増幅回路Ａ１の出力
との間に設けられるキャパシタＣ２とから構成される。

すなわち、リード・ラグ・ＢＰＦによる２次アクティブ
フィルタは、基本的には第４図に示すような回路からな
る。

第１図の実施例では、上記キャパシタＣ１と０２の容量
値を、回路的手段により大きな容量値にするため、接地
容量増大回路１とフローティング容量増大回路２が用い
られる。すわなち、接地容量増大回路１は、キャパシタ
ＣＩの容量値を増大させ、フローティング容量増大回路
２は、上記キャパシタＣ２の容量値を増大させる動作を
行うものである。

接地容量増大回路１は、次の回路から構成される。演算
増幅回路Ａ２は、非反転入力（＋）にバイアス電圧（交
流的接地点）ＶＢが供給される。

この演算増幅回路ＡＩの出力に、ＮＰＮトランジスタＱ
１とＰＮＰ　）ランジスタＱ２からなコンプリメンタリ
プッシュプル回路が設けられ、それを介して出力信号が
反転入力（＝）に帰還される。

これによって、上記演算増幅回路Ａ２は、実施的にボル
ティージフォロワ回路を構成して、出力低インピーダン
スとする。それ故、キャパシタＣ１に流れる電流が、そ
のままトランジスタＱ１又はＱ２を通して流れるものと
なる。上記コンプリメンタリプッシュプル形態のＮＰＮ
）ランジスタＱ１のコレクタは、電源電圧Ｖｃｃに接続
されるのではなく電流ミラー回路が設けられる。同様に
ＰＮＰトランジスタＱ２のコレクタは、回路の接地電点
に接続されるのではなく、電流ミラー回路が設けられる
。これらの電流ミラー回路は、入力電流をｉとするとそ
れのｎ倍の出力電流ｎｉを形成する。それ故、例えば電
流ミラー回路を構成する入力側トランジスタのエミッタ
面積に対して、出力側トランジスタのエミッタ面積はｎ
倍にされる。

また、電流ミラー回路を構成するトランジスタのエミッ
タにエミッタ抵抗を設ける場合、そのエミツタ面積比を
上記のようにｌ：ｎとすると、入力側トランジスタのエ
ミッタ抵抗の抵抗値を１にすると、出力側トランジスタ
のエミッタ抵抗の抵抗値を１　／　ｎに設定する。

上記電流ミラー回路を介した出力電流ｎｉは、上記キャ
パシタＣ１の入力側電極に帰還される。

それ故、キャパシタＣ１の入力側電極からみた電流は、
上記キャパシタＣＩに実際に流れる電流ｉと、それに対
応して電流ミラー回路により電流増幅されたｎｉの電流
が加算されるため、全体で（ｎ＋１）ｉに増大すること
になる。このことは、キャパシタＣＩの入力側電極に印
加される電圧が同じで電流が（ｎ＋１）ｉになることか
ら、等価的にキャパシタＣ１の容量値Ｃ１が容量値を（
ｎ＋１）ＣＩに増加したものとみなすことができるもの
である。

フローティング容量増大回路２は、次の回路から構成さ
れる。演算増幅回路Ａ３は、非反転入力（＋）に演算増
幅回路Ａ１の出力電圧Ｖｏｕｔが供給される。この演算
増幅回路Ａ３の出力に、ＮＰＮトランジスタＱ３とＰＮ
ＰトランジスタＱ４からなる上記同様のコンプリメンタ
リプッシュプル回路が設けられ、それを介して出力信号
が反転入力（−）に帰還される。これによって、上記演
算増幅回路Ａ３は、上記同様に実施的にボルティージフ
ォロワ回路を構成して、帰還用キャパシタＣ２の一方の
電極に出力電圧Ｖｏｕｔを伝える。上記コンプリメンタ
リプッシュプル形態のＮＰＮ　）ランジスタＱ３とＣ４
のコレクタには、それぞれ電流ミラー回路が設けられる
。これらの電流ミラー回路は、キャパシタＣ２を通して
流れる電流をｉｏ　とするとそれのｎ倍の電流ｎｉ゛に
電流増幅する。電流ミラー回路においては、上記同様に
入力側トランジスタのエミッタ面積を１すると、出力側
トランジスタのエミッタ面積はそのｎ倍にされる。また
、電流ミラー回路を構成するトランジスタのエミッタに
エミッタ抵抗を設ける場合、トランジスタのエミツタ面
積比を上記同様にｌ：ｎとすると、入力側トランジスタ
のエミッタ抵抗の抵抗値を１にすると出力側トランジス
タのエミッタ抵抗の抵抗値を１／ｎに設定する。

上記電流ミラー回路を介した出力電流ｎｉ゛は、上記キ
ャパシタＣ２の入力側電極に帰還される。

それ故、キャパシタＣ２の入力側電極からみた電流は、
上記キャパシタＣ２に実際に流れる電流ｉ゛　と、それ
に対応して電流ミラー回路により電流増幅されたｎｉ゛
の電流が加算されるため、全体で（ｎ＋１）ｉ’　に増
大することになる。このことは、キャパシタＣ２の入力
側電極に印加される電圧が同じで電流が（ｎ＋１）ｉ’
になることから、等価的にキャパシタＣ２の容量値Ｃ２
が容量値を（ｎ＋１）Ｃ２に増加したものとみなすこと
ができるものである。これによって、第４図に示したア
クティブフィルタにおけるキャパシタＣＩ’　とＣ１（
ｎ＋１）を等しくでき、Ｃ２’　と０２（ｎ＋１）を等
しくできるものである。

上記の２次のアクティブロウパスフィルタは、容量ＣＩ
　＝Ｃ２／２　＝Ｃにし、ＲＩ＝Ｒ２＝Ｒにすれば、カ
ットオフ周波数ｆ、は、次式（１）により表される。

ｆｃ　＝１／　（２π２””　　（ｎ＋１）ＣＲ）　　
・・（１１これにより、半導体基板上に形成されるキャ
パシタＣ１、Ｃ２の実際の容量値は、１／（ｎ＋１）に
低減できるから、それに対応してサイズも大幅に小型化
できるものとなる。

第３図には、上記演算増幅回路Ａ２とそれに対応した電
流ミラー回路の一実施例の具体的回路図が示されている
。

演算増幅回路Ａ３は、利得を大きくとるために、一方の
差動トランジスタがトランジスタＱＩＯ及びＱｌｌのよ
うにダーリントン形態にされたものが用いられる。トラ
ンジスタＱＩＯのベースが非反転入力（＋）とされ、前
記演算増幅回路ＡＩの出力信号（ＯＵＴ）が供給される
。上記差動トランジスタＱｌｌのベースとエミッタとの
間には、バイアス回路を構成するダイオード形態のトラ
ンジスタＱ１２及び抵抗Ｒ３が設けられる。他方の差動
トランジスタも、上記同様にダーリントン形態にされた
トランジスタＱ１３とＱ１４及びバイアス用のダイオー
ド形態のトランジスタＱ１５と抵抗Ｒ４から構成される
。トランジスタＱ１３のベースは反転入力とされ、後述
するようなプッシュプル出力トランジスタＱ３．Ｑ４の
共通エミッタに結合される。

上記差動トランジスタのコレクタには、ＰＮＰトランジ
スタＱ１８とＱ１９及びエミッタ抵抗Ｒ７とＲ８からな
る電流ミラー回路が設けられ、アクティブ負荷回路を構
成する。キャパシタＣは、発振防止用の位相補償用のも
のである。

上記差動トランジスタＱｌｌとＱ１４の共通化されたエ
ミッタには、定電圧ＶＢがベースに供給されたトランジ
スタＱ１６とエミッタ抵抗Ｒ５からなる定電流源が設け
られる。

上記差動トランジスタＱ１３のコレクタから得られる出
力電流は、エミッタフォロワ出力トランジスタＱ２０の
ベースに供給される。この出力トランジスタＱ２０のエ
ミッタには、バイアス（レベルシフト）用のダイオード
形態のＰＮＰ　Ｉ−ランジスタＱ２１及びＮＰＮ　トラ
ンジスタＱ２２を介して上記同様なトランジスタＱ１７
とエミッタ抵抗Ｒ６からなる定電流源が設けられる。上
記出力トランジスタＱ２０のエミッタ出力は、上記プッ
シュプル形態のトランジスタＱ３のベースに供給される
。そして、上記ダイオード形態のトランジスタＱ２１と
Ｑ２２によりレベルシフトされた出力電圧がＰＮＰ　ト
ランジスタＱ４のベースに供給される。上記バイアス回
路（Ｑ２１とＱ２２）により、プッシュプルトランジス
タＱ３とＱ４のベース、エミッタ電圧を形成するもので
ある。

上記ＮＰＮ　）ランジスタＱ３のコレクタには、ＰＮＰ
　ｌ−ランジスタＱ２６とＱ２７からなる電流ミラー回
路が設けられる。特に制限されないが、この実施例では
、出力電圧により電流ミラー回路の出力電流が変化しな
いようにするため、入力側のトランジスタＱ２６のベー
ス、コレクタ間には、トランジスタＱ２８のエミッタ、
ベースが接続される。この構成では、トランジスタＱ２
７のコレクタ電位が一定になるため、コレクタ電位の変
動によりコレクタ電流が影響を受けることがない。

この実施例の電流ミラー回路では、トランジスタＱ２６
とＱ２７のエミッタ面積比１：ｎに対応した高精度の出
力電流を得ることができる。抵抗Ｒ１１とＲ１２はエミ
ッタ抵抗である。

上記ＰＮＰトランジスタＱ４のコレクタには、ＮＰＮ　
トランジスタＱ２３とＱ２４からなる電流ミラー回路が
設けられる。特に制限されないが、この実施例では、出
力電圧により電流ミラー回路の出力電流が変化しないよ
うにするため、入力側のトランジスタＱ２３０ベース、
コレクタ間には、トランジスタＱ２５のエミッタ、ベー
スが接続される。この構成では、トランジスタＱ２４の
コレクタ電位が一定になるため、コレクタ電位の変動に
よりコレクタ電流が影響を受けることがない。

この実施例の電流ミラー回路では、トランジスタＱ２３
とＱ２４のエミッタ面積比１：ｎに対応した高精度の出
力電流を得ることができる。

上記両電流ミラー回路の出力側トランジスタのコレクタ
は共通に接続される。そして、上記電流ミラー回路の入
出力端にキャパシタＣ２が接続され、その出力側が第１
図の抵抗Ｒ１とＲ２の接続点に接続される。

上記のようにトランジスタのエミツタ面積比（サイズ比
）によって、キャパシタＣ２の等価容量値、言い換える
ならば、ロウパスフィルタの遮断周波数が設定される。

半導体集積回路に構成されるトランジスタの面積比は、
プロセスバラツキの影響を受けることな（、精度よく形
成できるから、キャパシタＣ２の容量値が小さくできる
ことと相俟って半導体集積回路に適したロウバスフィル
タを得ることができるものとなる。

また、この実施例回路では、コンプリメンタリプッシュ
プル出力回路を備えた演算増幅回路Ａ３により構成され
るボルテージフォロワ回路と、上記演算増幅回路の出力
トランジスタに流れる電流に従った電流を電流増幅して
出力する電流ミラー回路から構成されるものである。し
たがって、演算増幅回路は、ミラー積分回路のように増
幅された出力電圧を形成するものでないから動作電圧を
低くできる。

なお、第１図に示した接地容量増大回路１の具体的構成
も、上記第３図に示したのと類似の回路を用いることが
できる。また、アクティブフィルタを構成する演算増幅
回路Ａｌも上記演算増幅回路と類似の回路を利用するこ
とができる。

〔実施例２〕 第２図には、この発明の他の一実施例の回路図が示され
ている。この実施例では、キャパシタＣ３に流れる電流
を検出するコンプリメンタリプッシュプル出力トランジ
スタＱ５とＱ６のベースに、所定のバイアス電圧Ｅとダ
イオードＤ１とＤ２及び定電流源１０からなるバイアス
回路を設ける。

この構成では、トランジスタＱ５とＱ６に定電流ｉｏに
対応した直流バイアス電流が流れる。このようにトラン
ジスタＱ５と０６に適当なバイアス電流を流すことによ
って、その交流的インピーダンスをキャパシタＣ３のも
つインピーダンスに比べて無視できる程度に小さくする
。これにより、トランジスタＱ５とＱ６には、上記バイ
アス電流にキャパシタＣ３に流れる電流が重畳して流れ
るものとなる。電流ミラー回路は、その出力側において
上記直流バイアス電流を電源電圧間に流して相殺させる
ものであるから、出力端子ＯＵＴにはキャパシタＣ３の
印加される電圧に従って実際に流れる電流と、それを１
倍した交流電流が流れるものとなる。また、キャパシタ
Ｃ３の交流的接地点側に与えられるバイアス電圧はＥ−
ｖｌｌ！となる。

この構成では、演算増幅回路を用いて低インピーダンス
を作り出すものに比べて回路の簡素化を図ることができ
るものである。

以上の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）キャパシタに流れる電流を検出して、その入力側
に電流帰還させることにより、キャパシタの入力側から
みればそこに流れる電流が増大するから等価的に容量値
を増大させることができるという効果が得られる。

（２）上記（１）により、比較的大きな容量値を持つキ
ャパシタを半導体集積回路に構成することができるとい
う効果が得られる。

（３）上記（２）により、大きな容量値を持つキャパシ
タを半導体集積回路に内蔵できるから、比較的大きな容
量値を必要とする電子装置の部品点数を削減することが
できるという効果が得られる。

（４）上記キャパシタに流れる電流を検出する手段とし
て、（１カインピーダンスのコンブリメンタリプソシュ
ブル回路の出力端子にキャパシタを接続し、それに電流
ミラー回路を付加してキャパシタの他端側に帰還させる
。この構成においては、電流ミラー回路の電流比が製造
プロセスに影響されせず高精度に設定できるから、比較
的高い精度で半導体基板上に等価的に容量値を増大させ
たキャパシタを形成することができるという効果が得ら
れる。

（５）キャパシタに流れる電流を検出して、その入力側
に電流帰還させることにより、キャパシタの入力側から
みればそこに流れる電流が増大するから等価的に容量値
を増大させるものであるため、動作電圧を低くでき電池
駆動される装置に適した容量マルチプライヤを得ること
ができるという効果が得られる。

以上本願発明者によってなされた発明を実施例に基づき
具体的に説明したが、本願発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。例えば、キャパシタ
に流れる電流を検出する回路及びそれを電流増幅させる
回路は、前記ような電流ミラー回路等を用いるものに他
、種々の実施形態を採ることができるものである。上記
のような演算増幅回路や電流ミラー回路を用いる場合、
増幅素子は、上記のようなバイポーラ型トランジスタに
代え、ＭＯＳＦＥＴ　（絶縁ゲート形電界効果トランジ
スタ）やジャンクション型ＦＥＴ等を含むものであって
もよい。

また、アクティブフィルタは、前記のようなロウパスフ
ィルタの他、バンドパスフィルタやバイパスフィルタ等
種々のフィルタ回路を構成するものであってもよい。

この発明は、前記のようなキャパシタの容量値を増大さ
せるもの他、例えばキャパシタを抵抗素子に置き換える
と抵抗値を低減ることができるものとなる。抵抗値を増
大させたいなら、抵抗に流れる電流を検出して逆相（減
算させて）で電流帰還すればよい。この場合、帰還させ
る電流は、抵抗素子に流れる電流より絶対値的に小さな
電流にする必要がある。すなわち、等価的に抵抗素子に
流れる電流と帰還電流の差電流が流れるため、みかけ上
抵抗値を増大させることができる。このとは、インダス
タンス素子についても同様である。

このようにこの発明は、インピーダンス回路として広く
利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果をｍｓに説明すれば、下記の通りである
。すなわち、キャパシタに流れる電流を検出して、その
入力側に電流帰還させることにより、キャパシタの入力
側からみればそこに流れる電流が増大するから等価的に
容量値を増大させることができる。

【図面の簡単な説明】

第１図は、この発明が適用された２次のアクティブロウ
パスフィルタの一実施例を示す基本的回路図、 第２図は、この発明の他の一実施例を示す回路図、 第３図は、上記第１図の演算増幅回路Ａ３とそれに対応
した電流ミラー回路の具体的一実施例を示す回路図、 第４図は、２次のアクティブロウパスフィルタの一例を
示す回路図である。 ■・・接地容量増大回路、２・・フローティング容量増
大回路、Ａｌ−Ａ３・・演算増幅回路、１０・・定電流
源 第　１　図

Claims (1)

1. 【特許請求の範囲】 １、インピーダンス素子に流れる電流を検出して、その
   入力側に電流帰還させる回路からなることを特徴とする
   インピーダンス回路。 ２、上記電流を帰還させる回路は、共通接続されたエミ
   ッタにインピーダンス素子の出力側の電極が結合された
   コンプリメンタリプッシュプル形態の一対のトランジス
   タと、上記コンプリメンタリプッシュプル形態の一対の
   トランジスタのコレクタにそれぞれ設けられ、その出力
   電流を上記インピーダンス素子の入力側電極に供給する
   電流ミラー回路からなるものであることを特徴とする特
   許請求の範囲第１項記載のインピーダンス回路 ３、上記コンプリメンタリプッシュプルトランジスタの
   ベースには、ボルテージフォロワ形態の演算増幅回路を
   介してバイアス電圧が供給されるものであることを特徴
   とする特許請求の範囲第２項記載のインピーダンス回路
   。