JPH0332094Y2 - - Google Patents
Info
- Publication number
- JPH0332094Y2 JPH0332094Y2 JP1981077852U JP7785281U JPH0332094Y2 JP H0332094 Y2 JPH0332094 Y2 JP H0332094Y2 JP 1981077852 U JP1981077852 U JP 1981077852U JP 7785281 U JP7785281 U JP 7785281U JP H0332094 Y2 JPH0332094 Y2 JP H0332094Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は増幅回路に関し、特にバイアス回路
部を改良したものである。
部を改良したものである。
一般にトランジスタ増幅回路においては、増幅
素子の直流動作点の安定化のため、出力から入力
へ直流負帰還をかけることが行なわれる。第１図
は従来の増幅回路を示すもので、入力信号は、入
力端子１からトランジスタQ1のベースに入力さ
れる。このトランジスタQ1のコレクタ出力は、
トランジスタQ2のベースに供給される。トラン
ジスタQ2，Q3，Q4，Q5は、差動増幅器を構成し
ている。R1はバイアス抵抗、R2，R3，R4は負荷
抵抗、I0は電流源、２は電源端子、Vrは基準電圧
である。また出力端子３はトランジスタQ2のエ
ミツタから導出されている。さらに、トランジス
タQ4のコレクタに接続された負荷抵抗R3に対し
ては、これと並列にコンデンサC1が接続され、
低域通過フイルタを構成している。
素子の直流動作点の安定化のため、出力から入力
へ直流負帰還をかけることが行なわれる。第１図
は従来の増幅回路を示すもので、入力信号は、入
力端子１からトランジスタQ1のベースに入力さ
れる。このトランジスタQ1のコレクタ出力は、
トランジスタQ2のベースに供給される。トラン
ジスタQ2，Q3，Q4，Q5は、差動増幅器を構成し
ている。R1はバイアス抵抗、R2，R3，R4は負荷
抵抗、I0は電流源、２は電源端子、Vrは基準電圧
である。また出力端子３はトランジスタQ2のエ
ミツタから導出されている。さらに、トランジス
タQ4のコレクタに接続された負荷抵抗R3に対し
ては、これと並列にコンデンサC1が接続され、
低域通過フイルタを構成している。
抵抗R3の端子の直流電圧は、抵抗R5を介して
トランジスタQ1のベースに負帰還され、トラン
ジスタQ1のコレクタ電圧が基準電圧Vrと等しく
なるように制御する。これによつて、トランジス
タQ1の直流動作点が安定化される。
トランジスタQ1のベースに負帰還され、トラン
ジスタQ1のコレクタ電圧が基準電圧Vrと等しく
なるように制御する。これによつて、トランジス
タQ1の直流動作点が安定化される。
ここで、上記回路の直流負帰還ループの残留誤
差をΔV（＝Vr−V1）（V1はトランジスタQ1のコ
レクタ電圧）とすると、トランジスタQ4のコレ
クタ電流IC4は、PNPトランジスタのベース接地
電流増幅率をαpとして、 IC4＝αpI0／１＋exp（ΔV／KT／ｑ） …(1) となる。またトランジスタQ1のベース電流をIB1、
ベース・エミツタ接合電位をVBE1とすると、 R3・IC4＝VJ1＋R5IB1 …(2) となる。式(1)，(2)よりΔVを求めると、 ΔV＝kT／ｑln（αpI0R3／VBE1＋R5IB1−１） …(3) 式(3)においてΔV＝０となるためには、 （αpI0R3／VBE1＋R5IB1−１）が１になるように各定
数 を決定すればよい。
差をΔV（＝Vr−V1）（V1はトランジスタQ1のコ
レクタ電圧）とすると、トランジスタQ4のコレ
クタ電流IC4は、PNPトランジスタのベース接地
電流増幅率をαpとして、 IC4＝αpI0／１＋exp（ΔV／KT／ｑ） …(1) となる。またトランジスタQ1のベース電流をIB1、
ベース・エミツタ接合電位をVBE1とすると、 R3・IC4＝VJ1＋R5IB1 …(2) となる。式(1)，(2)よりΔVを求めると、 ΔV＝kT／ｑln（αpI0R3／VBE1＋R5IB1−１） …(3) 式(3)においてΔV＝０となるためには、 （αpI0R3／VBE1＋R5IB1−１）が１になるように各定
数 を決定すればよい。
しかしながら、トランジスタQ1のエミツタ接
地電流増幅率β1がばらつけば、IB1が変化し、ま
たVBE1，αpの値は素子によるばらつきがあり、さ
らにこれらのβ1，VBE1，αpの値は温度により変化
する。その結果、式(3)におけるΔV（Vr−V1）が
変化する。これはVrが一定であれば、V1が変化
することになり、トランジスタQ1のコレクタ電
流IC1、コレクタ・エミツタ電圧VCEも変化するこ
とを意味する。
地電流増幅率β1がばらつけば、IB1が変化し、ま
たVBE1，αpの値は素子によるばらつきがあり、さ
らにこれらのβ1，VBE1，αpの値は温度により変化
する。その結果、式(3)におけるΔV（Vr−V1）が
変化する。これはVrが一定であれば、V1が変化
することになり、トランジスタQ1のコレクタ電
流IC1、コレクタ・エミツタ電圧VCEも変化するこ
とを意味する。
上述したように従来の増幅回路では、特に不安
定要素であるトランジスタの各パラメータ（α，
β，VBE）の変動によつて直流動作点が変動する
欠点がある。
定要素であるトランジスタの各パラメータ（α，
β，VBE）の変動によつて直流動作点が変動する
欠点がある。
この考案は上述した点に鑑みてなされたもの
で、信号増幅用トランジスタ出力と基準電圧を両
入力とする差動増幅器の電流負荷として電流源を
用い、前記電流負荷の端子電圧を用いて前記信号
増幅用トランジスタのベースに直流負帰還をかけ
るように構成し、信号増幅用トランジスタの直流
動作点が各素子の特性にほとんど影響されないよ
うにし得、極めて安定した動作を得る増幅回路を
提供することを目的とする。
で、信号増幅用トランジスタ出力と基準電圧を両
入力とする差動増幅器の電流負荷として電流源を
用い、前記電流負荷の端子電圧を用いて前記信号
増幅用トランジスタのベースに直流負帰還をかけ
るように構成し、信号増幅用トランジスタの直流
動作点が各素子の特性にほとんど影響されないよ
うにし得、極めて安定した動作を得る増幅回路を
提供することを目的とする。
以下この考案の一実施例を図面を参照して説明
する。
する。
第２図において１は信号入力端子であり、信号
増幅用のトランジスタQ1のベースに接続されて
いる。このトランジスタQ1のエミツタは基準電
位端に接続され、コレクタは、抵抗R1を介して
電源端子２に接続されるとともにトランジスタ
Q2のベースに接続される。このトランジスタQ2
と、トランジスタQ3.Q4，Q5は差動増幅器を構成
している。トランジスタQ2のコレクタは電源端
子２に接続され、エミツタは抵抗R2を介して基
準電位端に接続されるとともに、抵抗R3を介し
てトランジスタQ3のベースに接続されている。
またトランジスタQ2のエミツタは、出力端子３
に接続されている。トランジスタQ3，Q4のエミ
ツタは共通接続されたのち、電流源I0を介して電
源端子２に接続される。トランジスタQ3のコレ
クタは、ダイオードD1を介して基準電位端に接
続されるとともにトランジスタQ6のベースに接
続される。このトランジスタQ6は定電流源を構
成するもので、そのコレクタは前記トランジスタ
Q4のコレクタに接続され、エミツタは基準電位
端に接続される。さらに、前記トランジスタQ4
のコレクタとトランジスタQ1のベース間には負
帰還ループ４が接続されている。またトランジス
タQ4のベースは、抵抗4を介してトランジスタQ5
のエミツタに接続されている。このトランジスタ
Q5のエミツタは、抵抗R5を介して基準電位端に
接続され、ベースには基準電圧Vrが与えられ、
コレクタは電源端子２に接続されている。電源端
子２とトランジスタQ3のベース間には、コンデ
ンサC1が接続される。
増幅用のトランジスタQ1のベースに接続されて
いる。このトランジスタQ1のエミツタは基準電
位端に接続され、コレクタは、抵抗R1を介して
電源端子２に接続されるとともにトランジスタ
Q2のベースに接続される。このトランジスタQ2
と、トランジスタQ3.Q4，Q5は差動増幅器を構成
している。トランジスタQ2のコレクタは電源端
子２に接続され、エミツタは抵抗R2を介して基
準電位端に接続されるとともに、抵抗R3を介し
てトランジスタQ3のベースに接続されている。
またトランジスタQ2のエミツタは、出力端子３
に接続されている。トランジスタQ3，Q4のエミ
ツタは共通接続されたのち、電流源I0を介して電
源端子２に接続される。トランジスタQ3のコレ
クタは、ダイオードD1を介して基準電位端に接
続されるとともにトランジスタQ6のベースに接
続される。このトランジスタQ6は定電流源を構
成するもので、そのコレクタは前記トランジスタ
Q4のコレクタに接続され、エミツタは基準電位
端に接続される。さらに、前記トランジスタQ4
のコレクタとトランジスタQ1のベース間には負
帰還ループ４が接続されている。またトランジス
タQ4のベースは、抵抗4を介してトランジスタQ5
のエミツタに接続されている。このトランジスタ
Q5のエミツタは、抵抗R5を介して基準電位端に
接続され、ベースには基準電圧Vrが与えられ、
コレクタは電源端子２に接続されている。電源端
子２とトランジスタQ3のベース間には、コンデ
ンサC1が接続される。
この考案の一実施例は上記の如く構成され、入
力端子１に入力した信号は、トランジスタQ1に
て増幅され、トランジスタQ2を介して出力端子
３に導出される。ここで、抵抗R3とコンデンサ
C1とは、低域通過フイルタを構成している。こ
の低域通過フイルタによつて、トランジスタQ3
のベースに対しては、交流信号成分が入力するの
を阻止される。また、差動増幅器の直流バランス
をとるために、トランジスタQ5のエミツタとト
ランジスタQ4のベースとの間に、抵抗R3と等し
い値の抵抗R4が接続される。前記差動増幅器の
トランジスタQ3とQ4のエミツタには、電流源ま
たは抵抗により電流I0が供給され、トランジスタ
Q3のコレクタと接地電位間にはダイオードD1が
接続される。そしてダイオードD1とトランジス
タQ6とはカレントミラー構成を形成する。
力端子１に入力した信号は、トランジスタQ1に
て増幅され、トランジスタQ2を介して出力端子
３に導出される。ここで、抵抗R3とコンデンサ
C1とは、低域通過フイルタを構成している。こ
の低域通過フイルタによつて、トランジスタQ3
のベースに対しては、交流信号成分が入力するの
を阻止される。また、差動増幅器の直流バランス
をとるために、トランジスタQ5のエミツタとト
ランジスタQ4のベースとの間に、抵抗R3と等し
い値の抵抗R4が接続される。前記差動増幅器の
トランジスタQ3とQ4のエミツタには、電流源ま
たは抵抗により電流I0が供給され、トランジスタ
Q3のコレクタと接地電位間にはダイオードD1が
接続される。そしてダイオードD1とトランジス
タQ6とはカレントミラー構成を形成する。
ここで、トランジスタQ1の直流コレクタ電位
をV1とし、この直流帰還ループの残留誤差ΔV
（＝Vr−V1）とすると、トランジスタQ4のコレク
タ電流IC4は、PNPトランジスタのベース接地電
流増幅率をαpとして、 IC4＝αpI0／１＋exp（ΔV／KT／ｑ） …(4) となる。また、トランジスタQ1のベース電流を
IB1とすると、ダイオードD1、トランジスタQ6は
カレントミラー構成となつているので、 IC4＝αpI0＋IB1／２ …(5) となる。式(4)，(5)よりΔVを求めると ΔV＝kT／ｑln（2αpI0／αpI0＋IIB1−１） …(6) となる。ここで、IB1はトランジスタQ1のエミツ
タ接地電流増幅率β1のばらつき、温度変化に対し
て変化するが、考えられ得るIB1の最大値（β1の
最小値）に対して、 αpI0≫IB1 …(7) としておけば、αpI0に対してIB1を無視することが
でき、更にその場合式(6)においてαpの項もなくな
り、ΔV０とすることができる。つまり、V1＝
Vrとなつて、トランジスタQ1のコレクタ電流IC1、
およびコレクタ・エミツタ間電圧VCEは、 IC1＝VCC−V1／R1＝VCC−Vr／R1， VCE＝V1＝Vr …(8) となり、不安定要素であるトランジスタの各パラ
メータ（α，β，VBE）の影響を受けない安定な
直流動作点が得られる。
をV1とし、この直流帰還ループの残留誤差ΔV
（＝Vr−V1）とすると、トランジスタQ4のコレク
タ電流IC4は、PNPトランジスタのベース接地電
流増幅率をαpとして、 IC4＝αpI0／１＋exp（ΔV／KT／ｑ） …(4) となる。また、トランジスタQ1のベース電流を
IB1とすると、ダイオードD1、トランジスタQ6は
カレントミラー構成となつているので、 IC4＝αpI0＋IB1／２ …(5) となる。式(4)，(5)よりΔVを求めると ΔV＝kT／ｑln（2αpI0／αpI0＋IIB1−１） …(6) となる。ここで、IB1はトランジスタQ1のエミツ
タ接地電流増幅率β1のばらつき、温度変化に対し
て変化するが、考えられ得るIB1の最大値（β1の
最小値）に対して、 αpI0≫IB1 …(7) としておけば、αpI0に対してIB1を無視することが
でき、更にその場合式(6)においてαpの項もなくな
り、ΔV０とすることができる。つまり、V1＝
Vrとなつて、トランジスタQ1のコレクタ電流IC1、
およびコレクタ・エミツタ間電圧VCEは、 IC1＝VCC−V1／R1＝VCC−Vr／R1， VCE＝V1＝Vr …(8) となり、不安定要素であるトランジスタの各パラ
メータ（α，β，VBE）の影響を受けない安定な
直流動作点が得られる。
このとき信号出力は、トランジスタQ2のエミ
ツタまたはトランジスタQ1のコレクタから取り
出すことができる。またトランジスタQ1の負荷
を第３図に示すようにカスコード接続としても上
記と同様な効果が得られる。つまり、ベースにバ
イアスVBが与えられるトランジスタQ7をカスコ
ード接続するものである。他の回路部は、先の実
施例と同じであるから説明は省略する。また、本
回路においては、トランジスタQ4のコレクタか
らトランジスタQ1のベースに直流負帰還をかけ
る帰還回路には、交流的な変動を抑えるためにフ
イルタを接続してもよい。
ツタまたはトランジスタQ1のコレクタから取り
出すことができる。またトランジスタQ1の負荷
を第３図に示すようにカスコード接続としても上
記と同様な効果が得られる。つまり、ベースにバ
イアスVBが与えられるトランジスタQ7をカスコ
ード接続するものである。他の回路部は、先の実
施例と同じであるから説明は省略する。また、本
回路においては、トランジスタQ4のコレクタか
らトランジスタQ1のベースに直流負帰還をかけ
る帰還回路には、交流的な変動を抑えるためにフ
イルタを接続してもよい。
第１図に示した回路を半導体集積化（IC化）
した場合、PNPトランジスタは通常、ラテラル
PNPトランジスタとして形成される。このラテ
ラルPNPトランジスタは直流でのエミツタ接地
電流増幅率β010、トランジシヨン周波数T
5MHzであつて、極めて性能が悪い。従つてこの
回路をビデオ帯域の増幅回路として使用した場
合、次のような問題がある。
した場合、PNPトランジスタは通常、ラテラル
PNPトランジスタとして形成される。このラテ
ラルPNPトランジスタは直流でのエミツタ接地
電流増幅率β010、トランジシヨン周波数T
5MHzであつて、極めて性能が悪い。従つてこの
回路をビデオ帯域の増幅回路として使用した場
合、次のような問題がある。
即ち、周波数におけるトランジスタQ3のエ
ミツタ接地電流増幅率βは、 β＝（T／） …（1A） となるので、周波数でのトランジスタQ2のエ
ミツタから見たトランジスタQ3のベース入力イ
ンピーダンスZiは、 Zi＝2re・β＝2re・（T／） …（2A） ここで、reはトランジスタQ3，Q4の内部エミ
ツタインピーダンスであり、 re＝（kT／ｑ）・（２／I0） で与えられる。（ただし、ｋ：ボルツマン定数、
Ｔ：絶対温度、ｑ：電子の電荷である。
ミツタ接地電流増幅率βは、 β＝（T／） …（1A） となるので、周波数でのトランジスタQ2のエ
ミツタから見たトランジスタQ3のベース入力イ
ンピーダンスZiは、 Zi＝2re・β＝2re・（T／） …（2A） ここで、reはトランジスタQ3，Q4の内部エミ
ツタインピーダンスであり、 re＝（kT／ｑ）・（２／I0） で与えられる。（ただし、ｋ：ボルツマン定数、
Ｔ：絶対温度、ｑ：電子の電荷である。
ただし、トランジスタQ5のエミツタ出力イン
ピーダンスを充分小さいものとする。
ピーダンスを充分小さいものとする。
ここで、式（2A）に実際の定数、
＝4MHz、T＝5MHz、I0＝200μA、ｋ＝1.38
×10-23j／ｋ、ｑ＝1.06×10-19C、Ｔ＝300゜Kを代
入すると、 Zi２×259×（５／４）648Ω となり、Ziは極めて小さなインピーダンスとな
る。
×10-23j／ｋ、ｑ＝1.06×10-19C、Ｔ＝300゜Kを代
入すると、 Zi２×259×（５／４）648Ω となり、Ziは極めて小さなインピーダンスとな
る。
このZiは、トランジスタQ2のエミツタ出力負
荷であり、その値が上記のように小さいため、ト
ランジスタQ2のエミツタ出力信号に歪みを与え
る。さらに、Ziは周囲温度によつて変化するため
それに応じて歪みも変化する。
荷であり、その値が上記のように小さいため、ト
ランジスタQ2のエミツタ出力信号に歪みを与え
る。さらに、Ziは周囲温度によつて変化するため
それに応じて歪みも変化する。
しかし本願考案の回路によれば、トランジスタ
Q2のエミツタとトランジスタQ3のベース間に低
域通過フイルタを構成する抵抗R3が接続されて
いる。この抵抗R3の値は、トランジスタQ3、Q4
の差動対が直流領域で動作すれば良いので、数＋
KΩ（実際には10KΩ〜30KΩ）と大きな値をとる
ことができる。
Q2のエミツタとトランジスタQ3のベース間に低
域通過フイルタを構成する抵抗R3が接続されて
いる。この抵抗R3の値は、トランジスタQ3、Q4
の差動対が直流領域で動作すれば良いので、数＋
KΩ（実際には10KΩ〜30KΩ）と大きな値をとる
ことができる。
従つて、トランジスタQ2のエミツタ出力信号
の歪みを極めて小さくすることができる。
の歪みを極めて小さくすることができる。
またこの考案の回路では、トランジスタQ4，
Q6のコレクタの接続点からトランジスタQ1のベ
ースに帰還をかけているので、トランジスタQ6
のコレクタ・エミツタ間電圧と等しくなる。従つ
て、ダイオードD1をトランジスタで構成した場
合（一般にはICではほとんどのダイオードはト
ランジスタのコレクタ・ベース間を短絡させて構
成する）、そのVCEとトランジスタQ6のVCEとがほ
ぼ等しく（0.7V）なるので、アーリー効果も等
しくなりカレントミラーのマツチングが良くな
る。
Q6のコレクタの接続点からトランジスタQ1のベ
ースに帰還をかけているので、トランジスタQ6
のコレクタ・エミツタ間電圧と等しくなる。従つ
て、ダイオードD1をトランジスタで構成した場
合（一般にはICではほとんどのダイオードはト
ランジスタのコレクタ・ベース間を短絡させて構
成する）、そのVCEとトランジスタQ6のVCEとがほ
ぼ等しく（0.7V）なるので、アーリー効果も等
しくなりカレントミラーのマツチングが良くな
る。
これにより、トランジスタQ1の直流コレクタ
電圧V1を精度良く基準電圧に等しくすることが
できる。
電圧V1を精度良く基準電圧に等しくすることが
できる。
上述したように、この考案は、信号増幅用のト
ランジスタの出力から低域通過フイルタを通した
ものと、基準電圧とを両入力とする差動増幅器の
コレクタ負荷をカレントミラー構成とし、その電
流源負荷側より信号増幅トランジスタのベースに
直流負帰還をかけることにより、各構成トランジ
スタの各パラメータ（α，β，VBE）の影響をほ
とんど受けずに信号増幅トランジスタの直流動作
点を極めて安定化でき、集積回路化に適した増幅
回路を提供することができる。
ランジスタの出力から低域通過フイルタを通した
ものと、基準電圧とを両入力とする差動増幅器の
コレクタ負荷をカレントミラー構成とし、その電
流源負荷側より信号増幅トランジスタのベースに
直流負帰還をかけることにより、各構成トランジ
スタの各パラメータ（α，β，VBE）の影響をほ
とんど受けずに信号増幅トランジスタの直流動作
点を極めて安定化でき、集積回路化に適した増幅
回路を提供することができる。
第１図は従来の増幅回路を示す回路構成図、第
２図はこの考案の一実施例を示す回路構成図、第
３図はこの考案の他の実施例を説明するのに示し
た回路図である。 １……入力端子、３……出力端子、Q1〜Q7…
…トランジスタ、R1〜R5……抵抗、D1……ダイ
オード。
２図はこの考案の一実施例を示す回路構成図、第
３図はこの考案の他の実施例を説明するのに示し
た回路図である。 １……入力端子、３……出力端子、Q1〜Q7…
…トランジスタ、R1〜R5……抵抗、D1……ダイ
オード。
Claims (1)
- 【実用新案登録請求の範囲】 エミツタが接地されており、ベースに入力信号
が加えられる信号増幅用トランジスタと、 コレクタ負荷がカレントミラー構成とされたト
ランジスタ差動増幅器と、 前記トランジスタ差動増幅器の一方の入力端に
接続された基準電圧源と、 前記信号増幅用トランジスタの出力端と前記ト
ランジスタ差動増幅器の他方の入力端間に接続さ
れた抵抗を含む低域通過フイルタと、 前記トランジスタ差動増幅器のコレクタと前記
カレントミラー負荷の接続点と前記信号増幅用ト
ランジスタのベース間を直結接続した直流帰還回
路とを具備したことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981077852U JPH0332094Y2 (ja) | 1981-05-28 | 1981-05-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981077852U JPH0332094Y2 (ja) | 1981-05-28 | 1981-05-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57191109U JPS57191109U (ja) | 1982-12-03 |
| JPH0332094Y2 true JPH0332094Y2 (ja) | 1991-07-08 |
Family
ID=29873497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981077852U Expired JPH0332094Y2 (ja) | 1981-05-28 | 1981-05-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0332094Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8377022B2 (en) | 2006-06-02 | 2013-02-19 | Uni-Charm Corporation | Absorbent article |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013325B2 (ja) * | 1976-02-25 | 1985-04-06 | 株式会社日立製作所 | 差動増幅器 |
| JPS5468140A (en) * | 1977-11-10 | 1979-06-01 | Matsushita Electric Ind Co Ltd | Amplifying circuit |
-
1981
- 1981-05-28 JP JP1981077852U patent/JPH0332094Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8377022B2 (en) | 2006-06-02 | 2013-02-19 | Uni-Charm Corporation | Absorbent article |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57191109U (ja) | 1982-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3282039B2 (ja) | 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路 | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0332094Y2 (ja) | ||
| JPH065493B2 (ja) | 定電流供給回路 | |
| US4300103A (en) | Push-pull amplifier | |
| JPS6357808B2 (ja) | ||
| JP3795648B2 (ja) | 交流結合バッファ回路 | |
| JPS6222282B2 (ja) | ||
| JPS643371B2 (ja) | ||
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPS6130448B2 (ja) | ||
| JPH0232644B2 (ja) | ||
| JPH0363847B2 (ja) | ||
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS646583Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| JPS6325769Y2 (ja) | ||
| JPS63306705A (ja) | 増幅回路 | |
| JP2001124632A (ja) | 温度センサ回路 | |
| JPS6323573B2 (ja) | ||
| JPS63110804A (ja) | 増巾回路 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPH02274108A (ja) | バイアス回路 |