JPH0241060B2

JPH0241060B2 - Puroguramutsukikogatadenshikeisanki

Info

Publication number: JPH0241060B2
Application number: JP7095681A
Authority: JP
Inventors: Shigeo Kurakake; Takeshi Takeuchi
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-05-12
Filing date: 1981-05-12
Publication date: 1990-09-14
Anticipated expiration: 2001-05-12
Also published as: JPS57185560A

Description

【発明の詳細な説明】この発明はマニユアル計算が可能なプログラム
付小型電子計算機において、演算結果が負であ
り、その結果を使つて計算式を入力した際に自動
的にその負データを括弧でくくるようにしたプロ
グラム付小型電子計算機に関する。

近年、BASIC言語等を使用できる小型電子計
算機が実用化されているが、この種計算機では、
プログラム計算だけでなくマニユアル計算を実行
することができる。例えば、２×３＋SIN（30）EXE の如きキー入力を行なえば計算結果「6.5」が得
られる。そして更に、得られた結果を使つて計算
式を続けることができる。例えば、上述の結果
「6.5」を表示しているときに、 6.5×π×√３EXE の如くである。しかしながら、このような計算機
にあつては、演算結果が負数の場合、計算の種類
によつては符号が反転してしまうという欠点があ
つた。今、例えば演算結果が「−２」であつたと
すると、 −２↑２（↑はべき乗を表わす）のような演算をした場合、その演算結果が「−
４」となり、誤つた結果となつてしまう訳であ
る。

この発明は上記の点に鑑みてなされたもので、
その目的はマニユアル計算可能なプログラム付計
算機において、演算結果が負の場合にはその数値
をカツコでくくるようにした演算結果出力を行な
うプログラム付小型電子計算機を提供することに
ある。

以下、図面を参照してこの発明の一実施例を説
明する。第１図は統計演算機能及びBASIC言語
によるプログラム演算機能を備えた小型電子計算
機の全体のブロツク図である。図において、１１
はキーボードで置数キー、各種機能キー等を備え
ている。上記各種機能キーのうちには統計用デー
タを入力する「STAT」キー、一度入力した統
計用データを削除する「DEL」キー、動作を停
止する「STOP」キー、動作を継続する
「CONT」キー、演算の実行を開始する「EXE」
キー等が含まれている。このキーボード１１と
CPU（中央処理装置）１２とはバスラインで接続
されており、CPU１２からはキーサンプリング
信号が入力される。そして、上記キーボード１１
からはキー操作信号が上CPU１２に入力される。
該CPU１２の詳細な構成については後述する。
また、CPU１２にはプリンタ１３、表示ドライ
バ１４がそれぞれ接続されている。この表示ドラ
イバ１４には例えば液晶によりドツト表示を行な
う表示装置１５が接続されており、前記CPU１
２から送られてくる表示データに応じて液晶を駆
動する駆動信号を上記表示装置１５に送出してい
る。さらにまた、CPU１２にはANSメモリ１６、
ANS符号判定回路１７、SD.LR判定回路１８、
TX.TYレジスタを備えたメモリ１９、配列判定
回路２０、データメモリ２１、文字メモリ２２、
プログラムメモリ２３、統計データ制御部２４、
WAITメモリ２５がそれぞれ接続されている。
上記ANSメモリ１６はプログラムメモリ２３に
記憶されているプログラムが実行され、そのプロ
グラム中のプリント命令（表示命令）によつてプ
リンタ１３あるいは表示装置１５に出力された数
値データが一時保持されるメモリでCPU１２か
ら送出される読出し／書込み信号Ｒ／Ｗによりデ
ータの読出し、書込みが制御される。また、上記
ANSメモリ１６は保持された数値データが負数
であるか否かを示すフラグ領域を有しており、数
値データが負数の場合には信号ラインａを介して
“１”信号がANS符号判定回路１７に送出され
る。このANS符号判定回路１７には前記CPU１
２から送られる判定要求信号ｂが入力される。さ
らに、ANS符号判定回路１７は上記判定要求信
号ｂに応じて前記ANSメモリ１６に保持される
数値データが負数であるか否かを示す判定信号ｃ
をCPU１２に送出する。また、ANS符号判定回
路１７には内部のフリツプフロツプ（図示せず）
にセツト信号ｄ、リセツト信号ｅがCPU１２よ
り入力される。そして、このANS符号判定回路
１７からは上記フリツプフロツプのＱ出力が信号
ｆとして前記CPU１２に送出される。また、上
記SD.LR判定回路１８には前記CPU１２からキ
ー入力データが入力され、キーボード１１から入
力されたデータが単一入力の統計データか２入力
の統計データか否か判定される。この判定はキー
ボード１１上の「STAT」キーを操作して統計
データを入力する場合、ｘデータとｙデータとの
間にキー操作される「，」コードを検出して入力
された統計データが単一入力の統計データが２入
力の統計データを検出するものである。このSD.
LR判定回路１８は「，」コードを検出すると検出
信号ｇを前記CPU１２に送出する。また、前記
CPU１２からSD.LR判定回路１８にリセツト信
号ｈが入力される。さらに、SD.LR判定回路１
８からメモリ１９には統計データが送られるもの
で、TXレジスタにはｘデータがTYレジスタに
はｙデータが記憶される。上記配列判定回路２０
はプログラムメモリ２３に記憶されるプログラム
の変数の次元を判定するもので、変数の次元を示
す信号ｉは前記CPU１２に送出される。次に、
上記データメモリ２１は変数データあるいは１次
元あるいは２次元の配列データが記憶される。

また、上記文字メモリ２２は表示出力するデー
タを記憶しているもので、その記憶できる文字数
は可変である。しかして、上記データメモリ２１
に記憶可能な文字変数は各７文字であるが、この
文字メモリ２２に記憶可能な文字変数の容量は例
えば30文字となつている。また、上記プログラム
メモリ２３はユーザプログラムが記憶されるもの
で、そのユーザプログラムは前記CPU１２に送
られて実行される。また、上記統計データ制御部
２４は内部に基本統計量を記憶しているメモリを
備えており、このメモリには度数ｎ、ｘ総和、ｙ
縦和、ｘ二乗和、ｙ二乗和、xy積和を記憶して
いる。また、統計データ制御部２４内部にはタイ
マを備えており、このタイマは前記CPU１２よ
り送出されるスタート信号ｊにより計時を開始す
るもので、例えば２秒を計時するとエンド信号ｋ
を前記CPU１２に送出する。このタイマは上記
基本統計データを順次自動的に表示させるための
ものである。また、上記WAITメモリ２５はプ
ログラム実行時に前記表示装置１５に表示される
データの表示を一時停止させる時間が設定される
メモリで、前記CPU１２から読出し／書込み信
号ｌが入力されている。また、上記WAITメモ
リ２５に設定されるWAIT時間はWAIT制御部
２６に送出される。また、上記WAITメモリ２
５に設定されたWAIT時間が所定時間以上の場
合にはオーバフロー信号ｍをWAIT制御部２６
に出力する。また、前記CPU１２において表示
命令（PRINT）が実行されると、信号ｎが上記
WAIT制御部２６に入力される。そして、この
WAIT制御部２６は上記WAIT時間が経過する
とRESTART信号を上記CPU１２に出力する。
また、前記プリンタ１３はプリンタがON状態の
時にｇを上記WAIT制御部２６に出力する。

第２図は第１図におけるCPU１２の詳細な構
成を示すものある。図において、３１は各種マイ
クロプログラムが記憶されているROM（リー
ド・オンリ・メモリ）で、このマイクロプログラ
ムは制御部３２に送られてその命令が解読され
る。この制御部３２はシステム全体の制御を行う
もので、各種制御命令、アドレス指定信号、チツ
プ指定信号等を出力する。制御部３２と演算部３
３間には演算データ及び演算制御信号が送受さ
れ、各種演算が実行される。また、この制御部３
２には前記WAIT制御部２６からRESTART信
号が入力される。このRESTART信号は停止し
ているCPU１２の動作を再開させる信号である。
３４はＸ，Ｙ，Ｚ，Ａ〜Ｅレジスタを備えた内部
メモリで、演算データ、表示データ、置数データ
等を保持し、上記制御部３２とデータ及びアドレ
ス情報から送受される。また、制御部３２にはキ
ー制御部３５、印字制御部３６、表示制御部３
７、メモリ制御部３８がそれぞれ接続される。上
記キー制御部３５はキーボード１１と接続され、
キーサプリング信号を送出し、キー操作信号が入
力される。また、上記印字制御部３６はプリンタ
１３と接続され、印字動作を制御する回路であ
る。上記表示制御部３７に表示ドライバ１４と接
続され、前記メモリ内の表示用Ｘレジスタの内容
が送られてくるもので、この表示制御部３７は入
力される表示データをコード変換して表示ドライ
バ１４に送出する。また、メモリ制御部３８は
ANSメモリ１６、データメモリ２１、プログラ
ムメモリ２３等のアドレス指定とデータの送受を
行なう回路である。

ここで、システム全体の動作の概略を説明す
る。キーボード１１から入力されたプログラム
は、CPU１２を介してプログラムメモリ２３に
書込まれる。この際、変数エリアはデータメモリ
２１内に確保される。しかして、変数には単なる
数値変数、１次元配列、２次元配列がありそれぞ
れデータメモリ２１の使い方が異なるので、配列
判定回路２０によつて定義された配列を判定す
る。この判定結果を利用することによつて、２次
元配列の形で書込んだデータを１次元配列で読出
すことも可能となる。また、変数はＡ〜Ｚ、AO
〜Ｚ９及び＄を文字変数として使用でき、各々最
大７文字であるが、＄について最大30文字まで割
当てることができ、その変数は文字メモリ２２に
記憶される。

次に、プログラム実行の際あるいはマニユアル
計算実行の際は、プログラムメモリ２３及びデー
タメモリ２１から読出されたデータ、あるいはキ
ーボード１１から入力されたデータがCPU１２
において演算されるが、演算結果は次の演算結果
が得られるまでANSメモリ１６に一時保持され
る。この保持された演算結果の符号はANS符号
判定回路１７によつて判定され、結果が負であり
その結果に続けて計算式が入力された場合には、
自動的にその負の数値を括弧で括つて表示する機
能を備えている。また、WAIT命令を実行した
際には、WAIT命令に付加されているコードを
WAITメモリ２５に書込み、表示命令（PRINT
命令）を実行した際にWAIT制御部２６が動作
して上記コードに対応する時間だけ表示を保持す
る。

一方、統計演算を行なう際にはデータx_iのみ、
あるいはデータx_iとデータy_iをキーボード１１か
ら入力すると、メモリ１９に一時保持された後、
統計データ制御部２４に書込まれるが、１次デー
タが入力されたか２次データが入力されたかを
SD.LR判定回路１８が自動判別する。そして、
データｘのみの表示かデータｘ及びｙの両方を表
示かの制御と、データ追加かデータ削除かの区別
表示の制御を行なう。また、統計データ制御部２
４内に基本統計データとして度数、データｘの総
和、データｙの総和、データｘの二乗和、データ
ｙの二乗和、データｘとｙの積和を記憶している
が、これらの各データを自動的に順番に表示して
いく機能を備えている。

第３図は第１図におけるANSメモリ１６及び
ANS符号判定回路１７の詳細な構成を示す図で
ある。図において、１６はANSメモリで、CPU
１２より読出し／書込み信号Ｒ／Ｗが入力され
る。このANSメモリ１６の最下位桁はフラグ領
域として用いられるもので、このANSメモリ１
６に負数データが記憶されると、信号ラインａを
介して“１”信号をフリツプフロツプ４１のＤ端
子に出力する。このフリツプフロツプ４１のクロ
ツク端子cpにはCPU１２から判定要求信号ｂが
入力される。また、このフリツプフロツプ４１の
Ｑ出力は判定信号ｃをCPU１２に送出する。こ
のANS符号判定回路１７には他にフリツプフロ
ツプ４２を有しており、ANSフラグとして用い
られる。このフリツプフロツプ４２にはCPU１
２からセツト信号ｄ、リセツト信号ｅが入力され
ており、そのＱ出力は信号ｆとして上記CPU１
２に送出される。

次に、上記のように構成された小型電子計算機
におけるこの発明の動作を第４図及び第５図を参
照して説明する。今、例えば“１―６”の計算を
するには、キーボード１１より「１」「−」「６」
「EXE」を順次キー入力する。すると被演算数
「１」、演算数「６」がCPU１２に送られ、内部
メモリ３４と演算部３３によつて演算が行なわれ
る。そして、その演算結果「−５」はCPU１２
内のＸレジスタに記憶される。その後ステツプS₁
において上記Ｘレジスタに記憶された演算結果
「−５」は表示制御部３７を介して表示ドライバ
１４に送られ表示装置１５に第５図Ａに示すよう
に表示される。また、CPU１２からANSメモリ
１６に書込み信号Ｗが出力されて上記Ｘレジスタ
に記憶されている演算結果「−５」がANSメモ
リ１６に記憶される。次に、ステツプS₂に進み、
CPU１２からセツト信号ｄがフリツプフロツプ
４２に出力され、フリツプフロツプ４２がセツト
されてANSフラグがセツトされる。ここまでの
動作は通常のマニユアル計算であり、得られた
「−５」を用いて更に計算式を入力する場合、例
えば −５↑２という計算式を入力したい場合には、キーボード
１１から□↑，□２と続けて入力する。ここでまず□↑
キーを入力する（ステツプS₃）とステツプS₄に進
みCPU１２は上記フリツプフロツプ４２からの
信号ｆを読取つてその内容を判定する。この例で
はフリツプフロツプ４２はセツトされているた
め、「YES」と判定されてステツプS₅に進む。こ
のステツプS₅において上記ステツプS₃で入力され
た入力データが演算キーであるか否かが判定され
る。この場合は□↑キーが操作されており、
「YES」と判定されてステツプS₆に進む。しかし
て、上記ステツプS₅において「NO」と判定され
た場合にはステツプS₇に進みCPU１２からフリ
ツプフロツプ４２に対してリセツト信号が出力さ
れ、ANSフラグがリセツトされる。その後、上
記ステツプS₄で「NO」と判定された場合と同様
に他の処理に移る。しかして、ステツプS₆に進み
CPU１２は判定要求信号ｂをフリツプフロツプ
４１に出力する。ところで、上記ANSメモリ１
６には負数データが記憶されているためフリツプ
フロツプ４１のＤ端子には、“１”信号が入力さ
れている。このため、ステツプS₈に進み上記判定
要求信号ｂにより判定信号ｃとして“１”信号が
CPU１２に送出される。そして、上記判定信号
ｃに基づき、上記ANSメモリ１６に記憶されて
いる数値データが負数か否か判定される。この場
合は数値データは負であるため「YES」と判定
されてステツプS₁₀に進む。このステツプS₁₀にお
いて制御部３２からＸレジスタに“（”（開き括
弧）が出力される。次に、ステツプS₁₁に進み
ANSメモリ１６に読出し信号Ｒが出力されて
ANSメモリ１６の内容がＸレジスタに読み出さ
れる。そして、ステツプS₁₂に進み再度ANSメモ
リ１６に記憶されている数値データが負数か否か
判定される。この場合「YES」と判定され制御
部３２からＸレジスタに“）”（閉じ括弧）が出力
される。そして、ステツプS₁₄に進みCPU１２か
らリセツト信号ｄがフリツプフロツプ４２に出力
されてANSフラグがリセツトされる。この結果、
□↑キー操作後には第５図Ｂに示すように表示され
る。次に、ステツプS₃に戻りキー処理が行なわれ
る。そして、「２」キーを操作するとそのコード
信号はCPU１２内のＸレジスタに読み込まれる。
そして、ステツプS₄に進みフリツプフロツプ４２
がセツトされているか否か判定される。この場
合、ANSフラグはリセツトされているため
「NO」と判定されて他の処理に移る。次に、
「EXE」キーを操作すると（−５）²の演算が演算
部３３に送られてその演算が行なわれ、その演算
結果がＸレジスタに記憶される。従つて、第５図
Ｄに示すように表示される。

しかして、演算結果が正数の場合にはステツプ
S₉及びS₁₂において「NO」と判定されるため、
括弧は付加されない。

なお、上記実施例では演算結果の表示例につい
て説明したが、印字についても適用することがで
きる。印字の際は、例えば第５図Ａの演算結果が
得られた後□↑，□２，EXEと操作すると、「−
５」と印字した次の行に“（−５）↑２”、更に次
の行に“25”と印字すれば良い。

以上詳述したようにこの発明によればマニユア
ル計算可能なプログラム付計算機において、演算
結果が負の場合に、負の演算結果を括弧で括るよ
うにしたので、演算結果の正負にかかわらずその
数値自体（符号を含めた）を用いた演算を行なう
ことができ、誤つた答を得ることがない。また、
演算結果が印字された場合、印字リストが見やす
いという効果を奏するものである。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１
図は小型電子計算機の全体のブロツク図、第２図
は第１図におけるCPUの詳細な構成を示す図、
第３図は第１図におけるANSメモリ及びANS符
号判定回路の詳細な構成を示す図、第４図は動作
を示すフローチヤート、第５図ＡないしＤは表示
状態を示す図である。１１…キーボード、１２…CPU、１６…ANS
メモリ、１７…ANS符号判定回路、４１，４２
…フリツプフロツプ。

Claims

【特許請求の範囲】

１演算結果を用い、該演算結果に続けて計算式
を入力することのできるプログラム付小型電子計
算機において、演算結果を一時記憶するメモリ
と、このメモリに記憶された演算結果が負数であ
るか否かを検出する負数検出手段と、この負数検
出手段により演算結果が負数であることが検出さ
れた場合に演算結果を括弧で括つて出力する括弧
付加手段とを備えたことを特徴とするプログラム
付小型電子計算機。