JPH0548492B2 - - Google Patents
Info
- Publication number
- JPH0548492B2 JPH0548492B2 JP29531786A JP29531786A JPH0548492B2 JP H0548492 B2 JPH0548492 B2 JP H0548492B2 JP 29531786 A JP29531786 A JP 29531786A JP 29531786 A JP29531786 A JP 29531786A JP H0548492 B2 JPH0548492 B2 JP H0548492B2
- Authority
- JP
- Japan
- Prior art keywords
- exception
- memory
- attribute information
- code
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010365 information processing Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Description
〔産業上の利用分野〕
本発明は仮想計算機方式をとるマイクロプログ
ラム制御の情報処理装置に関し、特に例外割込み
方式に関する。 〔従来の技術〕 従来、この種の情報処理装置は、装置が仮想計
算機として動作している時、例外を検出すると、
例外割込み処理を行なう特定のマイクロプログラ
ムを起動し、起動されたマイクロプログラムは発
生した例外の種類を判定して、その例外の種類に
従つて仮想計算機のモードで例外割込み処理を行
なうか、実計算機のモード（仮想計算機のモー
ド）で例外割込み処理を行なうかを決定してい
た。 〔発明が解決しようとする問題点〕 上述した従来の情報処理装置は、マイクロプロ
グラムが例外の種類を判定し、装置が仮想計算機
のモードで動作している時に仮想計算機モードで
直接例外割込み処理を行なうか実計算機のモード
で例外割込み処理を行なうかを決定し、仮想計算
機のモードでは直接処理できない例外のときに
は、マイクロプログラムでVM（仮想計算機モー
ド）フラグをリセツトすることにより仮想計算機
のモードから実計算機のモードへモード遷移を行
なつているため、性能の低下、マイクロプログラ
ムのステツプ数増加を招くという欠点がある。 〔問題点を解決するための手段〕 本発明の情報処理装置は、 装置が仮想計算機として動作していることを示
すVMモードフラグと、 処理すべき命令の命令語やオペランドに関する
メモリへのアクセス例外や、命令の実行によつて
発生する例外を検出する例外検出手段と、 例外検出手段で検出された例外検出信号を例外
コードに変換するエンコード手段と、 エンコード手段によつて生成された例外コード
によつてアドレスを与えられ、該例外コードに対
応した例外処理を行なう一連のマイクロプログラ
ムの先頭アドレス、属性情報ならびにVMモード
フラグをリセツトするか否かの信号を出力するメ
モリデコーダと、 メモリデコーダから出力された属性情報を保持
し、マイクロプログラムに該属性情報を表示する
属性表示手段と、 複数のマイクロ命令語が格納されている制御記
憶を有し、メモリデコーダから出力された先頭ア
ドレスによつてマイクロ命令語を順次出力する制
御記憶手段とを有している。 〔作 用〕 装置がVMモードで動作している時、例外検出
手段で検出された例外が例外コードに変換されこ
の例外コードでメモリデコーダを引き例外コード
に対応した例外処理を行なう一連のマイクロプロ
グラムが起動されて、例外処理を行なうソフトプ
ログラムに通知する割込みコードおよび該割込み
コードの属性からなる属性情報が属性表示手段を
用いてマイクロプログラムに通知される。このと
き、処理すべき例外がVMモードで直接処理でき
ない場合、VMモードフラグがメモリデコーダの
出力でリセツトされ、VMモードから実計算機モ
ードに自動的にモード遷移が行なわれる。このよ
うに、例外の種類の判定、VMモードフラグのリ
セツトがマイクロプログラムによらずに行なわれ
るので割込み処理を行なう一連のマイクロプログ
ラムの処理性能を上げることができる。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第１図は本発明の情報処理装置の一実施例を示
すブロツク図、第２図は第１図中のメモリデコー
ダ３のデータ形式を示す図、第３図は第１図中の
属性表示手段４である属性表示レジスタのデータ
形式を示す図である。 本情報処理装置は、例外検出手段１と、エンコ
ード手段２と、メモリデコーダ３と、属性表示手
段４と、制御記憶手段５と、VMモードフラグ６
とを有している。 例外検出手段１は本情報処理装置で処理すべき
ソフトウエア命令の命令語やオペランドに関する
メモリ（図示せず）へのアクセス例外や命令の実
行によつて発生する演算例外などを検出する回路
で、検出した16本の例外信号ex0〜ex15を信号線１
００を介してエンコード手段２に与える。 エンコード手段２はエンコーダ２０と例外レジ
スタ２１から構成される。エンコーダ２０は例外
検出信号ex0〜ex15をプライオリテイを取つて４ビ
ツトでコード化し、信号線２００を介して例外コ
ードEiを例外レジスタ２１に出力する。例外レジ
スタ２１の保持する例外コードEiは信号線２０１
を介してメモリデコーダ３にアドレス信号として
与えられる。次表はエンコーダ２０の真理値表で
ある。
ラム制御の情報処理装置に関し、特に例外割込み
方式に関する。 〔従来の技術〕 従来、この種の情報処理装置は、装置が仮想計
算機として動作している時、例外を検出すると、
例外割込み処理を行なう特定のマイクロプログラ
ムを起動し、起動されたマイクロプログラムは発
生した例外の種類を判定して、その例外の種類に
従つて仮想計算機のモードで例外割込み処理を行
なうか、実計算機のモード（仮想計算機のモー
ド）で例外割込み処理を行なうかを決定してい
た。 〔発明が解決しようとする問題点〕 上述した従来の情報処理装置は、マイクロプロ
グラムが例外の種類を判定し、装置が仮想計算機
のモードで動作している時に仮想計算機モードで
直接例外割込み処理を行なうか実計算機のモード
で例外割込み処理を行なうかを決定し、仮想計算
機のモードでは直接処理できない例外のときに
は、マイクロプログラムでVM（仮想計算機モー
ド）フラグをリセツトすることにより仮想計算機
のモードから実計算機のモードへモード遷移を行
なつているため、性能の低下、マイクロプログラ
ムのステツプ数増加を招くという欠点がある。 〔問題点を解決するための手段〕 本発明の情報処理装置は、 装置が仮想計算機として動作していることを示
すVMモードフラグと、 処理すべき命令の命令語やオペランドに関する
メモリへのアクセス例外や、命令の実行によつて
発生する例外を検出する例外検出手段と、 例外検出手段で検出された例外検出信号を例外
コードに変換するエンコード手段と、 エンコード手段によつて生成された例外コード
によつてアドレスを与えられ、該例外コードに対
応した例外処理を行なう一連のマイクロプログラ
ムの先頭アドレス、属性情報ならびにVMモード
フラグをリセツトするか否かの信号を出力するメ
モリデコーダと、 メモリデコーダから出力された属性情報を保持
し、マイクロプログラムに該属性情報を表示する
属性表示手段と、 複数のマイクロ命令語が格納されている制御記
憶を有し、メモリデコーダから出力された先頭ア
ドレスによつてマイクロ命令語を順次出力する制
御記憶手段とを有している。 〔作 用〕 装置がVMモードで動作している時、例外検出
手段で検出された例外が例外コードに変換されこ
の例外コードでメモリデコーダを引き例外コード
に対応した例外処理を行なう一連のマイクロプロ
グラムが起動されて、例外処理を行なうソフトプ
ログラムに通知する割込みコードおよび該割込み
コードの属性からなる属性情報が属性表示手段を
用いてマイクロプログラムに通知される。このと
き、処理すべき例外がVMモードで直接処理でき
ない場合、VMモードフラグがメモリデコーダの
出力でリセツトされ、VMモードから実計算機モ
ードに自動的にモード遷移が行なわれる。このよ
うに、例外の種類の判定、VMモードフラグのリ
セツトがマイクロプログラムによらずに行なわれ
るので割込み処理を行なう一連のマイクロプログ
ラムの処理性能を上げることができる。 〔実施例〕 次に、本発明の実施例について図面を参照して
説明する。 第１図は本発明の情報処理装置の一実施例を示
すブロツク図、第２図は第１図中のメモリデコー
ダ３のデータ形式を示す図、第３図は第１図中の
属性表示手段４である属性表示レジスタのデータ
形式を示す図である。 本情報処理装置は、例外検出手段１と、エンコ
ード手段２と、メモリデコーダ３と、属性表示手
段４と、制御記憶手段５と、VMモードフラグ６
とを有している。 例外検出手段１は本情報処理装置で処理すべき
ソフトウエア命令の命令語やオペランドに関する
メモリ（図示せず）へのアクセス例外や命令の実
行によつて発生する演算例外などを検出する回路
で、検出した16本の例外信号ex0〜ex15を信号線１
００を介してエンコード手段２に与える。 エンコード手段２はエンコーダ２０と例外レジ
スタ２１から構成される。エンコーダ２０は例外
検出信号ex0〜ex15をプライオリテイを取つて４ビ
ツトでコード化し、信号線２００を介して例外コ
ードEiを例外レジスタ２１に出力する。例外レジ
スタ２１の保持する例外コードEiは信号線２０１
を介してメモリデコーダ３にアドレス信号として
与えられる。次表はエンコーダ２０の真理値表で
ある。
【表】
以上説明したように本発明は、各例外毎に、例
外処理を行なう一連のマイクロプログラムの先頭
アドレス、属性情報、処理すべき例外がVMモー
ドで直接処理できるか否かの情報をメモリ（メモ
リデコーダ）に予め記憶しておき、装置がVMモ
ードで動作している時、例外検出手段で検出され
た例外コードに変換し、この例外コードでメモリ
デコーダを引き例外コードに対応した例外処理を
行なう一連のマイクロプログラムを起動し、例外
コードに対応するソフトプログラムに通知する割
込みコードおよび該割込みコードの属性からなる
属性情報を属性表示手段を用いてマイクロプログ
ラムに通知し、さらに処理すべき例外がVMモー
ドで直接処理できない時、VMモードフラグをメ
モリデコーダの出力でリセツトし、VMモードか
ら実計算機モードに自動的にモード遷移を行なう
ことにより、割込み処理を行なう一連のマイクロ
プログラムの処理性能を上げることができる効果
がある。
外処理を行なう一連のマイクロプログラムの先頭
アドレス、属性情報、処理すべき例外がVMモー
ドで直接処理できるか否かの情報をメモリ（メモ
リデコーダ）に予め記憶しておき、装置がVMモ
ードで動作している時、例外検出手段で検出され
た例外コードに変換し、この例外コードでメモリ
デコーダを引き例外コードに対応した例外処理を
行なう一連のマイクロプログラムを起動し、例外
コードに対応するソフトプログラムに通知する割
込みコードおよび該割込みコードの属性からなる
属性情報を属性表示手段を用いてマイクロプログ
ラムに通知し、さらに処理すべき例外がVMモー
ドで直接処理できない時、VMモードフラグをメ
モリデコーダの出力でリセツトし、VMモードか
ら実計算機モードに自動的にモード遷移を行なう
ことにより、割込み処理を行なう一連のマイクロ
プログラムの処理性能を上げることができる効果
がある。
第１図は本発明の情報処理装置の一実施例を示
すブロツク図、第２図は第１図中のメモリデコー
ダ３のデータ形式を示す図、第３図は第１図中の
属性表示手段４である属性表示レジスタのデータ
形式を示す図である。 １……例外検出手段、２……エンコード手段、
３……メモリデコーダ、４……属性表示手段、５
……制御記憶手段、６……VMモードフラグ、２
０……エンコーダ、２１……例外レジスタ、５０
……アドレス回路、５１……アドレスレジスタ、
５２……制御記憶、５３……制御レジスタ、１０
０，２００，２０１，３００〜３０２，４００，
５００〜５０４，６００〜６０２，７００……信
号線。
すブロツク図、第２図は第１図中のメモリデコー
ダ３のデータ形式を示す図、第３図は第１図中の
属性表示手段４である属性表示レジスタのデータ
形式を示す図である。 １……例外検出手段、２……エンコード手段、
３……メモリデコーダ、４……属性表示手段、５
……制御記憶手段、６……VMモードフラグ、２
０……エンコーダ、２１……例外レジスタ、５０
……アドレス回路、５１……アドレスレジスタ、
５２……制御記憶、５３……制御レジスタ、１０
０，２００，２０１，３００〜３０２，４００，
５００〜５０４，６００〜６０２，７００……信
号線。
Claims (1)
- 【特許請求の範囲】 １ 仮想計算機方式をとるマイクロプログラム制
御の情報処理装置において、 装置が仮想計算機として動作していることを示
すVMモードフラグと、 処理すべき命令の命令語やオペランドに関する
メモリへのアクセス例外や、命令の実行によつて
発生する例外を検出する例外検出手段と、 例外検出手段で検出された例外検出信号を例外
コードに変換するエンコード手段と、 エンコード手段によつて生成された例外コード
によつてアドレスを与えられ、該例外コードに対
応した例外処理を行なう一連のマイクロプログラ
ムの先頭アドレス、属性情報ならびにVMモード
フラグをリセツトするか否かの信号を出力するメ
モリデコーダと、 メモリデコーダから出力された属性情報を保持
し、マイクロプログラムに該属性情報を表示する
属性表示手段と、 複数のマイクロ命令語の格納されている制御記
憶を有し、メモリデコーダから出力された先頭ア
ドレスによつてマイクロ命令語を順次出力する制
御記憶手段とを有することを特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531786A JPS63147235A (ja) | 1986-12-10 | 1986-12-10 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531786A JPS63147235A (ja) | 1986-12-10 | 1986-12-10 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63147235A JPS63147235A (ja) | 1988-06-20 |
| JPH0548492B2 true JPH0548492B2 (ja) | 1993-07-21 |
Family
ID=17819042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29531786A Granted JPS63147235A (ja) | 1986-12-10 | 1986-12-10 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63147235A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0754472B2 (ja) * | 1987-06-10 | 1995-06-07 | 富士通株式会社 | 割込み処理制御方式 |
-
1986
- 1986-12-10 JP JP29531786A patent/JPS63147235A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63147235A (ja) | 1988-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3938101A (en) | Computer system with post execution I/O emulation | |
| JPH0766365B2 (ja) | コ・プロセツサ制御方式 | |
| JPH0546383A (ja) | データ処理装置 | |
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| JPS6250934A (ja) | 処理装置の割込制御方式 | |
| JPS6212529B2 (ja) | ||
| JPH0550015B2 (ja) | ||
| JPH0560629B2 (ja) | ||
| JPS63147235A (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| JPS62293432A (ja) | 情報処理装置 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JP4916151B2 (ja) | 並列演算装置 | |
| JPS63147236A (ja) | 情報処理装置 | |
| JPH07105043A (ja) | プログラムエラー検出装置 | |
| JPS6221131B2 (ja) | ||
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPS59188900A (ja) | デ−タ処理装置 | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JPH01223563A (ja) | 情報処理装置 | |
| JPS60193047A (ja) | マイクロプログラムのロ−ドチエツク方式 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPS6247752A (ja) | 情報処理装置の命令実行回数計数回路 | |
| JPS61112240A (ja) | デ−タ処理装置 |