JPH0241547A - Ｉ／ｏアダプタ状態通知方式 - Google Patents
Ｉ／ｏアダプタ状態通知方式Info
- Publication number
- JPH0241547A JPH0241547A JP19215388A JP19215388A JPH0241547A JP H0241547 A JPH0241547 A JP H0241547A JP 19215388 A JP19215388 A JP 19215388A JP 19215388 A JP19215388 A JP 19215388A JP H0241547 A JPH0241547 A JP H0241547A
- Authority
- JP
- Japan
- Prior art keywords
- adapter
- bus
- register
- status
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、産業上の利用分野
〔概 要〕
Ｉ／Ｏバスアダプタが、中央処理装置にＩ／Ｏアダプタ
の状態レジスタの内容を報告する制御に関し、 中央処理装置の入出力装置の制御に要する処理の高速化
を目的とし、 Ｉ／Ｏバスアダプタ装置内にＩ／Ｏアダプタ内の状態レ
ジスタの内容を複写して保持するレジスタを設けると共
に、 Ｉ／Ｏアダプタ内の状態レジスタの内容が変化した場合
にＩ／ＯアダプタがＩ／Ｏバスアダプタ内の上記レジス
タの内容を更新する手段と、Ｉ／Ｏバスアダプタを通じ
てＩ／Ｏアダプタに１／Ｏ処理要求があった場合に、Ｉ
／Ｏバスアダプタが対応する上記レジスタの内容を更新
する手段と、中央処理装置から状態レジスタの読みだし
指示があった場合にＩ／Ｏバスアダプタが、Ｉ／Ｏバス
にアクセスすることなく、上記レジスタの内容を読みだ
して中央処理装置に通知する手段を設けることにより構
成する。
の状態レジスタの内容を報告する制御に関し、 中央処理装置の入出力装置の制御に要する処理の高速化
を目的とし、 Ｉ／Ｏバスアダプタ装置内にＩ／Ｏアダプタ内の状態レ
ジスタの内容を複写して保持するレジスタを設けると共
に、 Ｉ／Ｏアダプタ内の状態レジスタの内容が変化した場合
にＩ／ＯアダプタがＩ／Ｏバスアダプタ内の上記レジス
タの内容を更新する手段と、Ｉ／Ｏバスアダプタを通じ
てＩ／Ｏアダプタに１／Ｏ処理要求があった場合に、Ｉ
／Ｏバスアダプタが対応する上記レジスタの内容を更新
する手段と、中央処理装置から状態レジスタの読みだし
指示があった場合にＩ／Ｏバスアダプタが、Ｉ／Ｏバス
にアクセスすることなく、上記レジスタの内容を読みだ
して中央処理装置に通知する手段を設けることにより構
成する。
本発明は、中央処理装置（以下ＣＰＵとも言う）や主記
憶を含む情報処理装置（以下コンピュータとも言う）の
本体装置に■／○バスを接続するためのＩ／Ｏバスアダ
プタ装置と、Ｉ／Ｏバスに接続されてＩ／Ｏ装置を制御
するためのＩ／Ｏアダプタ装置からなる系の制御に関す
る。
憶を含む情報処理装置（以下コンピュータとも言う）の
本体装置に■／○バスを接続するためのＩ／Ｏバスアダ
プタ装置と、Ｉ／Ｏバスに接続されてＩ／Ｏ装置を制御
するためのＩ／Ｏアダプタ装置からなる系の制御に関す
る。
Ｉ／Ｏ処理は、Ｉ／Ｏ処理専用装置（例えばチャネル装
置やＩ／Ｏバスアダプタ装置、Ｉ／Ｏアダプタ装置）に
分散され、ＣＰＵはこれらＩ／Ｏ処理専用装置の使用可
能状態のチエツクを行った上でＩ／Ｏ処理専用装置に対
しＩ／Ｏ／Ｏ０起動および終結の指示を行う。
置やＩ／Ｏバスアダプタ装置、Ｉ／Ｏアダプタ装置）に
分散され、ＣＰＵはこれらＩ／Ｏ処理専用装置の使用可
能状態のチエツクを行った上でＩ／Ｏ処理専用装置に対
しＩ／Ｏ／Ｏ０起動および終結の指示を行う。
近年のコンピュータ本体装置、特にＣＰＵや主記憶の性
能の高速化に伴い、ＣＰＵが行う■／Ｏ処理専用装置の
状態チエツクやＩ／Ｏ／Ｏ０指示に要する時間のＣＰＵ
処理全体に対する割合が増大している。したがってコン
ビコータの性能をさらに向上させるためにＣＰＵのＩ／
Ｏ処理に要する時間の短縮が要求されている。
能の高速化に伴い、ＣＰＵが行う■／Ｏ処理専用装置の
状態チエツクやＩ／Ｏ／Ｏ０指示に要する時間のＣＰＵ
処理全体に対する割合が増大している。したがってコン
ビコータの性能をさらに向上させるためにＣＰＵのＩ／
Ｏ処理に要する時間の短縮が要求されている。
本発明はこのような要求に対処するために成されたもの
で特に、Ｉ／Ｏ処理専用装置の使用可能状態のチエツク
に要する時間を短縮するための制御方式に係る。
で特に、Ｉ／Ｏ処理専用装置の使用可能状態のチエツク
に要する時間を短縮するための制御方式に係る。
従来のＩ／Ｏアダプタ装置においては、自分の状態が使
用可能状態であるか、または何らかのＩ／Ｏ処理を実行
中で使用可能状態でないか、またはＩ／Ｏ処理が終結し
て使用可能状態だが同時にその終結をＣＰＵに通知する
ために割り込みを要求中であるか、関連する装置の異常
により、使用が不可能な状態であるかといった情報をＩ
／Ｏアダプタ内のレジスタである状態レジスタに保持し
ていた。
用可能状態であるか、または何らかのＩ／Ｏ処理を実行
中で使用可能状態でないか、またはＩ／Ｏ処理が終結し
て使用可能状態だが同時にその終結をＣＰＵに通知する
ために割り込みを要求中であるか、関連する装置の異常
により、使用が不可能な状態であるかといった情報をＩ
／Ｏアダプタ内のレジスタである状態レジスタに保持し
ていた。
そして、ＣＰＵが従来のＩ／○アダプタの状態を知りた
い場合、ＣＰＵはＩ／Ｏバスアダプタに指示してＩ／Ｏ
バス上にＩ／Ｏアダプタの状態レジスタのアドレスを送
出させ、データの読みだし動作を行わせることにより状
態レジスタの値を直接得ていた。
い場合、ＣＰＵはＩ／Ｏバスアダプタに指示してＩ／Ｏ
バス上にＩ／Ｏアダプタの状態レジスタのアドレスを送
出させ、データの読みだし動作を行わせることにより状
態レジスタの値を直接得ていた。
［発明が解決しようとする課題］
上述したような従来の制御方式においては、ＣＰＵが、
■／Ｏバス上のレジスタの値を読みだす場合、読みだし
動作が完了してＣＰＵ内に１／Ｏバスから読みだしたデ
ータが納まるまでの間、ＣＰＵはただ待機するのみで次
の命令処理に移ることができない。
■／Ｏバス上のレジスタの値を読みだす場合、読みだし
動作が完了してＣＰＵ内に１／Ｏバスから読みだしたデ
ータが納まるまでの間、ＣＰＵはただ待機するのみで次
の命令処理に移ることができない。
したがって、ＣＰＵの処理時間はＩ／Ｏバス上にアドレ
スされたレジスタのアクセス時間によって定まり、高速
なアクセスのできない■／Ｏアダプタ内のレジスタの値
を読みだす場合、ＣＰＵの処理性能が著しく阻害される
。
スされたレジスタのアクセス時間によって定まり、高速
なアクセスのできない■／Ｏアダプタ内のレジスタの値
を読みだす場合、ＣＰＵの処理性能が著しく阻害される
。
本発明は、このような従来の問題点に鑑み、Ｉ／Ｏアダ
プタ内の状態レジスタの読みだし速度に関係なく、ＣＰ
Ｕによる高速なＩ／Ｏアダプタの状態読みだしを可能と
する制御方式を提供することを目的としている。
プタ内の状態レジスタの読みだし速度に関係なく、ＣＰ
Ｕによる高速なＩ／Ｏアダプタの状態読みだしを可能と
する制御方式を提供することを目的としている。
本発明によれば上述の目的は前記特許請求の範囲に記載
した手段により達成される。すなわち本発明は、中央処
理装置と主記憶を含む情報処理装置の本体装置に接続さ
れていて、Ｉ／Ｏバスを該本体装置に接続するためのＩ
／Ｏバスアダプタ装置と、Ｉ／Ｏバスに接続されており
、Ｉ／Ｏ装置を制御するＩ／Ｏアダプタ装置からなる系
において、上記Ｉ／Ｏバスアダプタ装置内にＩ／Ｏアダ
プタ内の状態レジスタの内容を複写して保持するレジス
タを設けると共に、Ｉ／Ｏアダプタ内の状態レジスタの
内容が変化した場合にＩ／ＯアダプタがＩ／Ｏバスアダ
プタ内の上記レジスタの内容を更新する手段と、Ｉ／Ｏ
バスアダプタを通じてＩ／ＯアダプタにＩ／Ｏ処理要求
があった場合に、Ｉ／Ｏバスアダプタが対応する上記レ
ジスタの内容を更新する手段と、 中央処理装置から状態レジスタの読みだし指示があった
場合に、Ｉ／Ｏバスアダプタが■／Ｏバスにアクセスす
ることなく、上記レジスタの内容を読みだして中央処理
装置に通知する手段を設けたＩ／Ｏアダプタ状態通知方
式である。
した手段により達成される。すなわち本発明は、中央処
理装置と主記憶を含む情報処理装置の本体装置に接続さ
れていて、Ｉ／Ｏバスを該本体装置に接続するためのＩ
／Ｏバスアダプタ装置と、Ｉ／Ｏバスに接続されており
、Ｉ／Ｏ装置を制御するＩ／Ｏアダプタ装置からなる系
において、上記Ｉ／Ｏバスアダプタ装置内にＩ／Ｏアダ
プタ内の状態レジスタの内容を複写して保持するレジス
タを設けると共に、Ｉ／Ｏアダプタ内の状態レジスタの
内容が変化した場合にＩ／ＯアダプタがＩ／Ｏバスアダ
プタ内の上記レジスタの内容を更新する手段と、Ｉ／Ｏ
バスアダプタを通じてＩ／ＯアダプタにＩ／Ｏ処理要求
があった場合に、Ｉ／Ｏバスアダプタが対応する上記レ
ジスタの内容を更新する手段と、 中央処理装置から状態レジスタの読みだし指示があった
場合に、Ｉ／Ｏバスアダプタが■／Ｏバスにアクセスす
ることなく、上記レジスタの内容を読みだして中央処理
装置に通知する手段を設けたＩ／Ｏアダプタ状態通知方
式である。
第１図は本発明の詳細な説明する図である。
図中、１は内部にＣＰＵや主記憶を含むコンピュータの
本体装置であり、その中にＩ／Ｏバスアダプタ２が組み
込まれている。１ｆ／Ｏバスアダプタ２にはＩ／Ｏバス
３が接続されており、該Ｉ／Ｏバス３にはＩ／Ｏアダプ
タが接続されている。さらに、Ｉ／Ｏアダプタ４に入出
力装置５が接続されている。
本体装置であり、その中にＩ／Ｏバスアダプタ２が組み
込まれている。１ｆ／Ｏバスアダプタ２にはＩ／Ｏバス
３が接続されており、該Ｉ／Ｏバス３にはＩ／Ｏアダプ
タが接続されている。さらに、Ｉ／Ｏアダプタ４に入出
力装置５が接続されている。
Ｉ／Ｏアダプタ４の中には状態レジスタ４−１があり、
Ｉ／Ｏバス３を通じてその値を読みだすことができる。
Ｉ／Ｏバス３を通じてその値を読みだすことができる。
Ｉ／Ｏバスアダプタ２の中にはＩ／Ｏバス３に接続でき
るＩ／Ｏアダプタ台数の最大数分の状態レジスタの値を
保持する状態コピーレジスタ２−１が設けられている。
るＩ／Ｏアダプタ台数の最大数分の状態レジスタの値を
保持する状態コピーレジスタ２−１が設けられている。
Ｉ／Ｏアダプタ４は自己の状態を変化させた場合にはＩ
／Ｏバス３を通じてＩ／Ｏバスアダプタ２にアクセスし
、自己の状態レジスタ４１の内容と一致させるために状
態コピーレジスタ２−１の内容を更新する。
／Ｏバス３を通じてＩ／Ｏバスアダプタ２にアクセスし
、自己の状態レジスタ４１の内容と一致させるために状
態コピーレジスタ２−１の内容を更新する。
ＣＰＵがＩ／Ｏバスアダプタ２に指示してＩ／Ｏアダプ
タ４に対し！／Ｏ処理を起動させた場合、■／Ｏバスア
ダプタ２は起動させた！／Ｏアダプタ４に対応する状態
コピーレジスタ２−１の内容をＩ／Ｏ処理処理中で使用
不可能である表示を行うように更新する。
タ４に対し！／Ｏ処理を起動させた場合、■／Ｏバスア
ダプタ２は起動させた！／Ｏアダプタ４に対応する状態
コピーレジスタ２−１の内容をＩ／Ｏ処理処理中で使用
不可能である表示を行うように更新する。
Ｉ／Ｏアダプタ４はＩ／Ｏ処理の起動を受けた場合、速
やかに状態レジスタ４−１の内容を更新すると共に、状
態コピーレジスタ２−１の内容も更新する。
やかに状態レジスタ４−１の内容を更新すると共に、状
態コピーレジスタ２−１の内容も更新する。
本発明では、上述したように、Ｉ／Ｏアダプタの状態レ
ジスタの値（内容）をＩ／Ｏバスアダブクの中に状態コ
ピーレジスタとして有しており、常に最新の値を保持し
ている。
ジスタの値（内容）をＩ／Ｏバスアダブクの中に状態コ
ピーレジスタとして有しており、常に最新の値を保持し
ている。
したがって、ＣＰＵがＩ／Ｏアダプタの状態レジスタの
値を読みだす場合、実際にＩ／Ｏバスにアクセスする必
要はなく、Ｉ／Ｏバスアダプタ内の状態コピーレジスタ
を読みだすだけでよいから、高速で、かつ、■／○アダ
プタの状態レジスタの読みだし速度に依存しない状態読
みだしが可能である。
値を読みだす場合、実際にＩ／Ｏバスにアクセスする必
要はなく、Ｉ／Ｏバスアダプタ内の状態コピーレジスタ
を読みだすだけでよいから、高速で、かつ、■／○アダ
プタの状態レジスタの読みだし速度に依存しない状態読
みだしが可能である。
第２図は本発明の一実施例の構成を示す図であり、Ｉ／
Ｏバスアダプタの内部構成を示している。この！／Ｏバ
スアダプタに接続されるｒ／Ｏバスのアドレス空間は一
定の大きさの区画に区切られており、区画の特定はＩ／
Ｏバスアドレスの上位の値で行われる。
Ｏバスアダプタの内部構成を示している。この！／Ｏバ
スアダプタに接続されるｒ／Ｏバスのアドレス空間は一
定の大きさの区画に区切られており、区画の特定はＩ／
Ｏバスアドレスの上位の値で行われる。
この時各区画単位にＩ／Ｏアダプタが割り当てられ、各
区画の中のアドレスを指定するＩ／Ｏバスアドレスの下
位ビットでＩ／Ｏアダプタ内のレジスタが特定される。
区画の中のアドレスを指定するＩ／Ｏバスアドレスの下
位ビットでＩ／Ｏアダプタ内のレジスタが特定される。
第２図において、２７は状態コピーレジスタの実体であ
るＲＡＭを示している。また、２２はＣＰＵから与えら
れるＩ／Ｏバスアドレスを保持するアドレスレジスタ、
２３はＩ／Ｏバスのアドレス部３１上に送出されたアド
レスを保持するアドレスレジスタ、２４はアドレスレジ
スタ２２．２３の各々の上位ビットを選択するセレクタ
を表している。該セレクタ２４の出力はＲＡ Ｍ２７に
与えられる。
るＲＡＭを示している。また、２２はＣＰＵから与えら
れるＩ／Ｏバスアドレスを保持するアドレスレジスタ、
２３はＩ／Ｏバスのアドレス部３１上に送出されたアド
レスを保持するアドレスレジスタ、２４はアドレスレジ
スタ２２．２３の各々の上位ビットを選択するセレクタ
を表している。該セレクタ２４の出力はＲＡ Ｍ２７に
与えられる。
アドレスレジスタ２２．２３それぞれ下位ビットはＩ／
Ｏアダプタの状態レジスタのアドレスを判別するために
用いられ、判別結果は選択器の制御などに用いられる。
Ｏアダプタの状態レジスタのアドレスを判別するために
用いられ、判別結果は選択器の制御などに用いられる。
前記、ＣＰＵからのＩ／Ｏバスアドレスはアドレスレジ
スタ２２に保持されるが、必要に応じてゲート２１を通
じて■／○バスアドレス部２８に送出される。また、ア
ドレスレジスタ２３の出力は多（の場合、本体装置側に
主記憶アドレスとしてわたされるがここではこれを省略
している。
スタ２２に保持されるが、必要に応じてゲート２１を通
じて■／○バスアドレス部２８に送出される。また、ア
ドレスレジスタ２３の出力は多（の場合、本体装置側に
主記憶アドレスとしてわたされるがここではこれを省略
している。
２５はＲＡ Ｍ２７への書き込みデータを保持するライ
トデータレジスタである。ライトデータレジスタの人力
はＩ／Ｏバスのデータ部２９の値かまたは状態レジスタ
としてＩ／Ｏ／Ｏ処理中のため使用不可能を意味するデ
ータが選択される。
トデータレジスタである。ライトデータレジスタの人力
はＩ／Ｏバスのデータ部２９の値かまたは状態レジスタ
としてＩ／Ｏ／Ｏ処理中のため使用不可能を意味するデ
ータが選択される。
２６はＲＡ Ｍ２７の読みだしデータかあるいは■／Ｏ
バスのデータ部２９の値を保持するデータレジスタであ
る。データレジスタ２６の出力はＩ／Ｏバスからの読み
だしデータとしてＣＰＵに与えられる。
バスのデータ部２９の値を保持するデータレジスタであ
る。データレジスタ２６の出力はＩ／Ｏバスからの読み
だしデータとしてＣＰＵに与えられる。
ＣＰＵからＩ／Ｏ処理起動の指示があった場合、対応す
るＩ／Ｏアダプタがアドレスの上位ビットで判別でき、
ＲＡＭ２７の対応するエントリが選択されて、Ｉ／Ｏ処
理中のため使用不可能（ＢＵＳＹ）を示すコードが書き
込まれる。
るＩ／Ｏアダプタがアドレスの上位ビットで判別でき、
ＲＡＭ２７の対応するエントリが選択されて、Ｉ／Ｏ処
理中のため使用不可能（ＢＵＳＹ）を示すコードが書き
込まれる。
ＣＰＵからＩ／Ｏアダプタの状態レジスタの読みだし指
示があった場合、Ｉ／Ｏバスにアクセスすることなく、
ＲＡＭ２７の対応するエントリの値が読みだされ、ＣＰ
Ｕに通知される。Ｉ／ＯアダプタからＩ／○バスを通じ
て状態コピーレジスタの更新要求があった場合には、Ｉ
／Ｏバスのデータ部２９に指示された値がＲＡ Ｍ２７
に格納される。
示があった場合、Ｉ／Ｏバスにアクセスすることなく、
ＲＡＭ２７の対応するエントリの値が読みだされ、ＣＰ
Ｕに通知される。Ｉ／ＯアダプタからＩ／○バスを通じ
て状態コピーレジスタの更新要求があった場合には、Ｉ
／Ｏバスのデータ部２９に指示された値がＲＡ Ｍ２７
に格納される。
以上説明したように、本発明によればＣＰＵは、Ｉ／Ｏ
アダプタ内の状態レジスタの内容を知る必要のあるとき
Ｉ／Ｏアダプタの状態レジスタの読みだし時間に関係な
く迅速にその値を得ることができる。
アダプタ内の状態レジスタの内容を知る必要のあるとき
Ｉ／Ｏアダプタの状態レジスタの読みだし時間に関係な
く迅速にその値を得ることができる。
従って、ＣＰＵのＩ／Ｏ処理に要する時間を短縮し得る
利点がある。
利点がある。
【図面の簡単な説明】
第１図は本発明の詳細な説明する図、第２図は本発明の
一実施例の構成を示す図である。 ■・・・・・・本体装置、２・・・・・・Ｉ／Ｏバスア
ダプタ、２−１・・・・・・状態コピーレジスタ、３・
・・・・・Ｉ／Ｏバス、４・・・・・・Ｉ／Ｏアダプタ
、４−１・旧・・状態レジスタ、５・・・・・・入出力
装置、２１・・・・・ゲート、２２、２３・・・・・・
アドレスレジスタ、２４・・・セレクタ、２５・・・・
・・ライトデータレジスタ、２６・・・・・・データレ
ジスタ、２７・・・・・・ＲＡＭ、２８・・・・・・■
／Ｏバスアドレス部、２９・・・・・・■／Ｏバステー
タ部第 １ Σ＝１
一実施例の構成を示す図である。 ■・・・・・・本体装置、２・・・・・・Ｉ／Ｏバスア
ダプタ、２−１・・・・・・状態コピーレジスタ、３・
・・・・・Ｉ／Ｏバス、４・・・・・・Ｉ／Ｏアダプタ
、４−１・旧・・状態レジスタ、５・・・・・・入出力
装置、２１・・・・・ゲート、２２、２３・・・・・・
アドレスレジスタ、２４・・・セレクタ、２５・・・・
・・ライトデータレジスタ、２６・・・・・・データレ
ジスタ、２７・・・・・・ＲＡＭ、２８・・・・・・■
／Ｏバスアドレス部、２９・・・・・・■／Ｏバステー
タ部第 １ Σ＝１
Claims (1)
- 【特許請求の範囲】 中央処理装置と主記憶を含む情報処理装置の本体装置に
接続されていて、Ｉ／Ｏバスを該本体装置に接続するた
めのＩ／Ｏバスアダプタ装置と、Ｉ／Ｏバスに接続され
ており、Ｉ／Ｏ装置を制御するＩ／Ｏアダプタ装置から
なる系において、 上記Ｉ／Ｏバスアダプタ装置内にＩ／Ｏアダプタ内の状
態レジスタの内容を複写して保持するレジスタを設ける
と共に、 Ｉ／Ｏアダプタ内の状態レジスタの内容が変化した場合
にＩ／ＯアダプタがＩ／Ｏバスアダプタ内の上記レジス
タの内容を更新する手段と、Ｉ／Ｏバスアダプタを通じ
てＩ／ＯアダプタにＩ／Ｏ処理要求があった場合に、Ｉ
／Ｏバスアダプタが対応する上記レジスタの内容を更新
する手段と、 中央処理装置から状態レジスタの読みだし指示があった
場合に、Ｉ／ＯバスアダプタがＩ／Ｏバスにアクセスす
ることなく、上記レジスタの内容を読みだして中央処理
装置に通知する手段を設けたことを特徴とするＩ／Ｏア
ダプタ状態通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215388A JPH0241547A (ja) | 1988-08-02 | 1988-08-02 | Ｉ／ｏアダプタ状態通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19215388A JPH0241547A (ja) | 1988-08-02 | 1988-08-02 | Ｉ／ｏアダプタ状態通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0241547A true JPH0241547A (ja) | 1990-02-09 |
Family
ID=16286580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19215388A Pending JPH0241547A (ja) | 1988-08-02 | 1988-08-02 | Ｉ／ｏアダプタ状態通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0241547A (ja) |
-
1988
- 1988-08-02 JP JP19215388A patent/JPH0241547A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225744B1 (ko) | 동적연쇄화조작동안레이스상태를막는방법및장치 | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JP2774862B2 (ja) | Ｄｍａ制御装置および情報処理装置 | |
| US6092170A (en) | Data transfer apparatus between devices | |
| JP3266470B2 (ja) | 強制順序で行う要求毎ライト・スルー・キャッシュを有するデータ処理システム | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| CN87106765A (zh) | 按预定次序执行两个指令序列的方法和装置 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JPH0241547A (ja) | Ｉ／ｏアダプタ状態通知方式 | |
| JP2746189B2 (ja) | ファイルアクセス制御システム | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH01125644A (ja) | データ転送装置 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH0424733B2 (ja) | ||
| JP3228575B2 (ja) | データ通信方式 | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPH07111711B2 (ja) | 処理終了割込制御システム | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS58117041A (ja) | パタ−ン情報格納・制御方式 | |
| JPS6336021B2 (ja) | ||
| JPH11345199A (ja) | 入出力制御装置及びそのデータの先取り方法 |